JPH07183707A - マイクロ波ｉｃ型アイソレータ - Google Patents
マイクロ波ｉｃ型アイソレータInfo
- Publication number
- JPH07183707A JPH07183707A JP32678493A JP32678493A JPH07183707A JP H07183707 A JPH07183707 A JP H07183707A JP 32678493 A JP32678493 A JP 32678493A JP 32678493 A JP32678493 A JP 32678493A JP H07183707 A JPH07183707 A JP H07183707A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- isolator
- electrodes
- ferrimagnetic
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明はマイクロ波ＩＣ型表面実装用アイソ
レータに関し、特にアイソレータ本体と周辺回路への接
続を改良する事により、良好なインピーダンス特性が得
られる。 【構成】 フェリ磁性体基板１と、このフェリ磁性体基
板１の表面上の３分岐されたマイクロストリップ線路４
と、３分岐のうち２個の前記マイクロストリップ線路の
先端を前記フェリ磁性体基板１の側面まで延長して、こ
の側面上に電極を形成している。
レータに関し、特にアイソレータ本体と周辺回路への接
続を改良する事により、良好なインピーダンス特性が得
られる。 【構成】 フェリ磁性体基板１と、このフェリ磁性体基
板１の表面上の３分岐されたマイクロストリップ線路４
と、３分岐のうち２個の前記マイクロストリップ線路の
先端を前記フェリ磁性体基板１の側面まで延長して、こ
の側面上に電極を形成している。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波ＩＣ型アイソ
レータに関し、特にアイソレータ本体と周辺回路への持
続を改良したマイクロ波ＩＣ型表面実装用アイソレータ
に関する。
レータに関し、特にアイソレータ本体と周辺回路への持
続を改良したマイクロ波ＩＣ型表面実装用アイソレータ
に関する。
【０００２】
【従来の技術】従来のマイクロ波ＩＣ（以下ＭＩＣとい
う）型表面実装用アイソレータは図３（ａ），（ｂ），
（ｃ）の平面図、側面図及び裏面図に示す。本図におい
て、フェリ磁性体基板１の上に３分岐のマイクロストリ
ップ線路である中心導体４が構成され、分岐部にスペー
サ３を介して直流磁界をフェリ磁性体基板１に印加する
ためのマグネット２を設置している。ここで中心導体４
の一端を終端抵抗６に接続し、他の入力、出力端は基板
の側面部４Ａを通り、基板の裏面まで延長され、電極５
を形成していた。
う）型表面実装用アイソレータは図３（ａ），（ｂ），
（ｃ）の平面図、側面図及び裏面図に示す。本図におい
て、フェリ磁性体基板１の上に３分岐のマイクロストリ
ップ線路である中心導体４が構成され、分岐部にスペー
サ３を介して直流磁界をフェリ磁性体基板１に印加する
ためのマグネット２を設置している。ここで中心導体４
の一端を終端抵抗６に接続し、他の入力、出力端は基板
の側面部４Ａを通り、基板の裏面まで延長され、電極５
を形成していた。
【０００３】本従来例に関しては特開平５−８３００８
号公報に記載されている。
号公報に記載されている。
【０００４】すなわち図４（ａ），（ｂ）に示す実装例
のように、フェリ磁性体裏面の電極５を誘電体基板表面
上の中心導体９の先端にはんだ付け等で接続していた。
このとき、図３に示すアイソレータのフェリ磁性体基板
裏面の接地導体７も、図４に示す誘電体基板８の表面の
接地導体１０に直接はんだ付け等で接続していた。
のように、フェリ磁性体裏面の電極５を誘電体基板表面
上の中心導体９の先端にはんだ付け等で接続していた。
このとき、図３に示すアイソレータのフェリ磁性体基板
裏面の接地導体７も、図４に示す誘電体基板８の表面の
接地導体１０に直接はんだ付け等で接続していた。
【０００５】
【発明が解決しようとする課題】この従来の表面実装Ｍ
ＩＣ型アイソレータは、図３に示す電極５と接地導体７
が近接しているために、図４のように誘電体基板上に実
装したときに以下の問題が生じる。第１に実装時にアイ
ソレータの基板が正規の実装位置からずれた場合、アイ
ソレータの電極５が誘電体基板の接地導体１０に短絡す
るか、または短絡しないまでも接近してインピーダンス
特性が劣化する。第２に電極５と中心導体９の接続には
んだ付けを行った場合、はんだがはみ出してアイソレー
タの接地導体７に短絡したり、また短絡しないまでも接
近してインピーダンス特性が劣化する事になる。このよ
うにアイソレータのフェリ磁性体基板１の裏面に電極５
を設置した場合、実装ずれ等による特性劣化が大きい問
題がある。特に本アイソレータが用いられる４〜８ＧＨ
ｚ帯の周波数では、上記のような接続の不具合は、わず
かな寸法であっても非常に大きな特性劣化をもたらす。
ＩＣ型アイソレータは、図３に示す電極５と接地導体７
が近接しているために、図４のように誘電体基板上に実
装したときに以下の問題が生じる。第１に実装時にアイ
ソレータの基板が正規の実装位置からずれた場合、アイ
ソレータの電極５が誘電体基板の接地導体１０に短絡す
るか、または短絡しないまでも接近してインピーダンス
特性が劣化する。第２に電極５と中心導体９の接続には
んだ付けを行った場合、はんだがはみ出してアイソレー
タの接地導体７に短絡したり、また短絡しないまでも接
近してインピーダンス特性が劣化する事になる。このよ
うにアイソレータのフェリ磁性体基板１の裏面に電極５
を設置した場合、実装ずれ等による特性劣化が大きい問
題がある。特に本アイソレータが用いられる４〜８ＧＨ
ｚ帯の周波数では、上記のような接続の不具合は、わず
かな寸法であっても非常に大きな特性劣化をもたらす。
【０００６】
【課題を解決するための手段】本発明のＭＩＣ型アイソ
レータは、フェリ磁性体基板と、このフェリ磁性体基板
の表面にマウントされたアイソレータの入出力部を形成
する３分岐されたマイクロストリップ線路と、３分岐の
うち２個の前記マイクロストリップ線路の先端を前記フ
ェリ磁性体基板の側面まで延長して、この側面上に電極
を形成することを特徴としている。
レータは、フェリ磁性体基板と、このフェリ磁性体基板
の表面にマウントされたアイソレータの入出力部を形成
する３分岐されたマイクロストリップ線路と、３分岐の
うち２個の前記マイクロストリップ線路の先端を前記フ
ェリ磁性体基板の側面まで延長して、この側面上に電極
を形成することを特徴としている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ），（ｂ），（ｃ）は本発明の実施例を示
す平面図、側面図、裏面図である。図１において、フェ
リ磁性体基板１の上に３分岐のマイクロストリップ線路
である中心導体４が構成され、各分岐にスペーサ３を介
して直流磁界をフェリ磁性体基板１に印加するためのマ
グネット２を設置している。ここで中心導体４の一端を
終端抵抗６に接続し、他の入力，出力端は基板の側面
で、電極５を形成している（図１（ｂ）参照）。また、
フェリ磁性体基板１の裏面の接地導体７は、基板側面の
電極５と短絡しないように、電極５の近傍の部分を除い
て構成している。（図１（ｃ）参照）。ここで図２
（ａ），（ｂ）の平面図、側面図は本発明のアイソレー
タ本体を実際に外部回路と接続した適用例を示す。この
適用例では外部回路である誘電体基板８の表面に接地導
体１０と中心導体９を構成したコプレーナ線路とアイソ
レータ本体１６との接続を示す。図１の基板側面の電極
５はコプレーナ線路の中心導体９とはんだ付け等により
直接接続することができる。ここでこの接続において、
コプレーナ線路の中心導体９の先端とアイソレータの電
極５の位置を正確に一致している事を目視で確認しなが
らハンダ付けが実施できる事から、従来例のような位置
ずれを防止する事ができる。また、アイソレータ本体を
基板に実装した後においてもその接続の状態を外部から
確認する事ができるため、従来例のようにはんだがはみ
出して電極と接地導体が短絡したり、接近してインピー
ダンス特性が劣化する事も防止できる。
る。図１（ａ），（ｂ），（ｃ）は本発明の実施例を示
す平面図、側面図、裏面図である。図１において、フェ
リ磁性体基板１の上に３分岐のマイクロストリップ線路
である中心導体４が構成され、各分岐にスペーサ３を介
して直流磁界をフェリ磁性体基板１に印加するためのマ
グネット２を設置している。ここで中心導体４の一端を
終端抵抗６に接続し、他の入力，出力端は基板の側面
で、電極５を形成している（図１（ｂ）参照）。また、
フェリ磁性体基板１の裏面の接地導体７は、基板側面の
電極５と短絡しないように、電極５の近傍の部分を除い
て構成している。（図１（ｃ）参照）。ここで図２
（ａ），（ｂ）の平面図、側面図は本発明のアイソレー
タ本体を実際に外部回路と接続した適用例を示す。この
適用例では外部回路である誘電体基板８の表面に接地導
体１０と中心導体９を構成したコプレーナ線路とアイソ
レータ本体１６との接続を示す。図１の基板側面の電極
５はコプレーナ線路の中心導体９とはんだ付け等により
直接接続することができる。ここでこの接続において、
コプレーナ線路の中心導体９の先端とアイソレータの電
極５の位置を正確に一致している事を目視で確認しなが
らハンダ付けが実施できる事から、従来例のような位置
ずれを防止する事ができる。また、アイソレータ本体を
基板に実装した後においてもその接続の状態を外部から
確認する事ができるため、従来例のようにはんだがはみ
出して電極と接地導体が短絡したり、接近してインピー
ダンス特性が劣化する事も防止できる。
【０００８】
【発明の効果】以上説明したように、本発明によればア
イソレータの電極とアイソレータを設置する誘電体基板
上の線路の中心導体との接続状態が目視で確認できるよ
うになり、良好な接続状態が得られ、良好なインピーダ
ンス特性が得られる利点がある。
イソレータの電極とアイソレータを設置する誘電体基板
上の線路の中心導体との接続状態が目視で確認できるよ
うになり、良好な接続状態が得られ、良好なインピーダ
ンス特性が得られる利点がある。
【図１】本発明の実施例の平面図、側面図及び裏面図で
ある。
ある。
【図２】本発明のアイソレータ本体の適用例を示す平面
図及び側面図である。
図及び側面図である。
【図３】従来のＭＩＣ型アイソレータの実施例の平面
図、側面図及び裏面図である。
図、側面図及び裏面図である。
【図４】従来のＭＩＣ型アイソレータの実施例の平面図
及び側面図である。
及び側面図である。
１ フェリ磁性体基板 ２ マグネット ３ スペーサ ４，９ 中心導体（マイクロストリップ線路） ４Ａ 中心導体（フェリ磁性体基板側面） ５ 電極 ６ 終端抵抗 ７，１０ 接地導体 ８ 誘電体基板 １１ アイソレータ本体
Claims (2)
- 【請求項１】 フェリ磁性体基板と、このフェリ磁性体
基板の表面にマウントされたアイソレータの入出力部を
形成する３分岐されたマイクロストリップ線路と、３分
岐のうち２個の前記マイクロストリップ線路の先端を前
記フェリ磁性体基板の側面まで延長して、この側面上に
電極を形成することを特徴とするマイクロ波ＩＣ型アイ
ソレータ。 - 【請求項２】 前記３分岐のマイクロストリップ線路の
入出力部以外の線路の端部に終端抵抗を取り付けている
ことを特徴とする請求項１記載のマイクロ波ＩＣ型アイ
ソレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32678493A JPH07183707A (ja) | 1993-12-24 | 1993-12-24 | マイクロ波ｉｃ型アイソレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32678493A JPH07183707A (ja) | 1993-12-24 | 1993-12-24 | マイクロ波ｉｃ型アイソレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183707A true JPH07183707A (ja) | 1995-07-21 |
Family
ID=18191669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32678493A Pending JPH07183707A (ja) | 1993-12-24 | 1993-12-24 | マイクロ波ｉｃ型アイソレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183707A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
| CN106450624A (zh) * | 2016-08-22 | 2017-02-22 | 苏州华博电子科技有限公司 | 一种铁氧体微带环形器 |
-
1993
- 1993-12-24 JP JP32678493A patent/JPH07183707A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
| CN106450624A (zh) * | 2016-08-22 | 2017-02-22 | 苏州华博电子科技有限公司 | 一种铁氧体微带环形器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61208902A (ja) | Ｍｉｃ型誘電体フイルタ | |
| JPH07183707A (ja) | マイクロ波ｉｃ型アイソレータ | |
| JPH10327004A (ja) | 同軸コネクタを有する回路モジュール | |
| JPH08250911A (ja) | 高周波気密モジュール | |
| JPH04125903A (ja) | 高周波用終端抵抗器 | |
| JPH04117702A (ja) | ハイブリッド集積回路接続装置 | |
| JPH0583008A (ja) | マイクロ波ｉｃ型アイソレータ | |
| JPS6318881B2 (ja) | ||
| JPS6359101A (ja) | マイクロ波回路接続装置 | |
| JPH08125411A (ja) | Ｍｉｃアイソレータ接続回路 | |
| JP6791280B2 (ja) | 光変調器モジュール | |
| WO2009157563A1 (ja) | 伝送線路基板及び高周波部品の測定装置 | |
| JP2631883B2 (ja) | Ｒｆ整合終端装置 | |
| KR0123080B1 (ko) | 마이크로파 트랜지스터의 장착구조 | |
| JPH03129902A (ja) | 多層ストリップ線路 | |
| JPS61113301A (ja) | マイクロストリツプ線路終端器 | |
| JP2005057696A (ja) | 高周波装置および無線装置 | |
| JP2553024Y2 (ja) | Ｒｆ整合終端素子 | |
| JPH08148908A (ja) | 非可逆回路素子 | |
| JPS62150902A (ja) | マイクロ波集積回路部品のア−ス構造 | |
| JPH04109701A (ja) | マイクロ波半導体装置 | |
| JPH0342802B2 (ja) | ||
| JP2003017906A (ja) | 非可逆回路素子及び通信装置 | |
| JPH04348097A (ja) | 回路装置の製造方法 | |
| JPH11330811A (ja) | 分配合成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |