JPH07183501A - 二重イオン注入横方向拡散ｍｏｓデバイスおよびその製造方法 - Google Patents

二重イオン注入横方向拡散ｍｏｓデバイスおよびその製造方法

Info

Publication number
JPH07183501A
JPH07183501A JP6301678A JP30167894A JPH07183501A JP H07183501 A JPH07183501 A JP H07183501A JP 6301678 A JP6301678 A JP 6301678A JP 30167894 A JP30167894 A JP 30167894A JP H07183501 A JPH07183501 A JP H07183501A
Authority
JP
Japan
Prior art keywords
region
ion implantation
type semiconductor
semiconductor material
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6301678A
Other languages
English (en)
Inventor
Gordon C Ma
ゴードン・チアン・マー
Hassan Pirastehfar
ハッサン・ピラステファー
Steven J Adler
スティーヴン・ジェイ・アドラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07183501A publication Critical patent/JPH07183501A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ｎ＋型の半導体材料から成るソースおよびド
レーンを有するＮＭＯＳトランジスタを提供する。 【構成】 ｐ型の半導体材料から成る基板領域は、ソー
スとドレーンの間に配置する。ゲート領域は、基板領域
の上で、ソース領域とドレーン領域の間に配置する。第
１イオン注入領域は、ソース領域およびゲート領域に隣
接して配置する。第１イオン注入領域は、ｐ型の半導体
材料から第１ドーピング濃度で形成する。第２イオン注
入領域は、第１イオン注入領域と基板との間に配置す
る。第２イオン注入領域は、ｐ型の半導体材料から第２
ドーピング濃度で形成する。チャネル・ドーピング・プ
ロファイルの第１および第２イオン注入領域は、デバイ
スの相互コンダクタンスを最大にすると同時に、デバイ
スの閾電圧およびパンチ・スルー特性を制御するため
に、最適な内部電界が得られるように特別製造する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にＭＯＳデバイス
に関し、さらに詳しくは、改良された周波数応答を持つ
高利得ＭＯＳデバイスに関する。
【０００２】
【従来の技術】ＭＯＳデバイスは、セルラ電話機やその
他の通信用製品などの無線周波数適用分野で一般的に使
用される。無線周波数適用分野では、先行技術のＭＯＳ
デバイスで得られるより高い電力利得および改良された
周波数応答を得ることが望ましい。
【０００３】
【発明が解決しようとする課題】ＭＯＳデバイスでは、
高い電力利得は一般に、ＭＯＳデバイスの相互コンダク
タンス（Ｇｍ）を高めることによって得られる。相互コ
ンダクタンスを改善する技術は一般に、処理技術の進
歩、例えばホトリソグラフィ技術の進歩や薄膜絶縁体成
長技術の進歩を必要とする。Ｇｍの増加は通常、単チャ
ネル・ドーピング注入によって達成される。Ｇｍの増加
は、イオン注入されたチャネルのソース付近の内部電界
の増加に関係する。しかし、単チャネル注入の場合、短
チャネル効果およびドレーン誘導障壁低下が発生する前
に達成できるこの内部電界の増加の程度には限界があ
る。
【０００４】そこで、短チャネル効果およびドレーン誘
導障壁低下を緩和しながら、より高い電力利得および改
良された無線周波数応答を達成する、改良されたＭＯＳ
デバイスの必要性が存在する。
【０００５】
【課題を解決するための手段】一般に、本発明は、改良
されたＤＣ利得および相互コンダクタンスを有するＮＭ
ＯＳトランジスタ設計に関する。横方向チャネル領域の
プロファイルを特別形成（tailor）するために、異なる
ドーピング濃度を持つ第１および第２イオン注入領域
を、ソース領域およびゲート領域に隣接して配置する。
第１および第２イオン注入領域は、パンチ・スルー電界
に対するソース保護としても機能する。このようなイオ
ン注入を用いることによって、チャネル・ドーピング・
プロファイルは、デバイスの相互コンダクタンスを最大
にしながら、同時にデバイスの閾電圧およびパンチ・ス
ルー特性を制御する最適な内部電界が得られるように、
特別形成される。
【０００６】
【実施例】図１は、ＤＣ利得および相互コンダクタンス
の増加をもたらす二重横方向チャネル・イオン注入領域
３２，３４を含むＮＭＯＳ電界効果トランジスタを示
す。トランジスタ１０は、基板１８上に成長したエピタ
キシャル層１６を有する。多くの用途では、エピタキシ
ャル層１６は不要であり、デバイスを基板１８に形成す
ることができる。基板１８およびエピタキシャル層１６
は両方とも、ｐ型半導体材料である。
【０００７】ドレーン領域は、少数イオン注入ドレーン
拡張領域２０と大量イオン注入ドレーン領域２２を接合
することによって形成される。ドレーン領域は、ｎ−型
半導体材料としての少量イオン注入ドレーン領域２０，
およびｎ＋型半導体材料としての大量イオン注入ドレー
ン領域２２によって形成される。用途によっては、ｎ−
領域２０は不要となり、ｎ＋領域２２がトランジスタ１
０のドレーンとして機能する場合がある。ドレーン領域
は、ドレーン端子２４で導電性接点と接触する。
【０００８】チャネル領域３２，３４，１６の上に位置
するゲート電極２８は、絶縁ゲート酸化物３０によっ
て、チャネル領域３２，３４，１６から分離される。ゲ
ート電極２８は用途によって、１層のポリシリコン，上
部に金属けい化物（metallic silicide ）を被覆した１
層のポリシリコン，または１層の金属をはじめとする様
々な構成を取ることができる。ゲート電極２８は、導電
性接点によってゲート端子２６に接触する。
【０００９】ソース領域は、大量イオン注入領域１４に
よって形成される。大量イオン注入ソース領域１４は、
ｎ＋型半導体材料としてドーピングされる。用途によっ
ては、ドレーン領域２０〜２２で見たのと同様に、ｎ−
領域をソース領域１４に接合する場合がある。ソース領
域１４は、ソース端子１２で導電性接点と接触する。
【００１０】チャネル領域は、第１および第２イオン注
入領域３２，３４によって形成される。第１イオン注入
領域３４は、ソース領域１４およびゲート領域２８〜３
０に隣接して自己整合して注入される。注入領域３４
は、活性化（activation）サイクルまたは拡散サイクル
を受ける。第２注入領域３２は、注入領域３４およびゲ
ート領域２８〜３０に隣接して自己整合して注入され
る。注入領域３２，３４は、一工程として追加の活性化
サイクルまたは拡散サイクルを受ける。横方向チャネル
注入領域３２，３４は、ｐ型半導体材料で形成される。
【００１１】図２は、図１のイオン注入領域３２，３４
の横方向ドーピング・プロファイルを示す。領域３２の
横方向プロファイルは図２の曲線３６で表わし、注入領
域３４の横方向プロファイルは曲線３８で表わす。曲線
３６の範囲は、ゲートのソース側から最小横方向距離位
置におけるドーパント原子１０18個／ｃｍ3 の最大値か
ら、横方向距離約０．３５ミクロンの位置における最小
チャネル・ドーピングまでであるる。曲線３８の範囲
は、ゲートのソース側からの最小横方向距離位置におけ
るドーパント原子１０17個／ｃｍ3 の最大値から、横方
向距離約０．７ミクロンの位置における最小チャネル・
ドーピングまでである。曲線３６に示される急勾配は、
チャネルの横方向のソース領域付近の濃度勾配が高いこ
とを表わす。チャネル領域のデバイスの内部電界は、濃
度勾配に正比例する。濃度勾配が大きければ内部電界も
大きくなり、キャリアの移動を助ける。デバイスの相互
コンダクタンスは内部電界に比例するので、電界の増加
は相互コンダクタンスの増加を生じる。
【００１２】横方向の急勾配は相互コンダクタンスを改
善するが、より低い濃度勾配に比べて、閾値制御および
パンチ・スルー排除性（punch through immunity）が低
下する。この問題を解決するために、製造工程で先に第
２イオン注入領域３４を作成する。その横方向の濃度プ
ロファイルを、図２の曲線３８に示す。曲線３８のプロ
ファイルもまた相互コンダクタンスの増加に役立つ濃度
勾配を示すが、それは曲線３６の場合より低い。より深
い準位の注入領域はより大きい相互コンダクタンスの増
加に役立ち、電荷の増加はパンチ・スルー効果を減少
し、閾電圧を安定させる。
【００１３】したがって、チャネル注入領域３２は、急
勾配のプロファイルを得て相互コンダクタンスをより大
きく改善するために、より高い注入量およびより短いド
ライブ時間で形成する一方、チャネル注入領域３４は、
チャネル領域のより多くの部分でよりなだらかなプロフ
ァイルを得て相互コンダクタンスを幾分改善し、かつパ
ンチ・スルーおよび閾特性を大きく改善するために、よ
り低い注入量およびより長いドライブ時間を用いて先に
形成する。 二重横方向チャネル注入トランジスタの相
互コンダクタンスは、同様の構造の単一横方向チャネル
注入デバイスに比べて、２８％以上増加することが明ら
かになった。
【００１４】以上の説明により、電界効果トランジスタ
１０の性能、特に相互コンダクタンスを改善する新規の
方法がここに提示されたことを理解されたい。二重注入
を用いるチャネルの横方向ドーピングの改善された特別
製造により、デバイスの相互コンダクタンスが増加する
と同時に、閾電圧およびパンチスルー特性など、その他
のパラメータの最適化も可能になる。相互コンダクタン
スを改善する他の技術は一般に、処理技術の進歩、例え
ばホトリソグラフィ技術の進歩や薄膜絶縁体成長技術の
進歩を必要とするが、ここに開示した技術は既存の装置
技術を使用する。
【００１５】より高い相互コンダクタンスを持つデバイ
スには多くの用途がある。相互コンダクタンスの増加に
より、無線周波数トランジスタ適用分野の電力利得が増
加し、したがってシステムのコストが低下する。ＭＯＳ
デバイスの周波数応答は相互コンダクタンスに比例する
ので、相互コンダクタンスの改善は高速機器の高周波性
能を改善する。また、高周波性能およびＤＣ利得の増加
は、デバイスの低電圧動作を改善し、それによって携帯
用システムのバッテリの寿命、性能、およびコストを改
善する。
【００１６】本発明の特定の実施例を以上に述べたが、
当業者はさらに別の変化例や改善例を思いつくであろ
う。本発明は例示した特定の形態に制限されず、本発明
の精神および範囲から逸脱しない全ての変化例を請求の
範囲で網羅するつもりであることを理解されたい。
【図面の簡単な説明】
【図１】ＭＯＳトランジスタの配置図を示す。
【図２】本発明の説明に有用なグラフを示す。
【符号の説明】
１０ 電界効果トランジスタ １４ ソース領域 １６ 基板領域 ２６ ゲート端子 ２８ ゲート電極 ３２ 第１イオン注入領域 ３４ 第２イオン注入領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン・ジェイ・アドラー アメリカ合衆国アリゾナ州テンピ、ダブリ ュー・キャロライン・レーン169

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１型の半導体材料を有するソース領域
    （１４）；第２型の半導体材料を有する基板領域（１
    ６）；前記ソース領域に隣接して配置された第１イオン
    注入領域（３２）であって、第１ドーピング濃度の前記
    第２型の半導体材料を有する前記第１イオン注入領域；
    および前記第１イオン注入領域と前記基板との間に配置
    された第２イオン注入領域（３４）であって、第２ドー
    ピング濃度の前記第２型の半導体材料を有する前記第２
    イオン注入領域；によって構成されることを特徴とする
    ＭＯＳトランジスタ。
  2. 【請求項２】 第１型の半導体材料を有するソース領域
    （１４）を設ける段階；第２型の半導体材料を有する基
    板領域（１６）を設ける段階；第１ドーピング濃度の前
    記第２型の半導体材料を有する第１イオン注入領域（３
    ２）を前記ソース領域に隣接して配置する段階；および
    第２ドーピング濃度の前記第２型の半導体材料を有する
    第２イオン注入領域（３４）を前記第１イオン注入領域
    と前記基板との間に配置する段階；によって構成される
    ことを特徴とするＭＯＳトランジスタの形成方法。
JP6301678A 1993-11-15 1994-11-11 二重イオン注入横方向拡散ｍｏｓデバイスおよびその製造方法 Pending JPH07183501A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/153,503 US5371394A (en) 1993-11-15 1993-11-15 Double implanted laterally diffused MOS device and method thereof
US153503 1993-11-15

Publications (1)

Publication Number Publication Date
JPH07183501A true JPH07183501A (ja) 1995-07-21

Family

ID=22547476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6301678A Pending JPH07183501A (ja) 1993-11-15 1994-11-11 二重イオン注入横方向拡散ｍｏｓデバイスおよびその製造方法

Country Status (7)

Country Link
US (1) US5371394A (ja)
EP (1) EP0653795B1 (ja)
JP (1) JPH07183501A (ja)
KR (1) KR950015828A (ja)
CN (1) CN1036816C (ja)
DE (1) DE69419871T2 (ja)
SG (1) SG50467A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709069B1 (ko) * 2005-08-19 2007-04-18 전북대학교산학협력단 과잉운반자의 드레인 효율을 높인 이종접합 반도체소자구조 및 이의 제조방법
JP2012019221A (ja) * 2011-08-01 2012-01-26 Renesas Electronics Corp 半導体装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
DE4340592C2 (de) * 1993-11-29 2002-04-18 Gold Star Electronics Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher
US5372960A (en) * 1994-01-04 1994-12-13 Motorola, Inc. Method of fabricating an insulated gate semiconductor device
US5466616A (en) * 1994-04-06 1995-11-14 United Microelectronics Corp. Method of producing an LDMOS transistor having reduced dimensions, reduced leakage, and a reduced propensity to latch-up
US5650340A (en) * 1994-08-18 1997-07-22 Sun Microsystems, Inc. Method of making asymmetric low power MOS devices
US6031272A (en) 1994-11-16 2000-02-29 Matsushita Electric Industrial Co., Ltd. MOS type semiconductor device having an impurity diffusion layer with a nonuniform impurity concentration profile in a channel region
US5510279A (en) * 1995-01-06 1996-04-23 United Microelectronics Corp. Method of fabricating an asymmetric lightly doped drain transistor device
US5744372A (en) * 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
KR960042942A (ko) * 1995-05-04 1996-12-21 빈센트 비.인그라시아 반도체 디바이스 형성 방법
KR970004074A (ko) * 1995-06-05 1997-01-29 빈센트 비. 인그라시아 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
US5675166A (en) * 1995-07-07 1997-10-07 Motorola, Inc. FET with stable threshold voltage and method of manufacturing the same
US5716866A (en) * 1995-08-30 1998-02-10 Motorola, Inc. Method of forming a semiconductor device
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
US5573961A (en) * 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
US5681761A (en) * 1995-12-28 1997-10-28 Philips Electronics North America Corporation Microwave power SOI-MOSFET with high conductivity metal gate
US6096610A (en) * 1996-03-29 2000-08-01 Intel Corporation Transistor suitable for high voltage circuit
US5748025A (en) * 1996-03-29 1998-05-05 Intel Corporation Method and apparatus for providing high voltage with a low voltage CMOS integrated circuit
JP3356629B2 (ja) * 1996-07-15 2002-12-16 日本電気株式会社 横型ｍｏｓトランジスタの製造方法
US5770880A (en) * 1996-09-03 1998-06-23 Harris Corporation P-collector H.V. PMOS switch VT adjusted source/drain
US5895955A (en) * 1997-01-10 1999-04-20 Advanced Micro Devices, Inc. MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch
US5793089A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon
US5837572A (en) * 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US6080614A (en) * 1997-06-30 2000-06-27 Intersil Corp Method of making a MOS-gated semiconductor device with a single diffusion
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US6153487A (en) * 1998-03-17 2000-11-28 Advanced Micro Devices, Inc. Approach for the formation of semiconductor devices which reduces band-to-band tunneling current and short-channel effects
US6048772A (en) * 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
US6020611A (en) * 1998-06-10 2000-02-01 Motorola, Inc. Semiconductor component and method of manufacture
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US6395610B1 (en) 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
FR2796204B1 (fr) * 1999-07-07 2003-08-08 St Microelectronics Sa Transistor mosfet a canal court
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US6825543B2 (en) * 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
US6822297B2 (en) * 2001-06-07 2004-11-23 Texas Instruments Incorporated Additional n-type LDD/pocket implant for improving short-channel NMOS ESD robustness
US20030062571A1 (en) * 2001-10-03 2003-04-03 Franca-Neto Luiz M. Low noise microwave transistor based on low carrier velocity dispersion control
US6686627B2 (en) * 2001-12-26 2004-02-03 Sirenza Microdevices, Inc. Multiple conductive plug structure for lateral RF MOS devices
KR100549949B1 (ko) * 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
DE102005060521A1 (de) * 2005-12-09 2007-06-14 Atmel Germany Gmbh DMOS-Transistor mit optimierter Randstruktur
CN101577224B (zh) * 2008-05-05 2011-07-06 中芯国际集成电路制造(北京)有限公司 栅氧化层形成方法
JP5239548B2 (ja) * 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
DE102009006885B4 (de) * 2009-01-30 2011-09-22 Advanced Micro Devices, Inc. Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
WO2010086153A1 (en) * 2009-01-30 2010-08-05 Advanced Micro Devices, Inc Graded well implantation for asymmetric transistors having reduced gate electrode pitches
US8163619B2 (en) * 2009-03-27 2012-04-24 National Semiconductor Corporation Fabrication of semiconductor structure having asymmetric field-effect transistor with tailored pocket portion along source/drain zone
US9653459B2 (en) * 2012-07-03 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET having source region formed in a double wells region
JP6651957B2 (ja) * 2016-04-06 2020-02-19 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214615B (it) * 1985-06-19 1990-01-18 Ates Componenti Elettron Transistore mos a canale n con limitazione dell'effetto di perforazione (punch-through) erelativo processo di formazione.
JPS62269362A (ja) * 1986-05-19 1987-11-21 Fujitsu Ltd Ｍｉｓトランジスタおよびその製造方法
JP2698645B2 (ja) * 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
USH986H (en) * 1989-06-09 1991-11-05 International Business Machines Corporation Field effect-transistor with asymmetrical structure
US5536957A (en) * 1990-01-16 1996-07-16 Mitsubishi Denki Kabushiki Kaisha MOS field effect transistor having source/drain regions surrounded by impurity wells
JPH05211328A (ja) * 1992-01-20 1993-08-20 Nec Corp Ｍｏｓトランジスタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709069B1 (ko) * 2005-08-19 2007-04-18 전북대학교산학협력단 과잉운반자의 드레인 효율을 높인 이종접합 반도체소자구조 및 이의 제조방법
JP2012019221A (ja) * 2011-08-01 2012-01-26 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
SG50467A1 (en) 1998-07-20
CN1106573A (zh) 1995-08-09
DE69419871D1 (de) 1999-09-09
EP0653795A3 (en) 1996-01-31
CN1036816C (zh) 1997-12-24
US5371394A (en) 1994-12-06
EP0653795B1 (en) 1999-08-04
KR950015828A (ko) 1995-06-17
DE69419871T2 (de) 2000-03-16
EP0653795A2 (en) 1995-05-17

Similar Documents

Publication Publication Date Title
JPH07183501A (ja) 二重イオン注入横方向拡散ｍｏｓデバイスおよびその製造方法
JP5547361B2 (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
JP3489871B2 (ja) Ｍｏｓトランジスタおよびその製造方法
US6084268A (en) Power MOSFET device having low on-resistance and method
JP4078081B2 (ja) 自己絶縁されたダイオードの構造及びこのダイオードの構造を提供するための方法
US5185280A (en) Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact
US7064399B2 (en) Advanced CMOS using super steep retrograde wells
US6426279B1 (en) Epitaxial delta doping for retrograde channel profile
US7335565B2 (en) Metal-oxide-semiconductor device having improved performance and reliability
TW405225B (en) Semiconductor device and manufacturing method therefor
JP2004343118A (ja) 分割ゲート型金属酸化物半導体デバイス
US5401994A (en) Semiconductor device with a non-uniformly doped channel
US6323506B1 (en) Self-aligned silicon carbide LMOSFET
US7164160B2 (en) Integrated circuit device with a vertical JFET
US20040041170A1 (en) Low dose super deep source/drain implant
US4783688A (en) Schottky barrier field effect transistors
JP2003518749A (ja) ゲートのブレークダウン保護機能付きのシリコンカーバイトｌｍｏｓｆｅｔ
US6407428B1 (en) Field effect transistor with a buried and confined metal plate to control short channel effects
US6677208B2 (en) Transistor with bottomwall/sidewall junction capacitance reduction region and method
US7968415B2 (en) Transistor with reduced short channel effects and method
JPH09116151A (ja) 非対称型トランジスタおよびその製造方法
US20060049452A1 (en) Novel LDMOS IC technology with low threshold voltage
JPH06283671A (ja) 負の動作抵抗の可能な電子部品およびその製造方法
JP2608627B2 (ja) 半導体装置の製造方法
JPH10294454A (ja) Ｍｏｓｆｅｔ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905