JPH07182252A - メモリのデータ不良検出回路 - Google Patents
メモリのデータ不良検出回路Info
- Publication number
- JPH07182252A JPH07182252A JP5326764A JP32676493A JPH07182252A JP H07182252 A JPH07182252 A JP H07182252A JP 5326764 A JP5326764 A JP 5326764A JP 32676493 A JP32676493 A JP 32676493A JP H07182252 A JPH07182252 A JP H07182252A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- memory
- circuit
- main power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 主電源投入時のメモリ等のデータ破壊の有無
を検出する。 【構成】 主電源１投入時のメモリのデータ破壊の有無
を検出するにあたり、バックアップ電源２の電圧を一時
的に記憶するコンデンサ５と、このコンデンサ５の電圧
を分圧する抵抗器６とスレショルド電圧の特性で電圧を
判定するＣＭＯＳインバータ７Ｓ、ＣＭＯＳインバータ
７の出力によりメモリのデータ破壊の有無を判定するフ
リップフロップ８により構成される。
を検出する。 【構成】 主電源１投入時のメモリのデータ破壊の有無
を検出するにあたり、バックアップ電源２の電圧を一時
的に記憶するコンデンサ５と、このコンデンサ５の電圧
を分圧する抵抗器６とスレショルド電圧の特性で電圧を
判定するＣＭＯＳインバータ７Ｓ、ＣＭＯＳインバータ
７の出力によりメモリのデータ破壊の有無を判定するフ
リップフロップ８により構成される。
Description
【０００１】
【産業上の利用分野】本発明はメモリ等のバックアップ
電源装置に関し、特に主電源投入時のメモリデータの有
無を判断するメモリのデータ不良検出回路に関する。
電源装置に関し、特に主電源投入時のメモリデータの有
無を判断するメモリのデータ不良検出回路に関する。
【０００２】
【従来の技術】主電源にて充電されるコンデンサ等のバ
ックアップ電源回路例を図３に示す。１１は主電源、１
４はメモリ、１３は逆流防止用ダイオード、１２はバッ
クアップ電源用コンデンサである。
ックアップ電源回路例を図３に示す。１１は主電源、１
４はメモリ、１３は逆流防止用ダイオード、１２はバッ
クアップ電源用コンデンサである。
【０００３】図３の回路は、主電源１１が遮断される
と、主電源１１により充電されていたバックアップ用コ
ンデンサ１２が放電し、バックアップされる回路１４に
電流を供給する。
と、主電源１１により充電されていたバックアップ用コ
ンデンサ１２が放電し、バックアップされる回路１４に
電流を供給する。
【０００４】この種のバックアップ電源は主に一時的な
主電源断時に用いられ、特にメモリ等の記憶素子のバッ
クアップに用いられる。
主電源断時に用いられ、特にメモリ等の記憶素子のバッ
クアップに用いられる。
【０００５】しかし、以上のような回路では、主電源が
遮断された後、バックアップ電源の放電電流値が減少
し、メモリの動作電圧値を保持できなくなり、メモリの
記憶内容が破壊されてしまう恐れがある。もしメモリの
動作電圧値より電圧が低下し、メモリの記憶内容が破壊
された状態で再び主電源が投入された場合、即座にメモ
リに動作電流が供給されてしまう。そのためメモリの記
憶内容が破壊されていることを検出する事が出来ない。
遮断された後、バックアップ電源の放電電流値が減少
し、メモリの動作電圧値を保持できなくなり、メモリの
記憶内容が破壊されてしまう恐れがある。もしメモリの
動作電圧値より電圧が低下し、メモリの記憶内容が破壊
された状態で再び主電源が投入された場合、即座にメモ
リに動作電流が供給されてしまう。そのためメモリの記
憶内容が破壊されていることを検出する事が出来ない。
【０００６】従来、以上のようなバックアップ電圧を検
出し、メモリの記憶内容破壊の有無を検出する回路の一
例が、特開昭６０−１５０２８８号公報に記載されてい
る。この公報に記載された回路は、図４のブロック線図
で示され、１５はマイクロプロセッサ、１６はＲＯＭ、
１７、１８はデータ出力部、１９はデータ入力部、２０
はトランジスタ、２１はＣ−ＭＯＳ等からなる半導体メ
モリ、２２は容量が１０-1Ｆ程度のコンデンサ、２３は
コンデンサ２２の端子電圧と基準電圧Ｖ1 とを比較し、
基準電圧Ｖ1 の方が高い間、その出力信号ａを“１”と
する電圧比較器、２４はイニシャルクリア回路、２５は
電圧断検出回路、２６は電源である。
出し、メモリの記憶内容破壊の有無を検出する回路の一
例が、特開昭６０−１５０２８８号公報に記載されてい
る。この公報に記載された回路は、図４のブロック線図
で示され、１５はマイクロプロセッサ、１６はＲＯＭ、
１７、１８はデータ出力部、１９はデータ入力部、２０
はトランジスタ、２１はＣ−ＭＯＳ等からなる半導体メ
モリ、２２は容量が１０-1Ｆ程度のコンデンサ、２３は
コンデンサ２２の端子電圧と基準電圧Ｖ1 とを比較し、
基準電圧Ｖ1 の方が高い間、その出力信号ａを“１”と
する電圧比較器、２４はイニシャルクリア回路、２５は
電圧断検出回路、２６は電源である。
【０００７】電源が投入されている状態に於いては、マ
イクロプロセッサ１５はデータ出力部１７に制御信号を
加え、その出力信号ｂをトランジスタ２０をオンさせる
に必要なベース電流を与える状態に保持させている。従
って、電源が投入されている状態に於いては、トランジ
スタ２０がオンとなり、トランジスタ２０を介して電源
＋Ｖより半導体メモリ２１に動作電流が供給されると共
に、コンデンサ２２に充電電流が供給され、コンデンサ
２２が充電される。そして、電源が断となると、電源断
検出回路２５からの割込信号ｅによりいち早くマイクロ
プロセッサ１５はデータ出力部１７に制御信号を加えて
その出力信号ｂをトランジスタ２０のベース電流を遮断
する状態とし、トランジスタ２０をオフ状態にする。こ
れにより、コンデンサ２２から半導体メモリ２１に動作
電流が供給され半導体メモリ２１の記憶内容が保持され
る。
イクロプロセッサ１５はデータ出力部１７に制御信号を
加え、その出力信号ｂをトランジスタ２０をオンさせる
に必要なベース電流を与える状態に保持させている。従
って、電源が投入されている状態に於いては、トランジ
スタ２０がオンとなり、トランジスタ２０を介して電源
＋Ｖより半導体メモリ２１に動作電流が供給されると共
に、コンデンサ２２に充電電流が供給され、コンデンサ
２２が充電される。そして、電源が断となると、電源断
検出回路２５からの割込信号ｅによりいち早くマイクロ
プロセッサ１５はデータ出力部１７に制御信号を加えて
その出力信号ｂをトランジスタ２０のベース電流を遮断
する状態とし、トランジスタ２０をオフ状態にする。こ
れにより、コンデンサ２２から半導体メモリ２１に動作
電流が供給され半導体メモリ２１の記憶内容が保持され
る。
【０００８】この後、再び電源を投入した場合は、先ず
イニシャルクリア回路２４が動作し、その出力信号ｃ
（イニシャルクリアパルス信号）が装置をイニシャルク
リア状態とする。その後マイクロプロセッサ１５は、デ
ータ入力部１９を介して電圧比較器２３から加えられる
信号ａを読み込む。このときデータ出力部１７にはマイ
クロプロセッサ１５から制御信号がまだ与えられていな
い為、トランジスタ２０はオフ状態のままである。
イニシャルクリア回路２４が動作し、その出力信号ｃ
（イニシャルクリアパルス信号）が装置をイニシャルク
リア状態とする。その後マイクロプロセッサ１５は、デ
ータ入力部１９を介して電圧比較器２３から加えられる
信号ａを読み込む。このときデータ出力部１７にはマイ
クロプロセッサ１５から制御信号がまだ与えられていな
い為、トランジスタ２０はオフ状態のままである。
【０００９】従って、前述したように電圧比較器２３に
は基準電圧Ｖ1 がコンデンサ２２の両端に現れる電圧よ
り高い場合、即ちコンデンサ２２の端子電圧が低く、半
導体メモリ２１に充分な動作電流が供給されていない場
合、その出力信号ａを“１”とするものであるから、マ
イクロプロセッサ１５は信号ａが“１”の場合は半導体
メモリ２１の記憶内容が破壊されている惧れがあると判
断し、データ出力部１８を介してアラーム信号ｄを出力
し、ブザー等（図示せず）を鳴動させる。また、信号ａ
が“０”である場合はマイクロプロセッサ１５は半導体
メモリ２１の記憶内容が正常に保持されていると判断し
てデータ出力部１７の出力信号ｂをトランジスタ２０を
オンさせる状態とする。
は基準電圧Ｖ1 がコンデンサ２２の両端に現れる電圧よ
り高い場合、即ちコンデンサ２２の端子電圧が低く、半
導体メモリ２１に充分な動作電流が供給されていない場
合、その出力信号ａを“１”とするものであるから、マ
イクロプロセッサ１５は信号ａが“１”の場合は半導体
メモリ２１の記憶内容が破壊されている惧れがあると判
断し、データ出力部１８を介してアラーム信号ｄを出力
し、ブザー等（図示せず）を鳴動させる。また、信号ａ
が“０”である場合はマイクロプロセッサ１５は半導体
メモリ２１の記憶内容が正常に保持されていると判断し
てデータ出力部１７の出力信号ｂをトランジスタ２０を
オンさせる状態とする。
【００１０】これにより、トランジスタ２０がオンとな
り、トランジスタ２０を介して電源＋Ｖより半導体メモ
リ２１に動作電流が供給される。
り、トランジスタ２０を介して電源＋Ｖより半導体メモ
リ２１に動作電流が供給される。
【００１１】
【発明が解決しようとする課題】この従来の回路は電源
断時に半導体メモリに動作電流を供給するコンデンサの
端子電圧と基準電圧とを比較する比較手段（図４に於い
ては電圧比較器２３からなる）と該比較手段の比較結果
に基づいて半導体メモリの記憶内容が正常であるか否か
を判断する判断手段（図４に於いてはマイクロプロセッ
サ１５からなる）とを備えたものである。
断時に半導体メモリに動作電流を供給するコンデンサの
端子電圧と基準電圧とを比較する比較手段（図４に於い
ては電圧比較器２３からなる）と該比較手段の比較結果
に基づいて半導体メモリの記憶内容が正常であるか否か
を判断する判断手段（図４に於いてはマイクロプロセッ
サ１５からなる）とを備えたものである。
【００１２】そのため図３に示す従来の回路に比べ比較
的回路構成が大がかりになってしまう。また、主電源断
時に半導体メモリに動作電流を供給するコンデンサの端
子電圧と基準電圧を比較する比較器等がコンデンサの電
流を消費し、バックアップ時間に影響を与えてしまう惧
れがある。
的回路構成が大がかりになってしまう。また、主電源断
時に半導体メモリに動作電流を供給するコンデンサの端
子電圧と基準電圧を比較する比較器等がコンデンサの電
流を消費し、バックアップ時間に影響を与えてしまう惧
れがある。
【００１３】本発明は、回路構成を簡易化し、バックア
ップ電源の電流をメモリ以外の回路に消費される事なく
電圧を検出し、検出した電圧値によりメモリのデータ破
壊の有無を検出できるメモリのデータ不良検出回路を得
ることを目的とする。
ップ電源の電流をメモリ以外の回路に消費される事なく
電圧を検出し、検出した電圧値によりメモリのデータ破
壊の有無を検出できるメモリのデータ不良検出回路を得
ることを目的とする。
【００１４】
【課題を解決するための手段】本発明のメモリのデータ
不良検出回路は、主電源にて常時充電されているバック
アップされているメモリにおいて、バックアップ電源の
電圧を一時的に記憶する電圧記憶手段、例えばバックア
ップ電源の両極間にコンデンサと抵抗器を直列接続し、
上記主電源が投入される直前のバックアップ電源の電圧
を上記抵抗器の両端の電圧にて知るようにした電圧検出
回路を備えたものである。
不良検出回路は、主電源にて常時充電されているバック
アップされているメモリにおいて、バックアップ電源の
電圧を一時的に記憶する電圧記憶手段、例えばバックア
ップ電源の両極間にコンデンサと抵抗器を直列接続し、
上記主電源が投入される直前のバックアップ電源の電圧
を上記抵抗器の両端の電圧にて知るようにした電圧検出
回路を備えたものである。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明によるメモリのデータ不良検
出回路の一実施例を示すブロック図である。
出回路の一実施例を示すブロック図である。
【００１７】この図１において、１は主電源、２は主電
源により充電されるバックアップ電源、３は逆流防止用
ダイオード、４はメモリ等のバックアップされる回路、
５、６は主電源投入時のバックアップ電源電圧検出用コ
ンデンサおよび抵抗器（可変抵抗器）、７はインバー
タ、８はエラー検出判定用フリップフロップ、９は本発
明によるメモリデータ不良検出回路、１０は電圧をデジ
タル的に解析し、発光ダイオード等により表示できるよ
うにしたデータ不良表示回路である。
源により充電されるバックアップ電源、３は逆流防止用
ダイオード、４はメモリ等のバックアップされる回路、
５、６は主電源投入時のバックアップ電源電圧検出用コ
ンデンサおよび抵抗器（可変抵抗器）、７はインバー
タ、８はエラー検出判定用フリップフロップ、９は本発
明によるメモリデータ不良検出回路、１０は電圧をデジ
タル的に解析し、発光ダイオード等により表示できるよ
うにしたデータ不良表示回路である。
【００１８】図２は図１における各部分の動作波形およ
びタイムチャートである。
びタイムチャートである。
【００１９】この図２に於いて図１と同一符号のものは
相当部分を示し、（イ）は２．５ＶのＣＭＯＳインバー
タのスレショルド電圧値を示し、（ロ）は２Ｖバックア
ップ可能な電圧、（ハ）は２．５ＶのＣＭＯＳインバー
タのスレショルド電圧、（ニ）は２Ｖのバックアップ可
能な電圧を示す。
相当部分を示し、（イ）は２．５ＶのＣＭＯＳインバー
タのスレショルド電圧値を示し、（ロ）は２Ｖバックア
ップ可能な電圧、（ハ）は２．５ＶのＣＭＯＳインバー
タのスレショルド電圧、（ニ）は２Ｖのバックアップ可
能な電圧を示す。
【００２０】次に図１に示す実施例の動作を図２を参照
して説明する。
して説明する。
【００２１】図２は主電源が停電などの原因で電圧を供
給できなくなり、バックアップ電源に切り替わった時の
状態で、（ａ）は供給されている電圧がバックアップ可
能な電圧２Ｖ以下に低下した場合であり、（ｂ）は供給
されている電圧が２Ｖ以上ある場合である。
給できなくなり、バックアップ電源に切り替わった時の
状態で、（ａ）は供給されている電圧がバックアップ可
能な電圧２Ｖ以下に低下した場合であり、（ｂ）は供給
されている電圧が２Ｖ以上ある場合である。
【００２２】まず、図２（ａ）の状態を説明する。バッ
クアップ電源２の電圧が１．５Ｖまで低下したときに主
電源１の電圧５Ｖが投入されるとコンデンサ５は充電を
開始する。
クアップ電源２の電圧が１．５Ｖまで低下したときに主
電源１の電圧５Ｖが投入されるとコンデンサ５は充電を
開始する。
【００２３】このとき、バックアップされる回路４には
即座に５Ｖが供給される。そして、コンデンサ５は主電
源１が投入された時のバックアップ電源電圧値１．５Ｖ
を主電源１の電圧５Ｖから引いた値、すなわち、３．５
Ｖまで充電される。その後、徐々に放電する。
即座に５Ｖが供給される。そして、コンデンサ５は主電
源１が投入された時のバックアップ電源電圧値１．５Ｖ
を主電源１の電圧５Ｖから引いた値、すなわち、３．５
Ｖまで充電される。その後、徐々に放電する。
【００２４】このときの状態がＡ点の波形である。さら
に、Ａ点の電圧を可変抵抗器６により分圧された値がＢ
点の波形となる。
に、Ａ点の電圧を可変抵抗器６により分圧された値がＢ
点の波形となる。
【００２５】このＢ点の波形がＣＭＯＳインバータ７の
スレショルド電圧２．５Ｖ（イ）を超えたときＣＭＯＳ
インバータ７が動作してＣ点のパルスが「Ｌ」レベルに
なり、放電によりスレショルド電圧値より低下したとき
再び「Ｈ」レベルとなる。
スレショルド電圧２．５Ｖ（イ）を超えたときＣＭＯＳ
インバータ７が動作してＣ点のパルスが「Ｌ」レベルに
なり、放電によりスレショルド電圧値より低下したとき
再び「Ｈ」レベルとなる。
【００２６】このＣ点のパルスが電圧検出信号となり、
データ不良判定用フリップフロップの出力（Ｄ点）が反
転し、データ不良表示回路がデータ不良を表示する。
データ不良判定用フリップフロップの出力（Ｄ点）が反
転し、データ不良表示回路がデータ不良を表示する。
【００２７】次に、図２（ｂ）を説明する。主電源１の
電源投入時のバックアップ電源電圧が２．２Ｖあり、コ
ンデンサ５には主電源電圧５Ｖから２．２Ｖを引いた値
まで充電し、その後、放電する。
電源投入時のバックアップ電源電圧が２．２Ｖあり、コ
ンデンサ５には主電源電圧５Ｖから２．２Ｖを引いた値
まで充電し、その後、放電する。
【００２８】これがＡ点の波形となり、Ｂ点は可変抵抗
器６により分圧されＢ点の波形が得られる。このときＢ
点の波形はＣＭＯＳインバータ７のスレショルド電圧に
達しないためＣ点のパルスは「Ｈ」レベルの状態を保持
し、データ不良判定用フリップフロップの出力（Ｄ点）
は反転しないためデータ不良表示しない。
器６により分圧されＢ点の波形が得られる。このときＢ
点の波形はＣＭＯＳインバータ７のスレショルド電圧に
達しないためＣ点のパルスは「Ｈ」レベルの状態を保持
し、データ不良判定用フリップフロップの出力（Ｄ点）
は反転しないためデータ不良表示しない。
【００２９】以上の動作により主電源投入時バックアッ
プ電源電圧を検出する事によりデータエラー検出を行っ
ている。
プ電源電圧を検出する事によりデータエラー検出を行っ
ている。
【００３０】また、本発明回路は、図２の動作波形Ａ
点、Ｂ点において主電源投入時以外電圧がかからないの
でバックアップ電源投入時にメモリ等のバックアップさ
れている回路以外で、電流を消費することはない。
点、Ｂ点において主電源投入時以外電圧がかからないの
でバックアップ電源投入時にメモリ等のバックアップさ
れている回路以外で、電流を消費することはない。
【００３１】
【発明の効果】以上説明したように本発明は、主電源が
投入されたとき直ちにバックアップ電源を充電し、抵抗
の両端の電圧を検出する事により、主電源が投入される
直前のバックアップ電源の電圧を検知する様にしたこと
でバックアップされているメモリ以外の回路に電流を消
費することなくメモリをバックアップ出来ることと容易
にメモリのデータ破壊の有無を検出する事ができるとい
う効果を有する。
投入されたとき直ちにバックアップ電源を充電し、抵抗
の両端の電圧を検出する事により、主電源が投入される
直前のバックアップ電源の電圧を検知する様にしたこと
でバックアップされているメモリ以外の回路に電流を消
費することなくメモリをバックアップ出来ることと容易
にメモリのデータ破壊の有無を検出する事ができるとい
う効果を有する。
【図１】本発明によるメモリのデータ不良検出回路の一
実施例を示すブロック図。
実施例を示すブロック図。
【図２】図１における各部分の動作波形およびタイムチ
ャート。
ャート。
【図３】従来のバックアップ電源回路の一実施例を示す
ブロック図。
ブロック図。
【図４】従来の半導体メモリのバックアップ装置の一実
施例を示すブロック図。
施例を示すブロック図。
１ 主電源 ２ 主電源により充電されるバックアップ電源 ３ 逆流防止用ダイオード ４ メモリ ５ コンデンサ ６ 抵抗器 ７ ＣＭＯＳインバータ ８ データ不良検出判定用フリップフロップ ９ メモリデータ不良検出回路 １０ データ不良表示回路
Claims (2)
- 【請求項１】 主電源にて常時充電されているバックア
ップ電源によりバックアップされているメモリにおい
て、バックアップ電源の電圧を一時的に記憶する電圧記
憶手段を有し、主電源が投入された時にこの電圧記憶手
段の電圧を測定することによりバックアップ電源の電圧
を検出することを特徴とするメモリのデータ不良検出回
路。 - 【請求項２】 前記電圧記憶手段は、コンデンサである
ことを特徴とする請求項１記載のメモリのデータ不良検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326764A JPH07182252A (ja) | 1993-12-24 | 1993-12-24 | メモリのデータ不良検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326764A JPH07182252A (ja) | 1993-12-24 | 1993-12-24 | メモリのデータ不良検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07182252A true JPH07182252A (ja) | 1995-07-21 |
Family
ID=18191435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326764A Pending JPH07182252A (ja) | 1993-12-24 | 1993-12-24 | メモリのデータ不良検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07182252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012133750A (ja) * | 2010-12-20 | 2012-07-12 | Lsi Corp | メモリ・バックアップのための電力分離 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293813A (ja) * | 1988-09-30 | 1990-04-04 | Anritsu Corp | メモリバックアップ電池の電圧検出装置 |
| JPH0425919A (ja) * | 1990-05-22 | 1992-01-29 | Sharp Corp | 記憶装置のバックアップ回路 |
-
1993
- 1993-12-24 JP JP5326764A patent/JPH07182252A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293813A (ja) * | 1988-09-30 | 1990-04-04 | Anritsu Corp | メモリバックアップ電池の電圧検出装置 |
| JPH0425919A (ja) * | 1990-05-22 | 1992-01-29 | Sharp Corp | 記憶装置のバックアップ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012133750A (ja) * | 2010-12-20 | 2012-07-12 | Lsi Corp | メモリ・バックアップのための電力分離 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422163A (en) | Power down circuit for data protection in a microprocessor-based system | |
| US4712196A (en) | Data processing apparatus | |
| JP2004326629A (ja) | 異常監視装置 | |
| JPH07182252A (ja) | メモリのデータ不良検出回路 | |
| JPS59226918A (ja) | マイクロコンピユ−タの制御回路 | |
| JPH0142002B2 (ja) | ||
| KR940008247A (ko) | 노이즈에 의한 세트의 오프시 자동파워 온 방법 | |
| JP2001352694A (ja) | バックアップ電源装置 | |
| JPH1078834A (ja) | 電源電圧検出回路及びそれを具備したｉｃカード | |
| JP2765502B2 (ja) | バックアップ給電回路 | |
| JP3000824B2 (ja) | 電圧検出回路 | |
| JP2001166017A (ja) | 車載バッテリの電源電圧監視システム | |
| JPH09251063A (ja) | 電池電源を備えた電子機器 | |
| JPS6315954Y2 (ja) | ||
| JP2000324719A (ja) | 電子機器、その制御方法および記憶媒体 | |
| JPH02176920A (ja) | 電子機器 | |
| KR0136864Y1 (ko) | 메모리 백업 장치 | |
| JPH1020948A (ja) | リダンダント型安定化電源装置 | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JPS60150288A (ja) | 半導体メモリのバツクアツプ装置 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0338711A (ja) | メモリバックアップ方式 | |
| KR100212083B1 (ko) | 메모리 백업용 배터리의 잔여용량 표시장치 및 방법 | |
| JPH10136575A (ja) | 電気機器および電源供給制御回路 | |
| JP2515152B2 (ja) | 電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970318 |