JPH07170239A - ペイロードポインタ方式 - Google Patents
ペイロードポインタ方式Info
- Publication number
- JPH07170239A JPH07170239A JP5314758A JP31475893A JPH07170239A JP H07170239 A JPH07170239 A JP H07170239A JP 5314758 A JP5314758 A JP 5314758A JP 31475893 A JP31475893 A JP 31475893A JP H07170239 A JPH07170239 A JP H07170239A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- payload
- transmission path
- frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】ポインタでペイロードの先頭を指示するだけで
なくペイロードの誤りをも同時に監視する。 【構成】送信側において信号列を巡回符号を用いて符号
化する。符号化は各フレーム単位に行い、符号化で生成
したチェックビットにフレーム先頭とペイロード先頭と
のずれに応じた値を加えてフレームの最後に付加する。
受信側においては受信信号を送信側と同様に巡回符号化
を行い、チェックビットを生成する。このチェックビッ
トの値を送信側で挿入した値から減ずることによりフレ
ームに対するペイロードのオフセット値を得る。また、
オフセット値の不自然な変動を監視することにより同時
に伝送路の誤りも監視することができる。
なくペイロードの誤りをも同時に監視する。 【構成】送信側において信号列を巡回符号を用いて符号
化する。符号化は各フレーム単位に行い、符号化で生成
したチェックビットにフレーム先頭とペイロード先頭と
のずれに応じた値を加えてフレームの最後に付加する。
受信側においては受信信号を送信側と同様に巡回符号化
を行い、チェックビットを生成する。このチェックビッ
トの値を送信側で挿入した値から減ずることによりフレ
ームに対するペイロードのオフセット値を得る。また、
オフセット値の不自然な変動を監視することにより同時
に伝送路の誤りも監視することができる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル伝送方式にお
けるポインタを用いたフレームアラインメント方式に関
する。
けるポインタを用いたフレームアラインメント方式に関
する。
【０００２】
【従来の技術】伝送路フレームに対して情報信号を伝送
するペイロードの位置が固定されていない伝送方式で
は、伝送路フレーム内のある位置にポインタを挿入し、
このポインタによって伝送路フレームの先頭からペイロ
ードの先頭までの距離を指示している。このような伝送
方式のフレーム構成の一例を図２に示す。
するペイロードの位置が固定されていない伝送方式で
は、伝送路フレーム内のある位置にポインタを挿入し、
このポインタによって伝送路フレームの先頭からペイロ
ードの先頭までの距離を指示している。このような伝送
方式のフレーム構成の一例を図２に示す。
【０００３】ＳＤＨによって採用されているような従来
のペイロードポインタ方式は、送信側において伝送路フ
レームとペイロード先頭との相対的な位置関係を直接、
送信信号の伝送路フレーム内にポインタビットとして挿
入し、受信側では受信信号列内のポインタビットからペ
イロードの先頭に関する情報を得ている。
のペイロードポインタ方式は、送信側において伝送路フ
レームとペイロード先頭との相対的な位置関係を直接、
送信信号の伝送路フレーム内にポインタビットとして挿
入し、受信側では受信信号列内のポインタビットからペ
イロードの先頭に関する情報を得ている。
【０００４】
【発明が解決しようとする課題】このような従来方式で
は、ポインタビットは単に伝送路フレームとペイロード
先頭との相対的な位置関係を表しているにすぎず、伝送
路品質を監視しようとする場合には別の手段で送信信号
に対して伝送路符号化を行い、伝送路フレーム内のポイ
ンタビットとは別の位置にチェックビットを挿入しなけ
ればならない。このため、情報信号以外の監視信号等の
伝送量が増え、伝送フレームの効率的な利用ができない
という問題がある。本発明の目的は上述の欠点を除去
し、伝送フレームの効率的な利用を図りながら、伝送品
質の監視を可能にしたペイロードポインタ方式を提供す
ることにある。
は、ポインタビットは単に伝送路フレームとペイロード
先頭との相対的な位置関係を表しているにすぎず、伝送
路品質を監視しようとする場合には別の手段で送信信号
に対して伝送路符号化を行い、伝送路フレーム内のポイ
ンタビットとは別の位置にチェックビットを挿入しなけ
ればならない。このため、情報信号以外の監視信号等の
伝送量が増え、伝送フレームの効率的な利用ができない
という問題がある。本発明の目的は上述の欠点を除去
し、伝送フレームの効率的な利用を図りながら、伝送品
質の監視を可能にしたペイロードポインタ方式を提供す
ることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のペイロードポインタ方式は、送信側で巡回
符号を用いて信号列を伝送路フレーム単位で符号化する
手段と、前記符号化を行った値に伝送路フレーム先頭と
ペイロード先頭との間の距離に応じた値を加える手段
と、前記手段で得た値をチェックビットとして伝送路フ
レーム内に挿入する手段を有し、受信側では、受信信号
列を前記送信側と同一な巡回符号を用いて符号化する手
段と、受信信号列から前記送信側で挿入されたチェック
ビットを分離する手段と、前記受信側符号化手段によっ
て得られた値を前記分離されたチェックビットから減ず
る手段と、前記手段によって得られた伝送路フレームと
ペイロード先頭との間の位置関係情報の変化を監視する
手段を備えている。
に、本発明のペイロードポインタ方式は、送信側で巡回
符号を用いて信号列を伝送路フレーム単位で符号化する
手段と、前記符号化を行った値に伝送路フレーム先頭と
ペイロード先頭との間の距離に応じた値を加える手段
と、前記手段で得た値をチェックビットとして伝送路フ
レーム内に挿入する手段を有し、受信側では、受信信号
列を前記送信側と同一な巡回符号を用いて符号化する手
段と、受信信号列から前記送信側で挿入されたチェック
ビットを分離する手段と、前記受信側符号化手段によっ
て得られた値を前記分離されたチェックビットから減ず
る手段と、前記手段によって得られた伝送路フレームと
ペイロード先頭との間の位置関係情報の変化を監視する
手段を備えている。
【０００６】
【実施例】次に本発明について図面を参照して詳細に説
明する。
明する。
【０００７】図１は本発明の一実施例のブロック図であ
る。送信側においては入力端子１にＳＤＨのフレーム信
号が入力される。また、入力端子２から伝送路フレーム
内におけるペイロード先頭位置についての情報（図２の
ポインタの値）が入力される。入力端子１から入力され
た信号は符号化回路３によって巡回符号に符号化され
る。巡回符号は、ある一定の長さの信号列（パルス挿入
回路５に送出される）にチェックビット（加算回路４に
送出される）を付加して符号化を行う。本発明では符号
化は伝送路フレーム単位に行われ、各伝送路フレームに
チェックビットを付加することにより行われる。このチ
ェックビットとして通常の巡回符号化の計算を行って得
た値に、加算回路４によって、入力端子２から入力され
た、伝送路フレーム先頭とペイロード先頭の距離（オフ
セット値）情報を加え、その値をパルス挿入回路５で図
２のポインタの位置に挿入し、出力端子６から出力す
る。
る。送信側においては入力端子１にＳＤＨのフレーム信
号が入力される。また、入力端子２から伝送路フレーム
内におけるペイロード先頭位置についての情報（図２の
ポインタの値）が入力される。入力端子１から入力され
た信号は符号化回路３によって巡回符号に符号化され
る。巡回符号は、ある一定の長さの信号列（パルス挿入
回路５に送出される）にチェックビット（加算回路４に
送出される）を付加して符号化を行う。本発明では符号
化は伝送路フレーム単位に行われ、各伝送路フレームに
チェックビットを付加することにより行われる。このチ
ェックビットとして通常の巡回符号化の計算を行って得
た値に、加算回路４によって、入力端子２から入力され
た、伝送路フレーム先頭とペイロード先頭の距離（オフ
セット値）情報を加え、その値をパルス挿入回路５で図
２のポインタの位置に挿入し、出力端子６から出力す
る。
【０００８】受信側では受信信号は入力端子７から入力
される。入力された信号は符号化回路８で送信側と同様
に符号化され、この符号化によって得られた値を減算回
路１０へ出力する。また、パルス分離回路９では受信信
号から、送信側で挿入されたチェックビットを分離して
減算回路１０へ出力する。減算回路１０では送信側で挿
入されたチェックビットから、符号化回路８で計算した
値を減ずることにより伝送路フレーム内のペイロード先
頭位置情報を得て、出力端子１１から出力する。
される。入力された信号は符号化回路８で送信側と同様
に符号化され、この符号化によって得られた値を減算回
路１０へ出力する。また、パルス分離回路９では受信信
号から、送信側で挿入されたチェックビットを分離して
減算回路１０へ出力する。減算回路１０では送信側で挿
入されたチェックビットから、符号化回路８で計算した
値を減ずることにより伝送路フレーム内のペイロード先
頭位置情報を得て、出力端子１１から出力する。
【０００９】ペイロードのオフセット値は通常、変化す
ることはない。また、変化する場合も受信側で検出可能
な様に定められた法則をもって変化するため、受信側で
この変化を監視することにより、伝送路品質の監視を行
うことも可能となる。つまり、通常の法則に従って変化
しなかった場合は伝送路誤りと判定できる。これによっ
て伝送路誤りと判定した時は、出力端子１２から誤り検
出信号を出力する。
ることはない。また、変化する場合も受信側で検出可能
な様に定められた法則をもって変化するため、受信側で
この変化を監視することにより、伝送路品質の監視を行
うことも可能となる。つまり、通常の法則に従って変化
しなかった場合は伝送路誤りと判定できる。これによっ
て伝送路誤りと判定した時は、出力端子１２から誤り検
出信号を出力する。
【００１０】
【発明の効果】上述したように本発明は、伝送路フレー
ムとペイロード先頭との位置関係を共に、伝送路品質監
視のための情報も同一ビットを用いて伝送することが可
能になるため、伝送路の効率的な利用ができるという結
果を有する。
ムとペイロード先頭との位置関係を共に、伝送路品質監
視のための情報も同一ビットを用いて伝送することが可
能になるため、伝送路の効率的な利用ができるという結
果を有する。
【図１】本発明の一実施例のブロック図。
【図２】フレーム構成の一例を示す図。
１ 信号入力端子 ２ ペイロード先頭位置情報入力端子 ３ 巡回符号化回路 ４ 加算回路 ５ パルス挿入回路 ６ 信号出力端子 ７ 信号入力端子 ８ 巡回符号化回路 ９ パルス分離回路 １０ 減算およびエラー検出回路 １１ ペイロード先頭位置情報出力端子 １２ 誤り検出信号出力端子
Claims (1)
- 【請求項１】 伝送路フレームに対して情報信号を伝送
するペイロードが固定されていない伝送方式で、伝送路
フレームとペイロードの先頭との間の相対的な位置関係
を指示するペイロードポインタ方式において、送信側で
巡回符号を用いて信号列を伝送路フレーム単位で符号化
する手段と、前記符号化を行った値に伝送路フレーム先
頭とペイロード先頭との間の距離に応じた値を加える手
段と、前記手段で得た値をチェックビットとして伝送路
フレーム内に挿入する手段を有し、受信側では、受信信
号列を前記送信側と同一な巡回符号を用いて符号化する
手段と、受信信号列から前記送信側で挿入されたチェッ
クビットを分離する手段と、前記受信側符号化手段によ
って得られた値を前記分離されたチェックビットから減
ずる手段と、前記手段によって得られた伝送路フレーム
とペイロード先頭との間の位置関係情報の変化を監視す
る手段を有するペイロードポインタ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5314758A JPH07170239A (ja) | 1993-12-15 | 1993-12-15 | ペイロードポインタ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5314758A JPH07170239A (ja) | 1993-12-15 | 1993-12-15 | ペイロードポインタ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170239A true JPH07170239A (ja) | 1995-07-04 |
Family
ID=18057233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5314758A Pending JPH07170239A (ja) | 1993-12-15 | 1993-12-15 | ペイロードポインタ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07170239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088890A1 (fr) * | 2003-04-02 | 2004-10-14 | Huawei Technologies Co., Ltd. | Procede et appareil d'alignement de trames |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260934A (ja) * | 1989-03-31 | 1990-10-23 | Nippondenso Co Ltd | 情報通信処理装置 |
| JPH04273731A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 非同期データ伝送方式 |
-
1993
- 1993-12-15 JP JP5314758A patent/JPH07170239A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260934A (ja) * | 1989-03-31 | 1990-10-23 | Nippondenso Co Ltd | 情報通信処理装置 |
| JPH04273731A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 非同期データ伝送方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088890A1 (fr) * | 2003-04-02 | 2004-10-14 | Huawei Technologies Co., Ltd. | Procede et appareil d'alignement de trames |
| US7639673B2 (en) | 2003-04-02 | 2009-12-29 | Huawei Technologies, Co., Ltd. | Method and apparatus for SDH/SONET frame alignment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0610204B1 (en) | Line code using block inversion for high speed links | |
| FI90704B (fi) | Menetelmä tietosignaalin virheiden ilmaisemiseksi ja piilottamiseksi | |
| EP0736858B1 (en) | Mobile communication equipment | |
| JPH0644741B2 (ja) | データの伝送方法 | |
| US5694429A (en) | Mobile radio communication system | |
| FI991605A (fi) | Menetelmä puhekodaukseen ja puhekoodaukseen tarvittavan laskentakapasi teetin vähentämiseksi ja verkkoelementti | |
| EP0477377B1 (en) | Error detecting system | |
| EP0135255B1 (en) | Inter-frame encoding/decoding equipment provided with a system for detecting a transmission error | |
| JPH02288739A (ja) | 音声符号復号化伝送方式 | |
| JPH07170239A (ja) | ペイロードポインタ方式 | |
| US6532564B1 (en) | Encoder for multiplexing blocks of error protected bits with blocks of unprotected bits | |
| US5260951A (en) | Error correction circuit for digital data | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| JPH0287735A (ja) | 情報伝送方法 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JP2705442B2 (ja) | 同期方式 | |
| JPH05235930A (ja) | 同期通信方式 | |
| JP2655626B2 (ja) | 音声パケット伝送方式 | |
| JP2863676B2 (ja) | 巡回符号化装置 | |
| JPH01261942A (ja) | 補助信号伝送方式 | |
| JPH05191798A (ja) | フレーム間予測符号化復号化装置におけるリフレッシュ方式 | |
| JPS61126838A (ja) | 符号誤り訂正方式 | |
| JPS61102851A (ja) | 副信号伝送方法 | |
| JPH08316921A (ja) | 符号伝送方法 | |
| WO1991015926A1 (en) | Data alignment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960220 |