JPH07169827A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、電界効果トランジスタとこれをコン
トロールする制御素子とを同一基板上に有してなる大電
流駆動用ＬＳＩおよびその製造方法において、オン抵抗
の改善ならびに小型化できるようにすることを最も主要
な特徴とする。 【構成】たとえば、Ｎ⁺ 型基板１０上の一部にＰ型高濃
度領域１１を形成するとともに、このＰ型高濃度領域１
１を含む上記Ｎ⁺ 基板１０上にＮ^- 型エピタキシャル領
域１２を形成する。このＮ^- 型エピタキシャル領域１２
の、上記Ｐ型高濃度領域１１上を除く部分に、トレンチ
構造の縦型電界効果トランジスタ２０を形成する。ま
た、このトランジスタ２０のゲート電極２５と同時に、
上記トランジスタ２０を制御する制御素子を作り込むた
めの領域１２ａ，１２ｂを、上記Ｎ^-型エピタキシャル
領域１２より分離するトレンチ分離領域６０を形成する
構成となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえば電界効果ト
ランジスタとこれをコントロールするトランジスタや抵
抗ならびにダイオードなどの制御素子とを同一基板上に
有してなる半導体装置およびその製造方法に関するもの
で、特に大電流駆動用ＬＳＩとして用いられるものであ
る。

【０００２】

【従来の技術】従来、一般的な大電流駆動用ＬＳＩは、
たとえば図４に示すように、Ｎ⁺ 型基板１００上に、縦
型の電界効果トランジスタ２００と、これをコントロー
ルする制御素子としての、Ｎチャネルの横型電界効果ト
ランジスタ３００、Ｐチャネルの横型電界効果トランジ
スタ４００、およびＮＰＮバイポーラトランジスタ５０
０などが設けられた構成とされている。

【０００３】縦型の電界効果トランジスタ２００は、た
とえばＮ⁺ 型基板１００の裏面に設けられたドレイン電
極１０１、Ｎ⁺ 型基板１００上に形成されたＮ^- 型エピ
タキシャル層１０２、このＮ^- 型エピタキシャル層１０
２に形成されたベース領域１０３、このベース領域１０
３内に形成されたソース領域１０４、ゲート酸化膜１０
５、ポリシリコンからなるゲート電極１０６、ソース取
り出し電極１０７、およびゲート取り出し電極１０８か
らなっている。

【０００４】Ｎチャネルの横型電界効果トランジスタ３
００は、たとえば上記Ｎ^- 型エピタキシャル層１０２の
領域１０２ａ内に形成されたＰ型拡散領域１０９、この
Ｐ型拡散領域１０９内に形成されたＮ⁺ 型拡散領域１１
０、ゲート酸化膜１１１、ポリシリコンからなるゲート
電極１１２、ソース取り出し電極１１３、およびドレイ
ン取り出し電極１１４からなっている。

【０００５】Ｐチャネルの横型電界効果トランジスタ４
００は、たとえば上記Ｎ^- 型エピタキシャル層１０２の
領域１０２ａ内に形成されたＰ型拡散領域１１５、ゲー
ト酸化膜１１６、ポリシリコンからなるゲート電極１１
７、ソース取り出し電極１１８、およびドレイン取り出
し電極１１９からなっている。

【０００６】ＮＰＮバイポーラトランジスタ５００は、
たとえば上記Ｎ^- 型エピタキシャル層１０２の領域１０
２ｂ内に形成されたＰ型ベース領域１２０、このＰ型ベ
ース領域１２０内に形成されたＮ⁺ 型エミッタ領域１２
１、上記領域１０２ｂ内に形成されたＮ⁺ 型拡散領域１
２２、ベース電極１２３、エミッタ電極１２４、および
コレクタ電極１２５からなっている。

【０００７】上記Ｎチャネル横型電界効果トランジスタ
３００および上記Ｐチャネル横型電界効果トランジスタ
４００は、上記Ｎ^- 型エピタキシャル層１０２の表面か
らのＰ型不純物の拡散により形成されるＰ型拡散領域１
２６と、上記Ｎ⁺ 型基板１００上の一部に形成されたＰ
型高濃度領域１２７とによって、上記Ｎ^- 型エピタキシ
ャル層１０２より分離されてなる領域１０２ａ内に作り
込まれるようになっている。

【０００８】上記ＮＰＮバイポーラトランジスタ５００
は、上記Ｎ^- 型エピタキシャル層１０２の表面からのＰ
型不純物の拡散により形成されるＰ型拡散領域１２６
と、上記Ｎ⁺ 型基板１００上の一部に形成されたＰ型高
濃度領域１２７とによって、上記Ｎ^- 型エピタキシャル
層１０２より分離されてなる領域１０２ｂ内に作り込ま
れるようになっている。

【０００９】上記縦型電界効果トランジスタ２００は、
上記Ｎ⁺ 型基板１００上の一部に形成されたＰ型高濃度
領域１２７上を除く、上記Ｎ^- 型エピタキシャル層１０
２の表面に作り込まれるようになっている。

【００１０】すなわち、上記縦型電界効果トランジスタ
２００と、上記Ｎチャネル横型電界効果トランジスタ３
００および上記Ｐチャネル横型電界効果トランジスタ４
００と、上記ＮＰＮバイポーラトランジスタ５００と
は、それぞれ上記Ｐ型拡散領域１２６および上記Ｐ型高
濃度領域１２７によって分離されて設けられるようにな
っている。

【００１１】ところで、上記縦型電界効果トランジスタ
２００としては、その表面方向にチャネルが形成される
プレーナ型のものが用いられている。通常、この種の電
界効果トランジスタ２００の特性を改善する場合、特に
オン抵抗を改善しようとする場合は、たとえば図５に示
すように、ゲート電極１０６の幅Ｌｇを縮小することに
より行われるようになっている。

【００１２】しかしながら、ゲート電極１０６の幅Ｌｇ
を小さくしすぎると、ジャンクション抵抗成分Ｒｊが非
常に大きくなるため、逆にオン抵抗が増大するという欠
点があった。

【００１３】すなわち、このプレーナ型の電界効果トラ
ンジスタ２００の場合、オン抵抗の改善には限界があっ
た。また、上記縦型電界効果トランジスタ２００を形成
する領域と、この縦型電界効果トランジスタ２００をコ
ントロールする制御素子を形成する領域１０２ａ，１０
２ｂとを、拡散技術を用いることにより分離するように
している。

【００１４】すなわち、上記Ｎ^- 型エピタキシャル層１
０２の表面からのＰ型不純物の拡散によりＰ型拡散領域
１２６を形成することで、上記縦型電界効果トランジス
タ２００を形成する領域と、上記Ｎチャネル横型電界効
果トランジスタ３００および上記Ｐチャネル横型電界効
果トランジスタ４００を形成する領域１０２ａ、ならび
に上記ＮＰＮバイポーラトランジスタ５００を形成する
領域１０２ｂとを分離するようにしている。

【００１５】しかしながら、上記Ｐ型拡散領域１２６を
形成する際には、同時に横方向へもＰ型不純物が拡散さ
れることになるため、Ｐ型拡散領域１２６が非常に大き
なものとなり、面積を無駄にするという欠点があった。

【００１６】

【発明が解決しようとする課題】上記したように、従来
においては、プレーナ型の電界効果トランジスタを用い
ているためにオン抵抗の改善に限界があり、また制御素
子を形成する領域を拡散技術を用いて分離するようにし
ているために多くの面積を必要とするなどの問題があっ
た。

【００１７】そこで、この発明は、電界効果トランジス
タのオン抵抗を低減することができるとともに、分離に
要する面積を小さくでき、高性能化および小型化に好適
な半導体装置およびその製造方法を提供することを目的
としている。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、第１導電型の
半導体基板と、この第１導電型の半導体基板上の一部に
形成された第２導電型の高濃度領域と、この第２導電型
の高濃度領域を含む、前記第１導電型の半導体基板上に
形成された第１導電型の低濃度エピタキシャル領域と、
この第１導電型の低濃度エピタキシャル領域の、前記第
２導電型の高濃度領域上を除く部分に形成された第２導
電型の低濃度ベース領域と、この第２導電型の低濃度ベ
ース領域内に形成された第１導電型の高濃度ソース領域
と、この第１導電型の高濃度ソース領域およびこの直下
の前記第２導電型の低濃度ベース領域を貫いて、前記第
１導電型の低濃度エピタキシャル領域に達するように形
成されたトレンチ構造の電極部と、前記第２導電型の高
濃度領域上の、前記第１導電型の低濃度エピタキシャル
領域の表面よりその直下の前記第２導電型の高濃度領域
に達するように形成され、前記第１導電型の低濃度エピ
タキシャル領域を分離するトレンチ構造の分離部とから
構成されている。

【００１９】また、この発明の半導体装置の製造方法に
あっては、第１導電型の半導体基板上の一部に第２導電
型の高濃度領域を形成する工程と、この第２導電型の高
濃度領域を含む、前記第１導電型の半導体基板上に第１
導電型の低濃度エピタキシャル領域を形成する工程と、
この第１導電型の低濃度エピタキシャル領域の、前記第
２導電型の高濃度領域上を除く部分に第２導電型の低濃
度ベース領域を形成する工程と、この第２導電型の低濃
度ベース領域内に、第１導電型の高濃度ソース領域を形
成する工程と、この第１導電型の高濃度ソース領域およ
びこの直下の前記第２導電型の低濃度ベース領域を貫い
て、前記第１導電型の低濃度エピタキシャル領域にまで
達してなるトレンチ構造の電極部、ならびに前記第２導
電型の高濃度領域上の、前記第１導電型の低濃度エピタ
キシャル領域の表面よりその直下の前記第２導電型の高
濃度領域にまで達してなり、前記第１導電型の低濃度エ
ピタキシャル領域を分離するトレンチ構造の分離部を形
成する工程とからなっている。

【００２０】

【作用】この発明は、上記した手段により、電極部に沿
ってチャネルが形成されるように構成できるため、ジャ
ンクション抵抗成分を構造的になくすことが可能となる
とともに、第１導電型の低濃度エピタキシャル領域を分
離する分離部をほぼ垂直に形成できるようになるもので
ある。

【００２１】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる大電流駆動用
ＬＳＩの構造を概略的に示すものである。

【００２２】すなわち、この大電流駆動用ＬＳＩは、た
とえばＮ⁺ 型基板１０、このＮ⁺ 型基板１０上の一部に
形成されたＰ型高濃度領域１１、このＰ型高濃度領域１
１を含む上記Ｎ⁺ 型基板１０上に形成されたＮ^- 型エピ
タキシャル領域１２、このＮ^- 型エピタキシャル領域１
２の、上記Ｐ型高濃度領域１１上を除く部分に形成され
たトレンチ構造の縦型電界効果トランジスタ２０、およ
びこのトランジスタ２０をコントロールする制御素子と
して、上記Ｐ型高濃度領域１１上の上記Ｎ^- 型エピタキ
シャル領域１２の領域１２ａ内に形成されたＮチャネル
の横型電界効果トランジスタ３０とＰチャネルの横型電
界効果トランジスタ４０、ならびに上記Ｐ型高濃度領域
１１上の上記Ｎ^- 型エピタキシャル領域１２の領域１２
ｂ内に形成されたＮＰＮバイポーラトランジスタ５０な
どからなっている。

【００２３】縦型電界効果トランジスタ２０は、たとえ
ば上記Ｎ⁺ 型基板１０の裏面に設けられたドレイン電極
２１、上記Ｎ⁺ 型基板１０上の上記Ｎ^- 型エピタキシャ
ル層１２の表面下に形成されたベース領域２２、このベ
ース領域２２内に形成されたソース領域２３、このソー
ス領域２３と上記ベース領域２２とを貫いて上記Ｎ^-型
エピタキシャル層１２に開孔された溝の側壁に沿って形
成された酸化膜からなるゲート酸化膜２４、このゲート
酸化膜２４を介して上記溝内から上記Ｎ^- 型エピタキシ
ャル層１２の表面にまで形成された略Ｌ字型のポリシリ
コンからなるゲート電極２５、および上記Ｎ^- 型エピタ
キシャル層１２の表面に層間絶縁膜２６を介して設けら
れたゲート取り出し電極２７ならびにソース取り出し電
極２８を有して構成されている。

【００２４】この場合、上記ゲート電極２５はトレンチ
型ゲート電極を構成しており、これに沿って縦方向にチ
ャネルが形成されることになるため、ジャンクション抵
抗成分を構造的になくすることができる。

【００２５】すなわち、縦型電界効果トランジスタ２０
として、トレンチ型の電界効果トランジスタを採用する
ことで、ジャンクション抵抗成分をなくすことができ、
ゲート幅をＰＥＰ技術の限界まで小さくする、つまりオ
ン抵抗を飛躍的に小さくすることが可能となっている。

【００２６】Ｎチャネルの横型電界効果トランジスタ３
０は、たとえば上記Ｎ^- 型エピタキシャル層１２の領域
１２ａ内に形成されたＰ型拡散領域３１、このＰ型拡散
領域３１内に形成されたＮ⁺ 型拡散領域３２、このＮ⁺
型拡散領域３２が設けられた上記Ｎ^- 型エピタキシャル
層１２の表面に形成されたゲート酸化膜３３、このゲー
ト酸化膜３３上に形成されたポリシリコンからなるゲー
ト電極３４、および上記Ｎ^- 型エピタキシャル層１２上
に上記層間絶縁膜２６を介して設けられたソース取り出
し電極３５ならびにドレイン取り出し電極３６を有した
構成とされている。

【００２７】Ｐチャネルの横型電界効果トランジスタ４
０は、たとえば上記Ｎ^- 型エピタキシャル層１２の上記
領域１２ａ内に形成されたＰ型拡散領域４１、このＰ型
拡散領域４１が設けられた上記Ｎ^- 型エピタキシャル層
１２の表面に形成されたゲート酸化膜４２、このゲート
酸化膜４２上に形成されたポリシリコンからなるゲート
電極４３、および上記Ｎ^- 型エピタキシャル層１２上に
上記層間絶縁膜２６を介して設けられたソース取り出し
電極４４およびドレイン取り出し電極４５を有した構成
とされている。

【００２８】ＮＰＮバイポーラトランジスタ５０は、た
とえば上記Ｎ^- 型エピタキシャル層１２の領域１２ｂ内
に形成されたＰ型ベース領域５１、このＰ型ベース領域
５１内に形成されたＮ⁺ 型エミッタ領域５２、上記領域
１２ｂ内に形成されたＮ⁺ 型拡散領域５３、およびベー
ス電極５４、エミッタ電極５５、コレクタ電極５６をそ
れぞれ有した構成とされている。

【００２９】この場合、上記縦型電界効果トランジスタ
２０と、上記Ｎチャネル横型電界効果トランジスタ３０
および上記Ｐチャネル横型電界効果トランジスタ４０
と、上記ＮＰＮバイポーラトランジスタ５０とは、上記
ゲート電極２５と同時に、かつほぼ同様にして形成され
る、トレンチ構造のトレンチ分離領域６０により分離さ
れるそれぞれの素子形成領域内に形成されるようになっ
ている。

【００３０】すなわち、上記縦型電界効果トランジスタ
２０は、上記Ｎ⁺ 型基板１０上の一部に形成された上記
Ｐ型高濃度領域１１上を除く、上記Ｎ^- 型エピタキシャ
ル層１２の表面に作り込まれるようになっている。

【００３１】また、上記Ｎチャネル横型電界効果トラン
ジスタ３０および上記Ｐチャネル横型電界効果トランジ
スタ４０は、上記Ｎ^- 型エピタキシャル層１２を貫いて
形成される上記トレンチ分離領域６０と、上記Ｎ⁺ 型基
板１０上の一部に形成された上記Ｐ型高濃度領域１１と
によって、上記Ｎ^- 型エピタキシャル層１２より分離さ
れてなる上記領域１２ａ内に作り込まれるようになって
いる。

【００３２】さらに、上記ＮＰＮバイポーラトランジス
タ５０は、上記Ｎ^- 型エピタキシャル層１２を貫いて形
成される上記トレンチ分離領域６０と、上記Ｎ⁺ 型基板
１０上の一部に形成された上記Ｐ型高濃度領域１１とに
よって、上記Ｎ^- 型エピタキシャル層１２より分離され
てなる上記領域１２ｂ内に作り込まれるようになってい
る。

【００３３】上記トレンチ分離領域６０は、ほぼ垂直
に、しかも上記トレンチ型ゲート電極と同一の幅で、か
つ同時に形成できるため、無駄な面積を必要とすること
なく、それぞれの領域に容易に分離することができる。

【００３４】次に、上記した構成の大電流駆動用ＬＳＩ
の製造方法について説明する。図２，図３は、製造工程
の概要を示すものである。たとえば、まずＮ⁺ 型基板１
０上の一部にＰ型不純物を拡散させ、上記Ｐ型高濃度領
域１１を形成する（図２（ａ））。

【００３５】次いで、このＰ型高濃度領域１１の形成さ
れた上記Ｎ⁺ 型基板１０上に、エピタキシャル成長法に
より上記Ｎ^- 型エピタキシャル層１２を形成する（図２
（ｂ））。

【００３６】また、このＮ^- 型エピタキシャル層１２の
一部、つまり上記Ｐ型高濃度領域１１上を除く、上記Ｎ
⁺ 型基板１０上に形成された上記Ｎ^- 型エピタキシャル
層１２の表面よりＰ型不純物を拡散させて上記ベース領
域２２を形成し、さらにそのベース領域２２内にＮ型不
純物を拡散させて上記ソース領域２３を形成する（図２
（ｃ））。

【００３７】この後、ＰＥＰ技術を用いて、上記ポリシ
リコンからなるゲート電極２５および上記トレンチ分離
領域６０を形成する位置に溝をそれぞれ形成する。すな
わち、上記Ｎ^- 型エピタキシャル層１２の表面に形成さ
れた上記ベース領域２２および上記ソース領域２３を貫
く位置と、上記Ｎ^- 型エピタキシャル層１２を分離して
上記領域１２ａ，１２ｂを形成する位置とに、たとえば
ＰＥＰ法により、下方向にほぼ垂直に延びる溝を形成す
る（図２（ｄ））。

【００３８】この場合、上記ベース領域２２および上記
ソース領域２３を貫く位置に形成される溝は、上記ベー
ス領域２２の下の上記Ｎ^- 型エピタキシャル層１２にま
で達する深さで形成される。

【００３９】また、上記Ｎ^- 型エピタキシャル層１２を
分離して上記領域１２ａ，１２ｂを形成する位置に形成
される溝は、上記Ｎ^- 型エピタキシャル層１２を貫い
て、上記Ｐ型高濃度領域１１にまで達する深さで形成さ
れる。

【００４０】次いで、この形成された各溝の側壁ならび
に上記ベース領域２２および上記ソース領域２３を含む
上記Ｎ^- 型エピタキシャル層１２の表面を酸化させて酸
化膜を形成した後、ポリシリコンを全面に堆積させる。
そして、このポリシリコンと上記酸化膜とを選択的にエ
ッチングする。

【００４１】これにより、上記縦型電界効果トランジス
タ２０の上記ゲート電極２５と、上記Ｎ^- 型エピタキシ
ャル層１２を分離する上記トレンチ分離領域６０とが同
時に形成される（図２（ｅ））。

【００４２】そして、上記Ｎ^- 型エピタキシャル層１２
の表面をさらに酸化させ、上記Ｎチャネル横型電界効果
トランジスタ３０の上記ゲート酸化膜３３となる膜、お
よび上記Ｐチャネル横型電界効果トランジスタ４０の上
記ゲート酸化膜４２となる膜をそれぞれ形成する。

【００４３】また、この膜を含む上記Ｎ^- 型エピタキシ
ャル層１２の表面に上記層間絶縁膜２６を堆積させた
後、開孔を形成する。さらに、この開孔の形成された上
記層間絶縁膜２６の上にアルミニウムなどの金属を蒸着
させるとともに、この金属をＰＥＰ法などによりパター
ニングし、上記縦型電界効果トランジスタ２０のゲート
取り出し電極２７ならびにソース取り出し電極２８を形
成する。

【００４４】また、上記Ｎ⁺ 型基板１０の裏面にも金属
を蒸着させ、これをドレイン電極２１とすることで、上
記Ｎ⁺ 型基板１０上に上記トレンチ構造の縦型電界効果
トランジスタ２０が形成される（図３）。

【００４５】一方、上記トレンチ分離領域６０により分
離された各領域１２ａ，１２ｂに、上記Ｎチャネル横型
電界効果トランジスタ３０と上記Ｐチャネル横型電界効
果トランジスタ４０、および上記ＮＰＮバイポーラトラ
ンジスタ５０がそれぞれ作り込まれることで、図１に示
した、縦型電界効果トランジスタ２０とこれをコントロ
ールする制御素子としての上記Ｎチャネル横型電界効果
トランジスタ３０、上記Ｐチャネル横型電界効果トラン
ジスタ４０、および上記ＮＰＮバイポーラトランジスタ
５０とを同一のＮ⁺ 型基板１０上に有してなる大電流駆
動用ＬＳＩが得られる。

【００４６】上記したように、ゲート電極に沿ってチャ
ネルが形成されるように構成できるようにしている。す
なわち、電界効果トランジスタとして、トレンチ構造の
縦型電界効果トランジスタを採用するようにしている。
これにより、ジャンクション抵抗成分を構造的になくす
ことが可能となるため、ゲート幅をＰＥＰ技術の限界ま
で小さくできるようになる。したがって、オン抵抗を飛
躍的に軽減でき、高性能化が容易に図れるものである。

【００４７】また、Ｎ^- 型エピタキシャル領域を分離す
るトレンチ分離領域をほぼ垂直に形成できるようにして
いる。すなわち、制御素子を作り込むためのＮ^- 型エピ
タキシャル領域の分離を、上記トレンチ構造の縦型電界
効果トランジスタのゲート電極と同時に、しかもほぼ垂
直に形成することが可能なトレンチ分離領域により行う
ようにしている。これにより、トレンチ分離領域を非常
に小さい面積で形成することが可能となるため、非情に
小さい面積でＮ^- 型エピタキシャル領域を分離できるよ
うになる。したがって、無駄に要していた面積を小さく
でき、小型化に好適である。

【００４８】なお、上記実施例においては、Ｎ⁺ 型基板
を用いたＮチャネル型の縦型電界効果トランジスタを例
に説明したが、これに限らず、たとえばＰチャネル型に
ついても同様に実施可能である。その他、この発明の要
旨を変えない範囲において、種々変形実施可能なことは
勿論である。

【００４９】

【発明の効果】以上、詳述したようにこの発明によれ
ば、電界効果トランジスタのオン抵抗を低減することが
できるとともに、分離に要する面積を小さくでき、高性
能化および小型化に好適な半導体装置およびその製造方
法を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかる大電流駆動用ＬＳ
Ｉの概略構成を示す断面図。

【図２】同じく、大電流駆動用ＬＳＩの製造工程の概要
を説明するために示す第１の断面図。

【図３】同じく、大電流駆動用ＬＳＩの製造工程の概要
を説明するために示す第２の断面図。

【図４】従来技術とその問題点を説明するために示す大
電流駆動用ＬＳＩの断面図。

【図５】同じく、大電流駆動用ＬＳＩに用いられる縦型
電界効果トランジスタの要部を取り出して示す構成図。

【符号の説明】

１０…Ｎ⁺ 型基板、１１…Ｐ型高濃度領域、１２…Ｎ^-
型エピタキシャル領域、１２ａ，１２ｂ…領域、２０…
トレンチ構造の縦型電界効果トランジスタ、２２…ベー
ス領域、２３…ソース領域、２５…ゲート電極、２７…
ゲート取り出し電極、２８…ソース取り出し電極、３０
…Ｎチャネルの横型電界効果トランジスタ、４０…Ｐチ
ャネルの横型電界効果トランジスタ、５０…ＮＰＮバイ
ポーラトランジスタ、６０…トレンチ分離領域。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06 29/78 9170−4Ｍ Ｈ０１Ｌ 27/06 ３２１ Ｂ 29/78 ３２１ Ｒ ３２１ Ｃ (72)発明者 上月 繁雄 兵庫県姫路市余部区上余部50番地 株式会 社東芝姫路半導体工場内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板と、 この第１導電型の半導体基板上の一部に形成された第２
   導電型の高濃度領域と、 この第２導電型の高濃度領域を含む、前記第１導電型の
   半導体基板上に形成された第１導電型の低濃度エピタキ
   シャル領域と、 この第１導電型の低濃度エピタキシャル領域の、前記第
   ２導電型の高濃度領域上を除く部分に形成された第２導
   電型の低濃度ベース領域と、 この第２導電型の低濃度ベース領域内に形成された第１
   導電型の高濃度ソース領域と、 この第１導電型の高濃度ソース領域およびこの直下の前
   記第２導電型の低濃度ベース領域を貫いて、前記第１導
   電型の低濃度エピタキシャル領域に達するように形成さ
   れたトレンチ構造の電極部と、 前記第２導電型の高濃度領域上の、前記第１導電型の低
   濃度エピタキシャル領域の表面よりその直下の前記第２
   導電型の高濃度領域に達するように形成され、前記第１
   導電型の低濃度エピタキシャル領域を分離するトレンチ
   構造の分離部とを具備したことを特徴とする半導体装
   置。
2. 【請求項２】 前記トレンチ構造の電極部および分離部
   は、トレンチ構造を有する溝の側壁に酸化膜を形成する
   とともに、この酸化膜を介して前記溝内にポリシリコン
   電極材料を埋め込んでなることを特徴とする請求項１に
   記載の半導体装置。
3. 【請求項３】 第１導電型の半導体基板上の一部に第２
   導電型の高濃度領域を形成する工程と、 この第２導電型の高濃度領域を含む、前記第１導電型の
   半導体基板上に第１導電型の低濃度エピタキシャル領域
   を形成する工程と、 この第１導電型の低濃度エピタキシャル領域の、前記第
   ２導電型の高濃度領域上を除く部分に第２導電型の低濃
   度ベース領域を形成する工程と、 この第２導電型の低濃度ベース領域内に、第１導電型の
   高濃度ソース領域を形成する工程と、 この第１導電型の高濃度ソース領域およびこの直下の前
   記第２導電型の低濃度ベース領域を貫いて、前記第１導
   電型の低濃度エピタキシャル領域にまで達してなるトレ
   ンチ構造の電極部、ならびに前記第２導電型の高濃度領
   域上の、前記第１導電型の低濃度エピタキシャル領域の
   表面よりその直下の前記第２導電型の高濃度領域にまで
   達してなり、前記第１導電型の低濃度エピタキシャル領
   域を分離するトレンチ構造の分離部を形成する工程とか
   らなることを特徴とする半導体装置の製造方法。
4. 【請求項４】 前記トレンチ構造の電極部および分離部
   の形成は同時に行われることを特徴とする請求項３に記
   載の半導体装置の製造方法。