JPH07169778A - バイポーラ形静電誘導トランジスタ - Google Patents
バイポーラ形静電誘導トランジスタInfo
- Publication number
- JPH07169778A JPH07169778A JP31207593A JP31207593A JPH07169778A JP H07169778 A JPH07169778 A JP H07169778A JP 31207593 A JP31207593 A JP 31207593A JP 31207593 A JP31207593 A JP 31207593A JP H07169778 A JPH07169778 A JP H07169778A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drift region
- insulating film
- substrate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】バイポーラ形静電誘導トランジスタにおいて、
チャネル領域を基板と平行方向に形成することで、チャ
ネル長Ｌを大きく、チャネル幅Ｗを小さくすることを可
能として、Ｌ／Ｗを十分大きくしてブロック能力を向上
させることを目的とする。 【構成】基板２上に形成したドリフト領域１内に、基板
２に平行な埋め込み絶縁膜５を形成し、ドリフト領域１
表面と埋め込み絶縁膜５との間の領域にエミッタ領域４
を形成し、埋め込み絶縁膜５の穴５Ａを貫通させてベー
ス領域３を形成し、埋め込み絶縁膜５の他方の穴５Ｂ側
のドリフト領域１表面に、ゲート絶縁膜６と仕事関数差
調整層７を積層形成し、埋め込み絶縁膜５との間にチャ
ネル領域８を形成し、仕事関数差調整層７をエミッタ領
域４と電気的に接続する。
チャネル領域を基板と平行方向に形成することで、チャ
ネル長Ｌを大きく、チャネル幅Ｗを小さくすることを可
能として、Ｌ／Ｗを十分大きくしてブロック能力を向上
させることを目的とする。 【構成】基板２上に形成したドリフト領域１内に、基板
２に平行な埋め込み絶縁膜５を形成し、ドリフト領域１
表面と埋め込み絶縁膜５との間の領域にエミッタ領域４
を形成し、埋め込み絶縁膜５の穴５Ａを貫通させてベー
ス領域３を形成し、埋め込み絶縁膜５の他方の穴５Ｂ側
のドリフト領域１表面に、ゲート絶縁膜６と仕事関数差
調整層７を積層形成し、埋め込み絶縁膜５との間にチャ
ネル領域８を形成し、仕事関数差調整層７をエミッタ領
域４と電気的に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、高いブロック能力を有
するバイポーラ形静電誘導トランジスタに関する。
するバイポーラ形静電誘導トランジスタに関する。
【０００２】
【従来の技術】従来のバイポーラ形静電誘導トランジス
タとしては、例えば図６に示すようなものがある。図６
において、コレクタ領域となる高不純物濃度のＮ形基板
２上に、同じ電導形（Ｎ形）からなる低不純物濃度のド
リフト領域１が形成され、ドリフト領域１内の所定箇所
に複数のＰ形ベース領域３が形成されている。これらベ
ース領域３とベース領域３との間のドリフト領域１の表
面所定箇所からＮ形のエミッタ領域４が形成されてい
る。このとき、ベースの深さＬが、電流が流れるチャネ
ル領域の長さ（チャネル長）となり、ベース−ベース間
幅Ｗが、チャネル領域の幅（チャネル幅）となる。
タとしては、例えば図６に示すようなものがある。図６
において、コレクタ領域となる高不純物濃度のＮ形基板
２上に、同じ電導形（Ｎ形）からなる低不純物濃度のド
リフト領域１が形成され、ドリフト領域１内の所定箇所
に複数のＰ形ベース領域３が形成されている。これらベ
ース領域３とベース領域３との間のドリフト領域１の表
面所定箇所からＮ形のエミッタ領域４が形成されてい
る。このとき、ベースの深さＬが、電流が流れるチャネ
ル領域の長さ（チャネル長）となり、ベース−ベース間
幅Ｗが、チャネル領域の幅（チャネル幅）となる。
【０００３】ここで、ベースに電圧を印加しない時に電
流がコレクタからエミッタへ流れない（即ち、ノーマリ
オフ）ように、ブロック能力を高めるにはチャネル長Ｌ
をチャネル幅Ｗの３倍以上にする必要がある。また、Ｌ
／Ｗが大きければ大きいほどブロック能力が向上し、バ
イポーラ形静電誘導トランジスタの耐圧が向上する。た
だし、ここでブロック能力とは、コレクタ電圧と、コレ
クタ電流を流れなくするのに必要なベース電圧との比で
ある。尚、Ｎ形基板２をＰ形基板に代えたものが静電誘
導形サイリスタとであり、この静電誘導形サイリスタに
ついても同様のことが言える。
流がコレクタからエミッタへ流れない（即ち、ノーマリ
オフ）ように、ブロック能力を高めるにはチャネル長Ｌ
をチャネル幅Ｗの３倍以上にする必要がある。また、Ｌ
／Ｗが大きければ大きいほどブロック能力が向上し、バ
イポーラ形静電誘導トランジスタの耐圧が向上する。た
だし、ここでブロック能力とは、コレクタ電圧と、コレ
クタ電流を流れなくするのに必要なベース電圧との比で
ある。尚、Ｎ形基板２をＰ形基板に代えたものが静電誘
導形サイリスタとであり、この静電誘導形サイリスタに
ついても同様のことが言える。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示すような従来のバイポーラ形静電誘導トランジスタの
構造にあっては、チャネル幅Ｗが基板に対して平行方向
の寸法、チャネル長Ｌが基板に対して垂直方向の寸法と
なっている。このため、製造過程におけるフォトリソグ
ラフィー等の限界から基板に対して平行方向のチャネル
幅Ｗを小さくするには限度があり、Ｌ／Ｗをあまり大き
くできず、十分なブロック能力を得ることが難しいとい
う問題点があった。
示すような従来のバイポーラ形静電誘導トランジスタの
構造にあっては、チャネル幅Ｗが基板に対して平行方向
の寸法、チャネル長Ｌが基板に対して垂直方向の寸法と
なっている。このため、製造過程におけるフォトリソグ
ラフィー等の限界から基板に対して平行方向のチャネル
幅Ｗを小さくするには限度があり、Ｌ／Ｗをあまり大き
くできず、十分なブロック能力を得ることが難しいとい
う問題点があった。
【０００５】本発明は上記の事情に鑑みてなされたもの
で、チャネル長を容易に長く、且つ、チャネル幅を容易
に小さくすることができる構造のバイポーラ静電誘導形
トランジスタを提供することを目的とする。
で、チャネル長を容易に長く、且つ、チャネル幅を容易
に小さくすることができる構造のバイポーラ静電誘導形
トランジスタを提供することを目的とする。
【０００６】
【課題を解決するための手段】このため、本発明のバイ
ポーラ静電誘導形トランジスタでは、基板をコレクタ領
域とし、該基板上に、当該基板より低不純物濃度で同じ
電導形のドリフト領域を形成し、該ドリフト領域内に、
複数の開口部を有する第１絶縁層をドリフト領域表面に
対して平行方向に埋設し、前記複数の開口部間の第１絶
縁層部分とドリフト領域表面とで挟まれた領域の一部に
前記基板と同じ電導形のエミッタ領域をドリフト領域表
面から形成し、該エミッタ領域を挟んで一側の第１絶縁
層の開口部上方のドリフト領域表面から当該開口部を貫
通させるようドリフト領域と異なる電導形のベース領域
を形成し、前記エミッタ領域と第１絶縁層の他側の開口
部との間の第１絶縁層上方のドリフト領域表面上に第２
絶縁層及び仕事関数差調整層を順次積層形成し、前記仕
事関数差調整層を前記エミッタ領域と電気的に接続する
構成とした。
ポーラ静電誘導形トランジスタでは、基板をコレクタ領
域とし、該基板上に、当該基板より低不純物濃度で同じ
電導形のドリフト領域を形成し、該ドリフト領域内に、
複数の開口部を有する第１絶縁層をドリフト領域表面に
対して平行方向に埋設し、前記複数の開口部間の第１絶
縁層部分とドリフト領域表面とで挟まれた領域の一部に
前記基板と同じ電導形のエミッタ領域をドリフト領域表
面から形成し、該エミッタ領域を挟んで一側の第１絶縁
層の開口部上方のドリフト領域表面から当該開口部を貫
通させるようドリフト領域と異なる電導形のベース領域
を形成し、前記エミッタ領域と第１絶縁層の他側の開口
部との間の第１絶縁層上方のドリフト領域表面上に第２
絶縁層及び仕事関数差調整層を順次積層形成し、前記仕
事関数差調整層を前記エミッタ領域と電気的に接続する
構成とした。
【０００７】
【作用】かかる構成によれば、第１絶縁層と第２絶縁層
との間のドリフト領域が、電流を流すためのチャネル領
域となり、チャネル長Ｌが基板に対して平行方向の寸法
となり、チャネル幅Ｗが基板に対して垂直方向の寸法と
なる。このため、第１絶縁層及び第２絶縁層の長さを長
くすることでチャネル長Ｌを容易に長くでき、また、エ
ピタキシャル成長法等のような薄膜形成技術を用いれば
チャネル幅は容易に小さくすることができる。従って、
Ｌ／Ｗを十分大きくすることができ、ブロック能力を大
きくできるようになる。
との間のドリフト領域が、電流を流すためのチャネル領
域となり、チャネル長Ｌが基板に対して平行方向の寸法
となり、チャネル幅Ｗが基板に対して垂直方向の寸法と
なる。このため、第１絶縁層及び第２絶縁層の長さを長
くすることでチャネル長Ｌを容易に長くでき、また、エ
ピタキシャル成長法等のような薄膜形成技術を用いれば
チャネル幅は容易に小さくすることができる。従って、
Ｌ／Ｗを十分大きくすることができ、ブロック能力を大
きくできるようになる。
【０００８】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図１に、本発明に係るバイポーラ形静電誘導ト
ランジスタの第１実施例を示す。尚、従来例と同一要素
には同一符号を付してある。図１において、コレクタ領
域となる高不純物濃度のＮ形の基板２上に、低不純物濃
度のＮ形のドリフト領域１が形成されることは従来と同
様である。このドリフト領域１の表面から距離Ｗだけ離
れた位置に、複数の開口部としての穴５Ａ，５Ｂを設け
た第１絶縁層である埋め込み絶縁膜５がドリフト領域１
表面に対して平行方向に埋め込まれている。そして、前
記穴５Ａ，５Ｂ間の埋め込み絶縁膜５部分とドリフト領
域１表面とで挟まれた領域の所定箇所に基板２と同じ電
導形（Ｎ形）のエミッタ領域４が、ドリフト領域１表面
から形成されている。このエミッタ領域４を挟んで一側
の穴５Ａ上方のドリフト領域１表面から穴５Ａを貫通し
てドリフト領域１とは電導形が異なるＰ形のベース領域
３が形成されている。また、ベース領域３側とは反対側
のドリフト領域１表面上には、第２絶縁層としてのゲー
ト絶縁膜６及び例えば多結晶シリコン膜やアルミニウム
や他の金属の膜等からなる仕事関数差調整層７が形成さ
れ、仕事関数差調整層７がエミッタ領域４と電気的に接
続されている。ここで、本実施例のように、穴５Ｂ上方
も含めてゲート絶縁膜６及び仕事関数差調整層７が形成
されている場合には、エミッタ領域４から穴５Ｂまでの
埋め込み絶縁膜５より上部のドリフト領域部分が、電流
を流すためのチャネル領域８となり、チャネル長Ｌは、
埋め込み絶縁膜５部分の長さによって決まる。また、ド
リフト領域１内の埋め込み絶縁膜５とゲート絶縁膜６と
の間の距離、即ち、ドリフト領域１表面から埋め込み絶
縁膜５の埋設位置までの距離Ｗがチャネル幅Ｗとなる。
明する。図１に、本発明に係るバイポーラ形静電誘導ト
ランジスタの第１実施例を示す。尚、従来例と同一要素
には同一符号を付してある。図１において、コレクタ領
域となる高不純物濃度のＮ形の基板２上に、低不純物濃
度のＮ形のドリフト領域１が形成されることは従来と同
様である。このドリフト領域１の表面から距離Ｗだけ離
れた位置に、複数の開口部としての穴５Ａ，５Ｂを設け
た第１絶縁層である埋め込み絶縁膜５がドリフト領域１
表面に対して平行方向に埋め込まれている。そして、前
記穴５Ａ，５Ｂ間の埋め込み絶縁膜５部分とドリフト領
域１表面とで挟まれた領域の所定箇所に基板２と同じ電
導形（Ｎ形）のエミッタ領域４が、ドリフト領域１表面
から形成されている。このエミッタ領域４を挟んで一側
の穴５Ａ上方のドリフト領域１表面から穴５Ａを貫通し
てドリフト領域１とは電導形が異なるＰ形のベース領域
３が形成されている。また、ベース領域３側とは反対側
のドリフト領域１表面上には、第２絶縁層としてのゲー
ト絶縁膜６及び例えば多結晶シリコン膜やアルミニウム
や他の金属の膜等からなる仕事関数差調整層７が形成さ
れ、仕事関数差調整層７がエミッタ領域４と電気的に接
続されている。ここで、本実施例のように、穴５Ｂ上方
も含めてゲート絶縁膜６及び仕事関数差調整層７が形成
されている場合には、エミッタ領域４から穴５Ｂまでの
埋め込み絶縁膜５より上部のドリフト領域部分が、電流
を流すためのチャネル領域８となり、チャネル長Ｌは、
埋め込み絶縁膜５部分の長さによって決まる。また、ド
リフト領域１内の埋め込み絶縁膜５とゲート絶縁膜６と
の間の距離、即ち、ドリフト領域１表面から埋め込み絶
縁膜５の埋設位置までの距離Ｗがチャネル幅Ｗとなる。
【０００９】次に作用を説明する。先ず、ベース領域３
に電圧が印加されていない場合について述べる。この場
合、もし、ドリフト領域１内に埋め込み絶縁膜５がない
場合には、ゲート絶縁膜６側からチャネル領域８内に空
乏層が伸びる。この空乏層の幅Ｗ0 は次式を満たす。
に電圧が印加されていない場合について述べる。この場
合、もし、ドリフト領域１内に埋め込み絶縁膜５がない
場合には、ゲート絶縁膜６側からチャネル領域８内に空
乏層が伸びる。この空乏層の幅Ｗ0 は次式を満たす。
【００１０】 （ｑＮD ／２εs ）Ｗ0 2 ＋（ｑＮD ／ε0x）ｔ0xＷ0 −φms ＋（ｔ0xＱ0 ／ε0x）＝０ ・・・（１） ただし、ｑは1.6 ×１０-19 クーロン、ＮD はチャネル
領域８内の不純物密度、εs 及びε0xはそれぞれチャネ
ル領域８及びゲート絶縁膜６を作る材料の誘電率、ｔ0x
はゲート絶縁膜６の厚み、φmsはチャネル領域８と仕事
関数差調整層７の間の仕事関数差、Ｑ0 はゲート絶縁膜
６内の電荷を表している。
領域８内の不純物密度、εs 及びε0xはそれぞれチャネ
ル領域８及びゲート絶縁膜６を作る材料の誘電率、ｔ0x
はゲート絶縁膜６の厚み、φmsはチャネル領域８と仕事
関数差調整層７の間の仕事関数差、Ｑ0 はゲート絶縁膜
６内の電荷を表している。
【００１１】従って、埋め込み絶縁膜５のドリフト領域
１表面からの埋め込み距離Ｗを、式（１）を満たす空乏
層幅Ｗ0 よりも小さくすれば、このときチャネル領域８
が全部空乏化し、コレクタからエミッタへ向かう電流が
この空乏層によって遮断される。ここで、コレクタ電圧
が高く、Ｌ／Ｗが小さいとコレクタ電圧の影響を受けて
空乏層が後退し、ついにはコレクタ電流が流れてしま
う。従って、本実施例の場合でも図６に示す従来のバイ
ポーラ形静電誘導トランジスタと同じようにチャネル長
Ｌをチャネル幅Ｗの３倍以上にし、Ｌ／Ｗを大きくする
必要がある。
１表面からの埋め込み距離Ｗを、式（１）を満たす空乏
層幅Ｗ0 よりも小さくすれば、このときチャネル領域８
が全部空乏化し、コレクタからエミッタへ向かう電流が
この空乏層によって遮断される。ここで、コレクタ電圧
が高く、Ｌ／Ｗが小さいとコレクタ電圧の影響を受けて
空乏層が後退し、ついにはコレクタ電流が流れてしま
う。従って、本実施例の場合でも図６に示す従来のバイ
ポーラ形静電誘導トランジスタと同じようにチャネル長
Ｌをチャネル幅Ｗの３倍以上にし、Ｌ／Ｗを大きくする
必要がある。
【００１２】本実施例の構造では、チャネル領域８はゲ
ート絶縁膜６と埋め込み絶縁膜５との間であり、そのチ
ャネル長Ｌが基板２に対して平行方向の寸法となってい
る。このため、埋め込み絶縁膜５の長さを長くすること
でチャネル長Ｌを容易に長くくすることができる。ま
た、チャネル幅Ｗは基板２に対して垂直方向の寸法とな
っている。このため、例えばエピタキシャル成長法等の
ような薄膜形成技術を用いることによって容易に小さく
することができる。従って、本実施例のバイポーラ形静
電誘導トランジスタの構造によれば、Ｌ／Ｗを大きくす
ることが容易であり、ブロック能力を従来よりも容易且
つ十分に大きくすることができる。
ート絶縁膜６と埋め込み絶縁膜５との間であり、そのチ
ャネル長Ｌが基板２に対して平行方向の寸法となってい
る。このため、埋め込み絶縁膜５の長さを長くすること
でチャネル長Ｌを容易に長くくすることができる。ま
た、チャネル幅Ｗは基板２に対して垂直方向の寸法とな
っている。このため、例えばエピタキシャル成長法等の
ような薄膜形成技術を用いることによって容易に小さく
することができる。従って、本実施例のバイポーラ形静
電誘導トランジスタの構造によれば、Ｌ／Ｗを大きくす
ることが容易であり、ブロック能力を従来よりも容易且
つ十分に大きくすることができる。
【００１３】次にベース領域３に電圧を印加してターン
オンさせてコレクタ電流を流す場合について説明する。
ベース領域３に電圧を印加すると、ベース領域３よりド
リフト領域１へ図１中の矢印で示すように小数キャリア
（図１の場合では正孔）が注入される。このとき小数キ
ャリアはエミッタ電界に引っ張られ、その一部が埋め込
み絶縁膜５の基板２側の面９に集まる。この面９に集ま
った小数キャリアがチャネル領域８の空乏層を後退させ
て、ついにはコレクタ電流が流れる。また、残りの小数
キャリアがドリフト領域１を拡散し、ドリフト領域１の
電導度を変調する。その結果、ドリフト領域１の抵抗が
減少し、オン抵抗が減少する。
オンさせてコレクタ電流を流す場合について説明する。
ベース領域３に電圧を印加すると、ベース領域３よりド
リフト領域１へ図１中の矢印で示すように小数キャリア
（図１の場合では正孔）が注入される。このとき小数キ
ャリアはエミッタ電界に引っ張られ、その一部が埋め込
み絶縁膜５の基板２側の面９に集まる。この面９に集ま
った小数キャリアがチャネル領域８の空乏層を後退させ
て、ついにはコレクタ電流が流れる。また、残りの小数
キャリアがドリフト領域１を拡散し、ドリフト領域１の
電導度を変調する。その結果、ドリフト領域１の抵抗が
減少し、オン抵抗が減少する。
【００１４】式（１）から判るように、仕事関数差調整
層７とチャネル領域８の仕事関数差φmsを大きくすれ
ば、空乏層幅Ｗ0 が大きくなり、その結果、ブロック能
力が向上する。また、チャネル幅Ｗを空乏層幅Ｗ0 より
小さくする必要があるため、仕事関数差φmsが大きい方
がチャネル幅Ｗが大きくても十分なブロック能力を確保
できる。チャネル幅Ｗが大きい、即ち、チャネル領域の
幅が広ければ、トランジスタのオン抵抗が小さくなる。
層７とチャネル領域８の仕事関数差φmsを大きくすれ
ば、空乏層幅Ｗ0 が大きくなり、その結果、ブロック能
力が向上する。また、チャネル幅Ｗを空乏層幅Ｗ0 より
小さくする必要があるため、仕事関数差φmsが大きい方
がチャネル幅Ｗが大きくても十分なブロック能力を確保
できる。チャネル幅Ｗが大きい、即ち、チャネル領域の
幅が広ければ、トランジスタのオン抵抗が小さくなる。
【００１５】ところで、仕事関数差φmsが大き過ぎると
トランジスタをターンオンさせにくいという欠点が生じ
る。この欠点を解消するには、例えば図２に示すような
本発明の第２実施例のような構造にすれば良い。即ち、
埋め込み絶縁膜５の基板２側の面９に、予めベース領域
３と同じ電導形（Ｐ形）の不純物を導入した領域１０を
設ける。
トランジスタをターンオンさせにくいという欠点が生じ
る。この欠点を解消するには、例えば図２に示すような
本発明の第２実施例のような構造にすれば良い。即ち、
埋め込み絶縁膜５の基板２側の面９に、予めベース領域
３と同じ電導形（Ｐ形）の不純物を導入した領域１０を
設ける。
【００１６】これにより、小数キャリアが集まり易くな
り、その結果、トランジスタをターンオンし易くでき
る。尚、図１の第１実施例と同一部分には同一符号を付
して説明を省略する。また、図２の実施例では、もう１
つの効果が得られる。即ち、埋め込み絶縁膜５の基板２
側の面９に、ベース領域３と同じ電導形を有する領域１
０を設けると、領域１０が埋め込み絶縁膜５をコレクタ
電界から保護し、埋め込み絶縁膜５に高電界がかかるこ
とを防ぐことができる。そして、特に、図２中の埋め込
み絶縁膜５の角部Ａには電界が集中し易く、図２の点線
で示すように角部Ａまでも囲むように領域１０を形成す
るとトランジスタの信頼性をより向上させることができ
る。
り、その結果、トランジスタをターンオンし易くでき
る。尚、図１の第１実施例と同一部分には同一符号を付
して説明を省略する。また、図２の実施例では、もう１
つの効果が得られる。即ち、埋め込み絶縁膜５の基板２
側の面９に、ベース領域３と同じ電導形を有する領域１
０を設けると、領域１０が埋め込み絶縁膜５をコレクタ
電界から保護し、埋め込み絶縁膜５に高電界がかかるこ
とを防ぐことができる。そして、特に、図２中の埋め込
み絶縁膜５の角部Ａには電界が集中し易く、図２の点線
で示すように角部Ａまでも囲むように領域１０を形成す
るとトランジスタの信頼性をより向上させることができ
る。
【００１７】上記各実施例では、穴５Ｂ上方も含めてゲ
ート絶縁膜６及び仕事関数差調整層７を形成したが、こ
れに限らず、図３に示す本発明の第３実施例のように、
埋め込み絶縁膜５よりも短く形成するようにしてもよ
い。この場合には、ドリフト領域１表面に露出している
ゲート絶縁膜６及び仕事関数差調整層７の寸法のみで、
チャネル領域８の長さＬ（チャネル長）が決まるため、
チャネル長Ｌの寸法を精度良く管理することができる。
ート絶縁膜６及び仕事関数差調整層７を形成したが、こ
れに限らず、図３に示す本発明の第３実施例のように、
埋め込み絶縁膜５よりも短く形成するようにしてもよ
い。この場合には、ドリフト領域１表面に露出している
ゲート絶縁膜６及び仕事関数差調整層７の寸法のみで、
チャネル領域８の長さＬ（チャネル長）が決まるため、
チャネル長Ｌの寸法を精度良く管理することができる。
【００１８】尚、図１〜図３に示す各実施例では、エミ
ッタ領域４が埋め込み絶縁膜５に達している実施例を示
しているが、エミッタ領域４が必ずしも埋め込み絶縁膜
５に達している必要はない。また、各実施例は、チャネ
ル領域８がＮ形となっているが、これをＰ形にしても良
い。次に、図１に示した第１実施例のトランジスタの製
造工程を図４（Ａ）〜（Ｅ）を参照して説明する。
ッタ領域４が埋め込み絶縁膜５に達している実施例を示
しているが、エミッタ領域４が必ずしも埋め込み絶縁膜
５に達している必要はない。また、各実施例は、チャネ
ル領域８がＮ形となっているが、これをＰ形にしても良
い。次に、図１に示した第１実施例のトランジスタの製
造工程を図４（Ａ）〜（Ｅ）を参照して説明する。
【００１９】先ず、（Ａ）図では、基板２上にドリフト
領域１を形成し、ドリフト領域１上にフォトリソグラフ
ィー等を用いて、所定箇所（埋め込み絶縁膜の穴部分）
にマスク１１を形成する。その後、酸素イオン注入法を
用いて埋め込み絶縁膜５を形成する。次に、（Ｂ）図で
は、マスクを除去した後、エピタキシャル成長法を用い
て、チャネル領域８となる部分を形成し、その厚みがＷ
になるように制御する。
領域１を形成し、ドリフト領域１上にフォトリソグラフ
ィー等を用いて、所定箇所（埋め込み絶縁膜の穴部分）
にマスク１１を形成する。その後、酸素イオン注入法を
用いて埋め込み絶縁膜５を形成する。次に、（Ｂ）図で
は、マスクを除去した後、エピタキシャル成長法を用い
て、チャネル領域８となる部分を形成し、その厚みがＷ
になるように制御する。
【００２０】次に（Ｃ）図では、イオン注入法や熱拡散
法を用いてＰ形のベース領域３を所定箇所に形成する。
次に（Ｄ）図では、ゲート絶縁膜６と仕事関数差調整層
７を積層形成する。その後、フォトリソグラフィー及び
エッチング技術を用いてゲート絶縁膜６と仕事関数差調
整層７が所定箇所にだけ残るようにする。この工程でチ
ャネル領域８の長さ（チャネル長）Ｌが決まる。
法を用いてＰ形のベース領域３を所定箇所に形成する。
次に（Ｄ）図では、ゲート絶縁膜６と仕事関数差調整層
７を積層形成する。その後、フォトリソグラフィー及び
エッチング技術を用いてゲート絶縁膜６と仕事関数差調
整層７が所定箇所にだけ残るようにする。この工程でチ
ャネル領域８の長さ（チャネル長）Ｌが決まる。
【００２１】最後に（Ｅ）図では、Ｎ形のエミッタ領域
４を所定箇所に形成し、その後にベース、エミッタ、コ
レクタの配線を行う。ここで、もし配線に使う金属材料
と仕事関数差調整層７の材料が同じであって、例えば両
方ともアルミニウムであるならば、配線のアルミニウム
層を仕事関数差調整層７として使用することで、（Ｄ）
図の工程で仕事関数差調整層７を形成する必要はなく、
仕事関数差調整層７の形成工程を省略することができ
る。
４を所定箇所に形成し、その後にベース、エミッタ、コ
レクタの配線を行う。ここで、もし配線に使う金属材料
と仕事関数差調整層７の材料が同じであって、例えば両
方ともアルミニウムであるならば、配線のアルミニウム
層を仕事関数差調整層７として使用することで、（Ｄ）
図の工程で仕事関数差調整層７を形成する必要はなく、
仕事関数差調整層７の形成工程を省略することができ
る。
【００２２】次に、埋め込み絶縁膜５とチャネル領域８
の別の作り方を図５（Ａ）〜（Ｃ）に示す。まず、
（Ａ）図では、基板２上にドリフト領域１を形成し、ド
リフト領域１表面全体に埋め込み絶縁膜５となる酸化膜
を形成する。次いで、埋め込み絶縁膜５の所定箇所にエ
ッチング技術を用いて穴を開ける。
の別の作り方を図５（Ａ）〜（Ｃ）に示す。まず、
（Ａ）図では、基板２上にドリフト領域１を形成し、ド
リフト領域１表面全体に埋め込み絶縁膜５となる酸化膜
を形成する。次いで、埋め込み絶縁膜５の所定箇所にエ
ッチング技術を用いて穴を開ける。
【００２３】次に（Ｂ）図では、選択エピタキシャル成
長法を用いて、前記穴部分のドリフト領域１上のみに選
択的に領域１２を形成し、埋め込み絶縁膜５上には成長
しないようにする。次に（Ｃ）図では、非選択エピタキ
シャル成長法を用いてチャネル領域８を形成する。必要
ならば、このチャネル領域８の形成前に、平坦化技術を
用いて埋め込み絶縁膜５及びドリフト領域１の表面の平
坦化を行う。尚、このチャネル領域８の形成工程では、
この他に例えば直接接合法を用いて別のウエハを張り合
わせてチャネル領域８を作ることもできる。
長法を用いて、前記穴部分のドリフト領域１上のみに選
択的に領域１２を形成し、埋め込み絶縁膜５上には成長
しないようにする。次に（Ｃ）図では、非選択エピタキ
シャル成長法を用いてチャネル領域８を形成する。必要
ならば、このチャネル領域８の形成前に、平坦化技術を
用いて埋め込み絶縁膜５及びドリフト領域１の表面の平
坦化を行う。尚、このチャネル領域８の形成工程では、
この他に例えば直接接合法を用いて別のウエハを張り合
わせてチャネル領域８を作ることもできる。
【００２４】尚、本実施例では、バイポーラ形静電誘導
トランジスタについて説明したが、各実施例の基板２の
部分をＰ形に置き換えればサイリスタとなる。
トランジスタについて説明したが、各実施例の基板２の
部分をＰ形に置き換えればサイリスタとなる。
【００２５】
【発明の効果】以上説明したように本発明によれば、ド
リフト領域内に基板と平行な絶縁層を埋め込むと共に、
ドリフト領域表面に別の絶縁層と仕事関数差調整層を積
層形成し、両絶縁層で挟まれた領域をチャネル領域とす
る構造としたので、チャネル長Ｌが基板と平行方向の寸
法、チャネル幅が基板と垂直方向の寸法となり、トラン
ジスタ製造工程において、チャネル長Ｌを容易に大きく
でき、且つ、チャネル幅Ｗを容易に小さくできるため、
Ｌ／Ｗを十分大きくすることができ、ブロック能力を大
幅に向上できるという効果を有する。
リフト領域内に基板と平行な絶縁層を埋め込むと共に、
ドリフト領域表面に別の絶縁層と仕事関数差調整層を積
層形成し、両絶縁層で挟まれた領域をチャネル領域とす
る構造としたので、チャネル長Ｌが基板と平行方向の寸
法、チャネル幅が基板と垂直方向の寸法となり、トラン
ジスタ製造工程において、チャネル長Ｌを容易に大きく
でき、且つ、チャネル幅Ｗを容易に小さくできるため、
Ｌ／Ｗを十分大きくすることができ、ブロック能力を大
幅に向上できるという効果を有する。
【図１】本発明に係るバイポーラ形静電誘導トランジス
タの第１実施例の構成図
タの第１実施例の構成図
【図２】本発明の第２実施例の構成図
【図３】本発明の第３実施例の構成図
【図４】図１に示す第１実施例の製造工程を説明する図
【図５】別の製造方法を説明する図
【図６】バイポーラ形静電誘導トランジスタの従来例の
構成図
構成図
１ ドリフト領域 ２ 基板 ３ ベース領域 ４ エミッタ領域 ５ 埋め込み絶縁膜 ５Ａ，５Ｂ 穴 ６ ゲート絶縁膜 ７ 仕事関数差調整層 ８ チャネル領域 Ｌ チャネル長 Ｗ チャネル幅
Claims (1)
- 【請求項１】基板をコレクタ領域とし、該基板上に、当
該基板より低不純物濃度で同じ電導形のドリフト領域を
形成し、該ドリフト領域内に、複数の開口部を有する第
１絶縁層をドリフト領域表面に対して平行方向に埋設
し、前記複数の開口部間の第１絶縁層部分とドリフト領
域表面とで挟まれた領域の一部に前記基板と同じ電導形
のエミッタ領域をドリフト領域表面から形成し、該エミ
ッタ領域を挟んで一側の第１絶縁層の開口部上方のドリ
フト領域表面から当該開口部を貫通させるようドリフト
領域と異なる電導形のベース領域を形成し、前記エミッ
タ領域と第１絶縁層の他側の開口部との間の第１絶縁層
上方のドリフト領域表面上に第２絶縁層及び仕事関数差
調整層を順次積層形成し、前記仕事関数差調整層を前記
エミッタ領域と電気的に接続する構成であることを特徴
とするバイポーラ形静電誘導トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31207593A JPH07169778A (ja) | 1993-12-13 | 1993-12-13 | バイポーラ形静電誘導トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31207593A JPH07169778A (ja) | 1993-12-13 | 1993-12-13 | バイポーラ形静電誘導トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169778A true JPH07169778A (ja) | 1995-07-04 |
Family
ID=18024937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31207593A Pending JPH07169778A (ja) | 1993-12-13 | 1993-12-13 | バイポーラ形静電誘導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169778A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042826A (ja) * | 2005-08-03 | 2007-02-15 | Fuji Electric Holdings Co Ltd | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-12-13 JP JP31207593A patent/JPH07169778A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042826A (ja) * | 2005-08-03 | 2007-02-15 | Fuji Electric Holdings Co Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4210110B2 (ja) | 半導体装置 | |
| JP2859351B2 (ja) | 半導体装置の製造方法 | |
| US20100012951A1 (en) | Silicon carbide semiconductor device and method for producing the same | |
| JP2001168333A (ja) | トレンチゲート付き半導体装置 | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JPH11274493A (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| JPH05259443A (ja) | 絶縁ゲート型半導体装置 | |
| JP2002110978A (ja) | 電力用半導体素子 | |
| EP0091686B1 (en) | Semiconductor device having a diffused region of reduced length and method of fabricating the same | |
| US4567641A (en) | Method of fabricating semiconductor devices having a diffused region of reduced length | |
| US5229634A (en) | Vertical power mosfet | |
| JP3489602B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| JP2004207492A (ja) | 半導体素子の製造方法 | |
| JP3489362B2 (ja) | 半導体装置及びその製造方法 | |
| JP4062373B2 (ja) | Ｍｏｓ・バイポーラ複合型の半導体装置およびｍｏｓ型の半導体装置 | |
| JPH07169778A (ja) | バイポーラ形静電誘導トランジスタ | |
| EP0481965A2 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| JP2002261280A (ja) | 炭化珪素半導体装置 | |
| JPH10294471A (ja) | 炭化けい素半導体装置及びその製造方法 | |
| JPH10270693A (ja) | 半導体装置 | |
| US5264381A (en) | Method of manufacturing a static induction type switching device | |
| JPH0793421B2 (ja) | 静電誘導形半導体素子とその製造方法 | |
| JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
| JPH09213954A (ja) | 縦型ｍｏｓトランジスタ及び静電誘導トランジスタ及びトレンチ構造のｍｏｓトランジスタ、及び、縦型半導体装置の製造方法 |