JPH07169602A - 正特性サーミスタ装置及びその製造方法 - Google Patents
正特性サーミスタ装置及びその製造方法Info
- Publication number
- JPH07169602A JPH07169602A JP31363993A JP31363993A JPH07169602A JP H07169602 A JPH07169602 A JP H07169602A JP 31363993 A JP31363993 A JP 31363993A JP 31363993 A JP31363993 A JP 31363993A JP H07169602 A JPH07169602 A JP H07169602A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- temperature coefficient
- positive temperature
- coefficient thermistor
- thermistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】トリミング作業が容易で効率がよく、且つトリ
ミングにより正特性サーミスタ素子の端面の角部が欠け
ず、トリミングが上層の電極層に達っしても、シルバー
マイグレーションが発生しない正特性サーミスタ装置、
および抵抗値が狭偏差の正特性サーミスタ装置の製造方
法を提供することにある。 【構成】板状の正特性サーミスタ素体の両主表面に、２
層の電極層を設け、上層の電極層の外周端全周に下層の
電極層を露出した正特性サーミスタ素子を備えた正特性
サーミスタ装置において、上層の電極層の領域内に下層
の電極層を露出し、その面積が、下層の電極層の面積の
１０％以下であることを特徴とする。また、正特性サー
ミスタ装置の製造方法において、上層の電極層の領域内
に位置して露出した下層の電極層を、トリミングするこ
とを特徴とする。
ミングにより正特性サーミスタ素子の端面の角部が欠け
ず、トリミングが上層の電極層に達っしても、シルバー
マイグレーションが発生しない正特性サーミスタ装置、
および抵抗値が狭偏差の正特性サーミスタ装置の製造方
法を提供することにある。 【構成】板状の正特性サーミスタ素体の両主表面に、２
層の電極層を設け、上層の電極層の外周端全周に下層の
電極層を露出した正特性サーミスタ素子を備えた正特性
サーミスタ装置において、上層の電極層の領域内に下層
の電極層を露出し、その面積が、下層の電極層の面積の
１０％以下であることを特徴とする。また、正特性サー
ミスタ装置の製造方法において、上層の電極層の領域内
に位置して露出した下層の電極層を、トリミングするこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、正特性サーミスタ装置
に関し、特に正特性サーミスタ素子の電極構造に特徴を
有する正特性サーミスタ装置及びその製造方法に関する
ものである。
に関し、特に正特性サーミスタ素子の電極構造に特徴を
有する正特性サーミスタ装置及びその製造方法に関する
ものである。
【０００２】
【従来の技術】従来の正特性サーミスタ装置に用いる正
特性サーミスタ素子について、図３に基づいて説明す
る。
特性サーミスタ素子について、図３に基づいて説明す
る。
【０００３】正特性サーミスタ素子１は円板状の正特性
サーミスタ素体２の両主表面に２層の電極層３，４を形
成して構成される。２層の電極層３，４は、正特性サー
ミスタ素体２の両主表面全面にオーム性接触を得るた
め、下層に、例えば、無電解ニッケルめっき層からなる
厚さほぼ１μｍの第１の電極層３，３と、その上層に外
部端子（図示せず）と良好な導電的接続をするために銀
を主成分とする厚さほぼ５μｍの第２の電極層４，４と
からなっている。この第２の電極層４，４は第１の電極
層３，３より外形寸法が小さく、第２の電極層４，４の
外周部外方に第１の電極層３，３を円環状に露出させ、
第１の露出部Ｒ１，Ｒ１を形成している。この第１の露
出部Ｒ１，Ｒ１の幅は０．２〜２ｍｍ程度であり、第１
の電極層３，３全体と比較して小さいものである。
サーミスタ素体２の両主表面に２層の電極層３，４を形
成して構成される。２層の電極層３，４は、正特性サー
ミスタ素体２の両主表面全面にオーム性接触を得るた
め、下層に、例えば、無電解ニッケルめっき層からなる
厚さほぼ１μｍの第１の電極層３，３と、その上層に外
部端子（図示せず）と良好な導電的接続をするために銀
を主成分とする厚さほぼ５μｍの第２の電極層４，４と
からなっている。この第２の電極層４，４は第１の電極
層３，３より外形寸法が小さく、第２の電極層４，４の
外周部外方に第１の電極層３，３を円環状に露出させ、
第１の露出部Ｒ１，Ｒ１を形成している。この第１の露
出部Ｒ１，Ｒ１の幅は０．２〜２ｍｍ程度であり、第１
の電極層３，３全体と比較して小さいものである。
【０００４】かかる構成の正特性サーミスタ素子１は、
正特性サーミスタ素体２と第２の電極層４，４との間に
第１の露出部Ｒ１，Ｒ１が存在するため、シルバーマイ
グレーションの抑制ができるものである。また、正特性
サーミスタ素子１の抵抗値は、正特性サーミスタ素子１
の素材，厚みおよび外形寸法等のばらつきに起因して、
ばらついており、第１の露出部Ｒ１，Ｒ１に位置する第
１の電極層３，３をトリミングして、第１の電極層の面
積を減少させることにより、抵抗値のばらつきを小さく
している。
正特性サーミスタ素体２と第２の電極層４，４との間に
第１の露出部Ｒ１，Ｒ１が存在するため、シルバーマイ
グレーションの抑制ができるものである。また、正特性
サーミスタ素子１の抵抗値は、正特性サーミスタ素子１
の素材，厚みおよび外形寸法等のばらつきに起因して、
ばらついており、第１の露出部Ｒ１，Ｒ１に位置する第
１の電極層３，３をトリミングして、第１の電極層の面
積を減少させることにより、抵抗値のばらつきを小さく
している。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
構成の正特性サーミスタ素子１において、抵抗値の調整
のため第２の電極層４，４をトリミングすると、膜厚が
６μｍ（第１の電極層３，３の膜厚１μｍ＋第２の電極
層４，４の膜厚５μｍ）と厚いためトリミング効率が悪
いという問題点を有していた。
構成の正特性サーミスタ素子１において、抵抗値の調整
のため第２の電極層４，４をトリミングすると、膜厚が
６μｍ（第１の電極層３，３の膜厚１μｍ＋第２の電極
層４，４の膜厚５μｍ）と厚いためトリミング効率が悪
いという問題点を有していた。
【０００６】また、膜厚が１μｍと薄くトリミング効率
がよい第１の露出部Ｒ１，Ｒ１に位置する第１の電極層
１３をトリミングすると、第１の露出部Ｒ１，Ｒ１の幅
が０．２〜２ｍｍと狭いため、トリミング作業が難し
く、トリミングが正特性サーミスタ素子１の側端面に達
すると、正特性サーミスタ素子１の側端面の角部が欠け
るという問題点を有していた。
がよい第１の露出部Ｒ１，Ｒ１に位置する第１の電極層
１３をトリミングすると、第１の露出部Ｒ１，Ｒ１の幅
が０．２〜２ｍｍと狭いため、トリミング作業が難し
く、トリミングが正特性サーミスタ素子１の側端面に達
すると、正特性サーミスタ素子１の側端面の角部が欠け
るという問題点を有していた。
【０００７】さらに、トリミングが第２の電極層４，４
に達すると、正特性サーミスタ素体２と第２の電極層
４，４との間に存在していた第１の露出部Ｒ１，Ｒ１が
削られるため、正特性サーミスタ素子１の両主表面間の
電位差のためシルバーマイグレーションが発生するとい
う問題点を有していた。
に達すると、正特性サーミスタ素体２と第２の電極層
４，４との間に存在していた第１の露出部Ｒ１，Ｒ１が
削られるため、正特性サーミスタ素子１の両主表面間の
電位差のためシルバーマイグレーションが発生するとい
う問題点を有していた。
【０００８】本発明の目的は、上記問題点を解消すべく
なされたもので、トリミング作業が容易で効率がよく、
トリミングにより正特性サーミスタ素子の端面の角部が
欠けることがなく、また、トリミングが第２の電極層に
達しても、シルバーマイグレーションが発生しない正特
性サーミスタ装置、および抵抗値が狭偏差の正特性サー
ミスタ装置の製造方法を提供することにある。
なされたもので、トリミング作業が容易で効率がよく、
トリミングにより正特性サーミスタ素子の端面の角部が
欠けることがなく、また、トリミングが第２の電極層に
達しても、シルバーマイグレーションが発生しない正特
性サーミスタ装置、および抵抗値が狭偏差の正特性サー
ミスタ装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】板状の正特性サーミスタ
素体の両主表面全体に、銀以外の金属を主成分とし且つ
オーム性接触となる第１の電極層を設け、該第１の電極
層の上層に銀を主成分とする第２の電極層を設け、該第
２の電極層の外周端全周に前記第１の電極層の第１の露
出部を有する正特性サーミスタ素子を備えた正特性サー
ミスタ装置において、前記第２の電極層の領域内に前記
第１の電極層の第２の露出部を有し、且つ、該第２の露
出部の面積が、第１の電極層全体の面積の１０％以下で
あることを特徴とする。
素体の両主表面全体に、銀以外の金属を主成分とし且つ
オーム性接触となる第１の電極層を設け、該第１の電極
層の上層に銀を主成分とする第２の電極層を設け、該第
２の電極層の外周端全周に前記第１の電極層の第１の露
出部を有する正特性サーミスタ素子を備えた正特性サー
ミスタ装置において、前記第２の電極層の領域内に前記
第１の電極層の第２の露出部を有し、且つ、該第２の露
出部の面積が、第１の電極層全体の面積の１０％以下で
あることを特徴とする。
【００１０】また、前記第２の露出部が、前記正特性サ
ーミスタ素子の両主表面の中央部に位置し、前記第２の
露出部が、トリミングされる領域であることを特徴とす
る。
ーミスタ素子の両主表面の中央部に位置し、前記第２の
露出部が、トリミングされる領域であることを特徴とす
る。
【００１１】さらに、板状の正特性サーミスタ素体を準
備し、少なくとも、該正特性サーミスタ素体の両主表面
に、前記第１の電極層を設ける工程と、該第１の電極層
の上層に前記第２の電極層を、該第２の電極層の外周端
全周に前記第１の電極層の第１の露出部及び前記第２の
電極層の領域内に前記第１の電極層の第２の露出部を有
して設ける工程と、を有する正特性サーミスタ装置の製
造方法において、前記第２の露出部に位置する第１の電
極層を、トリミングすることを特徴とする。
備し、少なくとも、該正特性サーミスタ素体の両主表面
に、前記第１の電極層を設ける工程と、該第１の電極層
の上層に前記第２の電極層を、該第２の電極層の外周端
全周に前記第１の電極層の第１の露出部及び前記第２の
電極層の領域内に前記第１の電極層の第２の露出部を有
して設ける工程と、を有する正特性サーミスタ装置の製
造方法において、前記第２の露出部に位置する第１の電
極層を、トリミングすることを特徴とする。
【００１２】
【作用】本発明によれば、正特性サーミスタ素子の抵抗
値を調整する場合、上記のように正特性サーミスタ素子
の主表面に第１の電極層の一部を露出させた第２の露出
部を設けることにより、主表面の中央部でトリミングす
ることができるものである。
値を調整する場合、上記のように正特性サーミスタ素子
の主表面に第１の電極層の一部を露出させた第２の露出
部を設けることにより、主表面の中央部でトリミングす
ることができるものである。
【００１３】
【実施例】以下に、本発明による正特性サーミスタ装置
を電流制御用に適用する例を用いて、図１乃至図２にも
とづいて説明する。
を電流制御用に適用する例を用いて、図１乃至図２にも
とづいて説明する。
【００１４】図において、正特性サーミスタ装置１０
は、正特性サーミスタ素子１１を絶縁性材料からなるケ
ース１５内に挿入し、正特性サーミスタ素子１１の両主
表面を、ケース１５内の２個のバネ端子１６で挟みつけ
て導電的に接続して構成されているものである。
は、正特性サーミスタ素子１１を絶縁性材料からなるケ
ース１５内に挿入し、正特性サーミスタ素子１１の両主
表面を、ケース１５内の２個のバネ端子１６で挟みつけ
て導電的に接続して構成されているものである。
【００１５】バネ端子１６は、例えば、導電性が良くバ
ネ性がある金属板を必要に応じて半田付け性が良く電気
的接触抵抗が低い表面処理を施して、図１（ｂ）に示す
ように、ケース１５の外部へ導出するための端子部１６
ａおよび正特性サーミスタ素子１１と導通するためのバ
ネ部１６ｂとから構成される。
ネ性がある金属板を必要に応じて半田付け性が良く電気
的接触抵抗が低い表面処理を施して、図１（ｂ）に示す
ように、ケース１５の外部へ導出するための端子部１６
ａおよび正特性サーミスタ素子１１と導通するためのバ
ネ部１６ｂとから構成される。
【００１６】正特性サーミスタ素子１１は、正特性サー
ミスタ素体１２の両主表面に２層の電極層１３，１４を
形成して構成される。２層の電極層１３，１４は、正特
性サーミスタ素体２の両主表面全面にオーム性接触を得
るため、下層に、例えば、無電解ニッケルめっき層から
なる厚さほぼ１μｍの第１の電極層１３，１３と、その
上層にバネ端子１６，１６と良好な導電的接続をするた
めに銀を主成分とする厚さほぼ５μｍの第２の電極層１
４，１４とからなっている。この第２の電極層１４，１
４は第１の電極層１３，１３より外形寸法が小さく、第
２の電極層１４，１４の外周部外方に第１の電極層１
３，１３が円環状に露出して、第１の露出部Ｒ１，Ｒ１
を形成しているものである。この第１の露出部Ｒ１，Ｒ
１の幅は０．２〜２ｍｍ程度であり、第１の電極層１
３，１３全体と比較して小さいものである。また、第２
の電極層１４，１４の中央部には、円形の欠損部を設け
て第１の電極層１３，１３の一部を露出させ、第２の露
出部Ｒ２，Ｒ２を設けるものである。そして、正特性サ
ーミスタ装置１０に流れる電流がＯＮＮ−ＯＦＦするこ
とによる正特性サーミスタ素子１１の抵抗値の変化率が
増大しない範囲を維持するため、第２の露出部Ｒ２の表
面積は、第１の電極層１３の表面積の１０％以下に設定
されるものである。
ミスタ素体１２の両主表面に２層の電極層１３，１４を
形成して構成される。２層の電極層１３，１４は、正特
性サーミスタ素体２の両主表面全面にオーム性接触を得
るため、下層に、例えば、無電解ニッケルめっき層から
なる厚さほぼ１μｍの第１の電極層１３，１３と、その
上層にバネ端子１６，１６と良好な導電的接続をするた
めに銀を主成分とする厚さほぼ５μｍの第２の電極層１
４，１４とからなっている。この第２の電極層１４，１
４は第１の電極層１３，１３より外形寸法が小さく、第
２の電極層１４，１４の外周部外方に第１の電極層１
３，１３が円環状に露出して、第１の露出部Ｒ１，Ｒ１
を形成しているものである。この第１の露出部Ｒ１，Ｒ
１の幅は０．２〜２ｍｍ程度であり、第１の電極層１
３，１３全体と比較して小さいものである。また、第２
の電極層１４，１４の中央部には、円形の欠損部を設け
て第１の電極層１３，１３の一部を露出させ、第２の露
出部Ｒ２，Ｒ２を設けるものである。そして、正特性サ
ーミスタ装置１０に流れる電流がＯＮＮ−ＯＦＦするこ
とによる正特性サーミスタ素子１１の抵抗値の変化率が
増大しない範囲を維持するため、第２の露出部Ｒ２の表
面積は、第１の電極層１３の表面積の１０％以下に設定
されるものである。
【００１７】図１（ｂ）において、正特性サーミスタ素
子１１とバネ端子１６との電気的接続状態は、例えば、
バネ端子１６のバネ部１６ｂが二股状に分岐しているも
ので、導電性が良い正特性サーミスタ素子１１の円環状
の第２の電極層１４に直接接触するものである。
子１１とバネ端子１６との電気的接続状態は、例えば、
バネ端子１６のバネ部１６ｂが二股状に分岐しているも
ので、導電性が良い正特性サーミスタ素子１１の円環状
の第２の電極層１４に直接接触するものである。
【００１８】かかる構成の正特性サーミスタ装置１０を
電流制御回路に使用する場合、正特性サーミスタ装置１
０の抵抗値のばらつきが小さい狭偏差であることが要求
されていた。
電流制御回路に使用する場合、正特性サーミスタ装置１
０の抵抗値のばらつきが小さい狭偏差であることが要求
されていた。
【００１９】上述の狭偏差の正特性サーミスタ装置１０
を得る場合には、正特性サーミスタ素子１１の両主表面
の第２の露出部Ｒ２、Ｒ２に位置する第１の電極層１３
をトリミングする工程を設け、正特性サーミスタ素子１
１の抵抗値を調整することにより対応するものである。
を得る場合には、正特性サーミスタ素子１１の両主表面
の第２の露出部Ｒ２、Ｒ２に位置する第１の電極層１３
をトリミングする工程を設け、正特性サーミスタ素子１
１の抵抗値を調整することにより対応するものである。
【００２０】そして、トリミングする位置が正特性サー
ミスタ素子１１の両主表面のほぼ中央部に纏まっている
ため、トリミングに要する動作距離が短く、早く、容易
にトリミングすることができる。また、トリミングする
第２の露出部Ｒ２，Ｒ２である第１の電極層の厚さはほ
ぼ１μｍであり、第２の電極層の厚さほぼ５μｍに比較
して薄いためトリミングを高速で行うことができる。
ミスタ素子１１の両主表面のほぼ中央部に纏まっている
ため、トリミングに要する動作距離が短く、早く、容易
にトリミングすることができる。また、トリミングする
第２の露出部Ｒ２，Ｒ２である第１の電極層の厚さはほ
ぼ１μｍであり、第２の電極層の厚さほぼ５μｍに比較
して薄いためトリミングを高速で行うことができる。
【００２１】すなわち、電流制御用に用いる正特性サー
ミスタ装置の場合、特に、抵抗値のばらつきが小さい狭
偏差のものが望まれており、本発明によると、トリミン
グが容易なため狭偏差で且つマイグレーション抑制効果
を損なうことなく正特性サーミスタ装置１０を提供する
ことができる。
ミスタ装置の場合、特に、抵抗値のばらつきが小さい狭
偏差のものが望まれており、本発明によると、トリミン
グが容易なため狭偏差で且つマイグレーション抑制効果
を損なうことなく正特性サーミスタ装置１０を提供する
ことができる。
【００２２】尚、正特性サーミスタ素体１２は円板状に
限定されるものでなく角板状であってもよいものであ
る。また、第２の露出部Ｒ２，Ｒ２の形状も円形に限定
されるものでなく、例えば、四角等の異形であってもよ
い。そして、正特性サーミスタ素子１１の中央部に位置
する第２の露出部Ｒ２，Ｒ２は正特性サーミスタ素子１
１の両主表面に有する例を用いて説明したが、第２の露
出部Ｒ２は一表面にのみ形成されるものでもよい。ま
た、第２の露出部Ｒ２，Ｒ２は、第２の電極層１４，１
４の中央部に限定するものでなく、第２の電極層１４，
１４の領域内にあればどこにあってもよいものである。
限定されるものでなく角板状であってもよいものであ
る。また、第２の露出部Ｒ２，Ｒ２の形状も円形に限定
されるものでなく、例えば、四角等の異形であってもよ
い。そして、正特性サーミスタ素子１１の中央部に位置
する第２の露出部Ｒ２，Ｒ２は正特性サーミスタ素子１
１の両主表面に有する例を用いて説明したが、第２の露
出部Ｒ２は一表面にのみ形成されるものでもよい。ま
た、第２の露出部Ｒ２，Ｒ２は、第２の電極層１４，１
４の中央部に限定するものでなく、第２の電極層１４，
１４の領域内にあればどこにあってもよいものである。
【００２３】また、図１ではケースタイプについての例
を用いて説明しているが、リードタイプにも適用でき
る。
を用いて説明しているが、リードタイプにも適用でき
る。
【００２４】
【発明の効果】以上述べたように、本発明による正特性
サーミスタ装置１０では、正特性サーミスタ素子１１の
第２の露出部Ｒ２に位置する第１の電極層１３をトリミ
ングできる構成となっている。
サーミスタ装置１０では、正特性サーミスタ素子１１の
第２の露出部Ｒ２に位置する第１の電極層１３をトリミ
ングできる構成となっている。
【００２５】このため、本発明による正特性サーミスタ
素子１１では、第２の露出部Ｒ２に位置する第１の電極
層１３をトリミングすることになるが、その膜厚が１μ
ｍと薄いために早く且つ容易にトリミングすることがで
きる構造になった。
素子１１では、第２の露出部Ｒ２に位置する第１の電極
層１３をトリミングすることになるが、その膜厚が１μ
ｍと薄いために早く且つ容易にトリミングすることがで
きる構造になった。
【００２６】また、トリミングする第２の露出部Ｒ２が
正特性サーミスタ素子１１の周縁に位置しないため、正
特性サーミスタ素子１１の端面の角部にトリミングによ
る割れ及び欠けが発生することがなくなった。
正特性サーミスタ素子１１の周縁に位置しないため、正
特性サーミスタ素子１１の端面の角部にトリミングによ
る割れ及び欠けが発生することがなくなった。
【００２７】さらに、第２の露出部Ｒ２の面積が第１の
電極層１３の面積の１０％以下であるために、第２の電
極層１４と第２の露出部Ｒ２が相似形の場合、第２の電
極層１４の幅Ｈ１（図２）は第２の露出部Ｒ２の寸法Ｈ
２（図２）と同等以上になる。したがって、トリミング
が第２の露出部Ｒ２の領域を越えて第２の電極層１４ま
で達しても、トリミングによる正特性サーミスタ素体１
１の露出部分は、第２の電極層１４の内方に留まり、第
１の露出部Ｒ１にまで達することがない。このため、も
しトリミング部が第２の電極層１４まで食い込んでも第
２の電極層１４の外周端には第１の露出部Ｒ１が存在す
ることになり、シルバーマイグレーションが発生するこ
とがなくなった。
電極層１３の面積の１０％以下であるために、第２の電
極層１４と第２の露出部Ｒ２が相似形の場合、第２の電
極層１４の幅Ｈ１（図２）は第２の露出部Ｒ２の寸法Ｈ
２（図２）と同等以上になる。したがって、トリミング
が第２の露出部Ｒ２の領域を越えて第２の電極層１４ま
で達しても、トリミングによる正特性サーミスタ素体１
１の露出部分は、第２の電極層１４の内方に留まり、第
１の露出部Ｒ１にまで達することがない。このため、も
しトリミング部が第２の電極層１４まで食い込んでも第
２の電極層１４の外周端には第１の露出部Ｒ１が存在す
ることになり、シルバーマイグレーションが発生するこ
とがなくなった。
【００２８】また、本発明による正特性サーミスタ装置
１０の製造方法では、第２の電極層を形成後に、第２の
露出部Ｒ２をトリミングすることにより、正特性サーミ
スタ素子１１の抵抗値を調整するため、抵抗値が狭偏差
の正特性サーミスタ装置１０を容易に得ることができ
た。
１０の製造方法では、第２の電極層を形成後に、第２の
露出部Ｒ２をトリミングすることにより、正特性サーミ
スタ素子１１の抵抗値を調整するため、抵抗値が狭偏差
の正特性サーミスタ装置１０を容易に得ることができ
た。
【図１】（ａ）本発明に係る正特性サーミスタ装置であ
る発熱体の一実施例の正面断面図である。 （ｂ）正特性サーミスタ素子とバネ端子の接触関係を示
す一実施例の一部側面図である。
る発熱体の一実施例の正面断面図である。 （ｂ）正特性サーミスタ素子とバネ端子の接触関係を示
す一実施例の一部側面図である。
【図２】本発明に係る正特性サーミスタ素子の一実施例
の断面図である。
の断面図である。
【図３】従来の正特性サーミスタ素子の断面図である。
１０ 正特性サーミスタ装置 １１ 正特性サーミスタ素子 １２ 正特性サーミスタ素体 １３ 第１の電極層 １４ 第２の電極層 Ｒ１ 第１の露出部 Ｒ２ 第２の露出部
Claims (5)
- 【請求項１】板状の正特性サーミスタ素体の両主表面全
体に、銀以外の金属を主成分とし且つオーム性接触とな
る第１の電極層を設け、該第１の電極層の上層に銀を主
成分とする第２の電極層を設け、該第２の電極層の外周
端全周に前記第１の電極層の第１の露出部を有する正特
性サーミスタ素子を備えた正特性サーミスタ装置におい
て、 前記第２の電極層の領域内に前記第１の電極層の第２の
露出部を有し、且つ、該第２の露出部の面積が、第１の
電極層全体の面積の１０％以下であることを特徴とする
正特性サーミスタ装置。 - 【請求項２】前記第２の露出部が、前記正特性サーミス
タ素子の両主表面の中心部に位置することを特徴とする
請求項１記載の正特性サーミスタ装置。 - 【請求項３】前記第２の露出部に位置する第１の電極層
が、トリミングされる領域であることを特徴とする請求
項１及び２記載の正特性サーミスタ装置。 - 【請求項４】電流制御用に使用されることを特徴とする
請求項１乃至３記載の正特性サーミスタ装置。 - 【請求項５】板状の正特性サーミスタ素体を準備し、少
なくとも、該正特性サーミスタ素体の両主表面に、前記
第１の電極層を設ける工程と、該第１の電極層の上層に
前記第２の電極層を、該第２の電極層の外周端全周に前
記第１の電極層の第１の露出部及び前記第２の電極層の
領域内に前記第１の電極層の第２の露出部を有して設け
る工程と、を有する正特性サーミスタ装置の製造方法に
おいて、 前記第２の露出部に位置する第１の電極層を、トリミン
グすることを特徴とする正特性サーミスタ装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31363993A JPH07169602A (ja) | 1993-12-14 | 1993-12-14 | 正特性サーミスタ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31363993A JPH07169602A (ja) | 1993-12-14 | 1993-12-14 | 正特性サーミスタ装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169602A true JPH07169602A (ja) | 1995-07-04 |
Family
ID=18043744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31363993A Pending JPH07169602A (ja) | 1993-12-14 | 1993-12-14 | 正特性サーミスタ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169602A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998032286A1 (de) * | 1997-01-17 | 1998-07-23 | Siemens Matsushita Components Gmbh & Co. Kg | Elektrisches bauelement |
-
1993
- 1993-12-14 JP JP31363993A patent/JPH07169602A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998032286A1 (de) * | 1997-01-17 | 1998-07-23 | Siemens Matsushita Components Gmbh & Co. Kg | Elektrisches bauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0211763Y2 (ja) | ||
| US7334318B2 (en) | Method for fabricating a resistor | |
| JPH09190902A (ja) | チップ型抵抗器の構造及びその製造方法 | |
| JPH08241802A (ja) | サーミスタ装置及びその製造方法 | |
| US5197804A (en) | Resistance temperature sensor | |
| EP1041586B1 (en) | Chip thermistor | |
| JP3175102B2 (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| JPH07169602A (ja) | 正特性サーミスタ装置及びその製造方法 | |
| JP4408003B2 (ja) | 電気アッセンブリおよびデバイス | |
| JP2575400Y2 (ja) | サーミスタ | |
| JPH0636675A (ja) | ヒユーズ抵抗器およびその製造方法 | |
| JP2574499Y2 (ja) | サージ保護器 | |
| US20220301750A1 (en) | Resistor unit, manufacturing method therefor, and device provided with resistor unit | |
| JPH04365303A (ja) | 正抵抗温度係数発熱体およびその製造方法 | |
| JP3557762B2 (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JPH10101378A (ja) | 導電性加熱板およびその製造方法 | |
| JPH06333704A (ja) | 正特性サーミスタの製造方法 | |
| JPS6010701A (ja) | 正特性サ−ミスタ | |
| JPH08148308A (ja) | 電流制御装置 | |
| JPH113805A (ja) | 正特性サーミスタ | |
| JPH05275204A (ja) | 正特性サーミスタ装置 | |
| CN113284687A (zh) | 一种片式电阻器及其制备方法 | |
| JP2533247Y2 (ja) | バリスタ | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 | |
| JPS6076103A (ja) | サ−ミスタの製造方法 |