JPH0716432U - パワーオンリセット信号発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 供給電源がオフした後、短時間にオンしたと
きにも確実にリセット信号を発生することができるよう
にする。 【構成】 電源と接地間に抵抗とコンデンサを直列に接
続し、該抵抗とコンデンサの接続点にインバータを接続
し、該コンデンサに充電されている電荷を放電させる能
動素子を設けた構成としたものである。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半導体集積回路において、供給電源をオンしたとき、内部回路を初 期化するためのリセット信号を発生するパワーオンリセット信号発生回路に関し 、特に供給電源のオン、オフが短時間に繰り返し行なわれても確実にリセット信 号を発生するパワーオンリセット信号発生回路を提供するものである。

【０００２】

【従来の技術】

図４は、従来のパワーオンリセット信号発生回路の一例であり、電源４と接地 ５の間に、抵抗Ｒ１とコンデンサＣ１を直列に接続し、該抵抗Ｒ１とコンデンサ Ｃ１の接続点Ｂにインバータ２を接続した構成の回路である。

【０００３】 この回路の動作は、供給電源をオンすると、抵抗Ｒ１とコンデンサＣ１の値に よって定まるＣＲの時定数に従って、インバータ２の入力電位（接続点Ｂ）の上 昇が、電源の上昇（立ち上がり）に比べて遅れる。この接続点Ｂの電位がコンデ ンサＣ１への充電に伴って上昇し、インバータ２のしきい値を超えるとき、この 電源オンからの遅れ時間をパルス幅としたリセット信号を発生する。

【０００４】 上記のように、ＣＲの時定数により遅延された時間が作られ、この遅延時間に てリセット信号が発生し、回路装置の内部回路を初期化している。

【０００５】

【考案が解決しようとする課題】

しかし、供給電源をオフした場合を考えると、コンデンサＣ１に充電されてい る電荷は抵抗Ｒ１を通して放電されるようになっている。この抵抗Ｒ１とコンデ ンサＣ１の接続点Ｂにおける放電特性を図５に示す。

【０００６】 上記のようなパワーオンリセット信号発生回路では、供給電源をオフした後、 再度オンした場合において、コンデンサＣ１の電荷の放電が充分になされていな いときは、リセット信号を発生しなかったり、発生しても非常に短いパルスであ ったりと安定していない。このため、再度オンするには抵抗Ｒ１とコンデンサＣ １の時定数による放電時間だけ待たなければならなかった。また、確実に初期化 するためには、ＣＲの時定数が大きくなってしまい、長い放電時間を保有するた めそれに比例して供給電源をオンするには、さらなる待機時間を必要とする。

【０００７】 本考案は、上記問題を解消し、供給電源をオフした後、短時間に再度オンした 場合でも確実にリセット信号を発生させることを目的とする。

【０００８】

【課題を解決するための手段】

上記目的を達成するため、本考案は供給電源をオフした後に、コンデンサに充 電されている電荷を放電させる能動素子を設けるように構成したものである。

【０００９】

【作用】

上記のような構成にすることにより、供給電圧をオフにするとコンデンサに充 電されている電荷は、能動素子が放電経路となって放電されることになる。

【００１０】

【実施例】

図１は本考案における一実施例を示す回路図である。図において１はＰチャネ ルＭＯＳ電界効果トランジスタである。電源４と接地５の間に、抵抗Ｒ１とコン デンサＣ１を直列に接続し、抵抗Ｒ１とコンデンサＣ１との接続点にインバータ ２を接続し、さらにＰチャネルＭＯＳトランジスタ１のドレインとソースをコン デンサＣ１に並列に接続し、ゲートを電源４に接続した構成としたものである。 この回路の動作は、従来例と同じように、供給電源をオンしたときは、一定時間 のパルス幅を有するリセット信号を発生する。

【００１１】 本考案により改良した点は、供給電源をオフした後の動作であり、詳しく説明 する。まず、供給電源がオン状態で内部回路が動作しているとき、抵抗Ｒ１とコ ンデンサＣ１の接続点Ａの電位は、コンデンサＣ１に電荷が充分に充電されてお り、供給電圧にほぼ等しい電圧となっている。ここで供給電源をオフにすると、 コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通って放電を開始しようとす る。

【００１２】 このとき、トランジスタ１のゲート電圧は、供給電圧をオフしたため、接続点 Ａよりも電位が低くなっており、その結果、トランジスタ１はオン状態となり、 トランジスタ１自身にてコンデンサＣ１の電荷を消費するとともに、放電経路と なって、瞬時に接続点Ａの電位が下がる。このように動作するので、供給電源を オフした後、短時間にオンしても確実にリセット信号を発生させることができる 。この抵抗Ｒ１とコンデンサＣ１の接続点ＡにおけるコンデンサＣ１の放電特性 を図３に示す。

【００１３】 本考案の他の実施例を図２に示す。図において図１の符号と同一のものは同一 または相当するものを示す。本実施例は、直列接続した抵抗Ｒ１の一端を接地と し、コンデンサＣ１の一端に電源を接続したものである。このような構成におい ても前述と同様な動作を行なうことができる。

【００１４】

【考案の効果】

以上説明したように本考案によれば、供給電源をオフした後短時間にオンして も、リセット信号を発生することが可能となり、半導体集積回路の初期化を確実 に行なうことができる。

【図面の簡単な説明】

【図１】本考案の一実施例を示す回路図である。

【図２】本考案の他の実施例を示す回路図である。

【図３】接続点Ａにおける放電特性のグラフである。

【図４】従来のパワーオンリセット信号発生回路の回路
図である。

【図５】接続点Ｂにおける放電特性のグラフである。

【符合の説明】

１ ＰチャネルＭＯＳ電界効果トランジスタ ２ インバータ Ｒ１ 抵抗 Ｃ１ コンデンサ

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 電源と接地間に抵抗とコンデンサを直列
   接続し、該抵抗とコンデンサの接続点にインバータを接
   続してなり、供給電源をオンすると、一定時間のパルス
   幅を有するリセット信号を発生するパワーオンリセット
   信号発生回路において、供給電源をオフした時、該コン
   デンサに充電されている電荷を放電させる能動素子を設
   けたことを特徴とするパワーオンリセット信号発生回
   路。
2. 【請求項２】 前記充電されている電荷を放電させる能
   動素子は、ドレインとソースを該コンデンサに並列に接
   続し、ゲートを電源に接続したＰチャネルＭＯＳ電界効
   果トランジスタであることを特徴とする請求項１記載の
   パワーオンリセット信号発生回路。