JP2019134639A

JP2019134639A - 電子機器

Info

Publication number: JP2019134639A
Application number: JP2018016762A
Authority: JP
Inventors: 加藤　真規; Masanori Kato; 真規加藤
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2018-02-01
Filing date: 2018-02-01
Publication date: 2019-08-08

Abstract

【課題】電源オフ時に電源回路の出力コンデンサーの残留電荷が適切に放出される電子機器を提供する。【解決手段】電源回路１は、電子機器の内部電源電圧Ｖｃｃを生成する。電源回路１の出力コンデンサー２には電荷放出回路１１が並列に接続されている。負電圧生成回路１２は、電源オン状態において所定の負電圧を出力電圧として生成し電源オフ状態で動作を停止する。電荷放出回路１１は、負電圧生成回路１２の出力電圧がゲート・ソース間に印加されるスイッチング素子２２を備える。スイッチング素子２２は、ゲート・ソース間電圧Ｖｇが所定の負電圧であるときにオフ状態であり、ゲート・ソース間電圧がゼロボルトであるときにオン状態である。【選択図】図１

Description

本発明は、電子機器に関するものである。

商用電源から電源電力を供給される電子機器においては、電源オフ状態、スタンバイ状態などの低電力状態で、コンセントから電源ケーブルを抜くことなどによって商用電源が遮断されると、電源回路の出力コンデンサーに電荷が溜まったままになり、修理作業時などに不具合（活線挿抜による内部回路の故障、作業者の感電など）が発生することがある。

ある装置は、出力コンデンサーに対して並列にソース・ドレインが接続されたＭＯＳ（Metal Oxide Semiconductor）トランジスターを備え、内蔵の制御回路で、そのＭＯＳトランジスターのゲートに正電圧を与えることで、そのＭＯＳトランジスターをオンさせて、コンデンサーの残留電荷を放出させている（例えば特許文献１参照）。

特開２０１０−１４８２３４号公報

しかしながら、上述の装置では、出力コンデンサーの残留電荷が完全に消費される前に制御回路の動作が停止し、ＭＯＳトランジスターのゲートへ正電圧が印加されなくなると、出力コンデンサーに電荷が残ってしまい、依然として、上述の不具合が発生する可能性がある。

本発明は、上記の問題に鑑みてなされたものであり、電源オフ時に電源回路の出力コンデンサーの残留電荷が適切に放出される電子機器を得ることを目的とする。

本発明に係る電子機器は、当該電子機器の内部電源電圧を生成する電源回路と、前記電源回路の出力コンデンサーと、前記出力コンデンサーに並列に接続された電荷放出回路と、電源オン状態において所定の負電圧を出力電圧として生成し電源オフ状態で動作を停止する負電圧生成回路とを備える。そして、前記電荷放出回路は、前記負電圧生成回路の出力電圧がゲート・ソース間に印加されるスイッチング素子を備える。前記スイッチング素子は、ゲート・ソース間電圧が前記所定の負電圧であるときにオフ状態であり、ゲート・ソース間電圧がゼロボルトであるときにオン状態である。

本発明によれば、電源オフ時に電源回路の出力コンデンサーの残留電荷が適切に放出される電子機器が得られる。

本発明の上記又は他の目的、特徴および優位性は、添付の図面とともに以下の詳細な説明から更に明らかになる。

図１は、本発明の実施の形態１に係る電子機器の構成を示す回路図である。図２は、図１に示す電子機器の動作を説明するタイミングチャートである。

以下、図に基づいて本発明の実施の形態を説明する。

実施の形態１．

図１は、本発明の実施の形態１に係る電子機器の構成を示す回路図である。図１に示す電子機器は、例えば画像形成装置（プリンター、複合機など）であって、商用電源から供給される電力を使用して動作する。

図１に示す電子機器は、電源回路１、および電源回路１の出力コンデンサー２を備える。電源回路１は、当該電子機器の内部電源電圧Ｖｃｃ（例えば５ボルト）を生成する。例えば、電源回路１は、商用電源に接続されるスイッチング電源の２次側の回路である。内部電源電圧Ｖｃｃは、コントローラー４１などの負荷に印加される。コントローラー４１は、内部電源電圧Ｖｃｃで動作し、データ処理（例えば画像処理など）、内部装置（例えば印刷装置など）の制御などを実行する。コントローラー４１は、ＡＳＩＣ（Application Specific Integrated Circuit）や所定のプログラムを実行するマイクロプロセッサーなどで構成されている。

さらに、図１に示す電子機器は、電荷放出回路１１および負電圧生成回路１２を備える。

電荷放出回路１１は、出力コンデンサー２に並列に接続され、電源オフ時に出力コンデンサー２の残留電荷を放出させる。電荷放出回路１１は、抵抗２１およびスイッチング素子２２を備え、抵抗２１およびスイッチング素子２２は、直列に接続されている。つまり、スイッチング素子２２のソースおよびドレインが、抵抗２１を介して出力コンデンサー２に並列に接続されている。

スイッチング素子２２には、負電圧生成回路１２の出力電圧がゲート・ソース間に印加される。スイッチング素子２２は、ゲート・ソース間電圧Ｖｇが上述の所定の負電圧であるときにオフ状態であり（つまり、ドレイン・ソース間の抵抗が略絶縁状態であり）、ゲート・ソース間電圧Ｖｇがゼロボルトであるときにオン状態である（つまり、ドレイン・ソース間の抵抗が導通状態である）。

実施の形態１では、スイッチング素子２２は、Ｎチャネルの接合型ＦＥＴである。なお、スイッチング素子２２は、Ｎチャネルのデプレッション型のＭＯＳＦＥＴでもよい。

負電圧生成回路１２は、電源オン状態において所定の負電圧を出力電圧として生成し電源オフ状態で動作を停止する。

実施の形態１では、負電圧生成回路１２は、チャージポンプ回路を備え、そのチャージポンプ回路によって所定の負電圧を生成する。つまり、図１に示すように、負電圧生成回路１２では、矩形パルスを出力する発振回路３１、コンデンサーＣ１，Ｃ２およびダイオードＤ１，Ｄ２によって、チャージポンプ回路が形成されている。

実施の形態１に係る電子機器は、電源回路１３、および電源回路１３の出力コンデンサー１４を備える。電源回路１３は、電源回路１とは別の電源回路であって、負電圧生成回路１２の電源電圧を生成する。例えば、電源回路１３は、商用電源に接続されるスイッチング電源の２次側の回路である。

実施の形態１では、商用電源から電力が供給されている状態（電源オン状態）では、電源回路１３により負電圧生成回路１２の電源電力が供給され、負電圧生成回路１２は動作するが、商用電源が遮断されると（電源オフ状態となり）、電源回路１３からの電力供給が停止するため、負電圧生成回路１２は動作せず、負電圧生成回路１２の出力電圧は所定の負電圧にはならず略ゼロボルトになる。

さらに、出力コンデンサー１４は、出力コンデンサー２より静電容量の小さいコンデンサーとされ、電源オフ時に、電源回路１３の電源電圧は、上述の内部電源電圧Ｖｃｃより早く垂下する。

次に、実施の形態１に係る電子機器の動作について説明する。図２は、図１に示す電子機器の動作を説明するタイミングチャートである。

電源オン状態では、電源回路１および出力コンデンサー２によって、所定基準値（−Ｖｏ）の内部電源電圧Ｖｃｃがコントローラー４１などの内部デバイスに印加されている。また、電源オン状態では、負電圧生成回路１２は、所定の負電圧（−Ｖｂ）をゲート・ソース間電圧Ｖｇとしてスイッチング素子２２に印加しており、スイッチング素子２２がオフ状態であるので、電荷放出回路１１の導電電流Ｉｄは略ゼロである。したがって、電源オン時には、電荷放出回路１１での消費電力は略ゼロとなる。

そして、商用電源が遮断され電源オフ状態になると、図２に示すように、負電圧生成回路１２は動作を停止するため、負電圧生成回路１２の出力電圧、つまり、スイッチング素子２２のゲート・ソース間電圧Ｖｇは、略グランドレベルまで上昇していく。これにより、スイッチング素子２２がオン状態となり、電荷放出回路１１の導電電流Ｉｄが略ゼロから増加し、出力コンデンサー２の残留電荷の減少とともに、内部電源電圧Ｖｃｃの値が略ゼロまで減少していく。

以上のように、上記実施の形態１によれば、電源回路１は、当該電子機器の内部電源電圧Ｖｃｃを生成する。電源回路１の出力コンデンサー２には電荷放出回路１１が並列に接続されている。負電圧生成回路１２は、電源オン状態において所定の負電圧を出力電圧として生成し電源オフ状態で動作を停止する。そして、電荷放出回路１１は、負電圧生成回路１２の出力電圧がゲート・ソース間に印加されるスイッチング素子２２を備える。スイッチング素子２２は、ゲート・ソース間電圧Ｖｇが上述の所定の負電圧であるときにオフ状態であり、ゲート・ソース間電圧がゼロボルトであるときにオン状態である。

これにより、出力コンデンサー２が放電されない場合には内部電源電圧Ｖｃｃ（つまり、出力コンデンサー２の両端電圧）が長時間で徐々に低下するが、電源オフ時に電源回路１の出力コンデンサー２の残留電荷が短時間で急峻に放出される。つまり、負電圧生成回路１２への電源電力の供給が停止すると、その後、継続して、スイッチング素子２２がオン状態となり、出力コンデンサー２の両端が、抵抗２１およびスイッチング素子２２を介して互いに電気的に接続されるため、出力コンデンサー２における略すべての残留電荷が短時間で放出される。

実施の形態２．

実施の形態２では、コントローラー４１は、電源オフを検知すると、負電圧生成回路１２の動作を停止させる。これにより、スイッチング素子２２のゲート・ソース電圧は略ゼロとなる。

例えば、コントローラー４１は、内部電源電圧Ｖｃｃが所定値より低くなると、所定の制御信号を発振回路３１に出力して、負電圧生成回路１２（つまり、発振回路３１）の電源電圧に拘わらず発振回路３１の動作を停止させる。その後、コントローラー４１の動作が停止しても、負電圧生成回路１２（つまり、発振回路３１）の動作は継続して停止したままとなり、出力コンデンサー２の残留電荷が放出される。

なお、実施の形態２に係る電子機器のその他の構成および動作については実施の形態１と同様であるので、その説明を省略する。

実施の形態２では、電源回路１３および出力コンデンサー１４を省略し、内部電源電圧Ｖｃｃを電源電圧として負電圧生成回路１２に印加するようにしてもよい。

なお、上述の実施の形態に対する様々な変更および修正については、当業者には明らかである。そのような変更および修正は、その主題の趣旨および範囲から離れることなく、かつ、意図された利点を弱めることなく行われてもよい。つまり、そのような変更および修正が請求の範囲に含まれることを意図している。

本発明は、例えば、画像形成装置に適用可能である。

１電源回路
２出力コンデンサー
１１電荷放出回路
１２負電圧生成回路
２２スイッチング素子
４１コントローラー

Claims

電子機器において、
当該電子機器の内部電源電圧を生成する電源回路と、
前記電源回路の出力コンデンサーと、
前記出力コンデンサーに並列に接続された電荷放出回路と、
電源オン状態において所定の負電圧を出力電圧として生成し電源オフ状態で動作を停止する負電圧生成回路とを備え、
前記電荷放出回路は、前記負電圧生成回路の出力電圧がゲート・ソース間に印加されるスイッチング素子を備え、
前記スイッチング素子は、ゲート・ソース間電圧が前記所定の負電圧であるときにオフし、ゲート・ソース間電圧がゼロボルトであるときにオンすること、
を特徴とする電子機器。
前記スイッチング素子は、接合型ＦＥＴ、または、デプレッション型のＭＯＳＦＥＴであることを特徴とする請求項１記載の電子機器。
前記負電圧生成回路は、前記電源回路とは別の電源回路により電源電圧を印加され、
前記別の電源回路の電源電圧は、電源オフ時に、前記内部電源電圧より早く垂下すること、
を特徴とする請求項１または請求項２記載の電子機器。
前記内部電源電圧で動作するコントローラーをさらに備え、
前記コントローラーは、電源オフを検知すると、前記負電圧生成回路の動作を停止させること、
を特徴とする請求項１または請求項２記載の電子機器。