JPH07161908A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07161908A
JPH07161908A JP5309482A JP30948293A JPH07161908A JP H07161908 A JPH07161908 A JP H07161908A JP 5309482 A JP5309482 A JP 5309482A JP 30948293 A JP30948293 A JP 30948293A JP H07161908 A JPH07161908 A JP H07161908A
Authority
JP
Japan
Prior art keywords
lead
frame
bus bar
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5309482A
Other languages
English (en)
Inventor
Hiroshi Yoshimura
洋 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5309482A priority Critical patent/JPH07161908A/ja
Publication of JPH07161908A publication Critical patent/JPH07161908A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は役割の異なるリードが交差するリー
ドフレームを使用する半導体装置に関し、ワイヤと他リ
ード等との短絡を回避し、ワイヤの配線の安定性向上を
図ることを目的とする。 【構成】 電極パッド32a が形成された半導体チップ
32を搭載したステージフレーム33と、リードフレー
ム35と、バスバーフレーム36とを重ね合わせてマル
チフレーム構造とする。そして、リードフレーム35の
リード端子37にバスバーフレーム36のバスバー38
の交差部分で立体部39a を形成して配置すると共に、
該リード端子37とバスバー38をボンディングするワ
イヤ40a,40b が略同一長となるように配置する構
成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、役割の異なるリードが
交差するリードフレームを使用する半導体装置に関す
る。
【0002】近年、半導体装置は信頼性の向上が要求さ
れてきている。特に半導体装置の高集積化に伴って使用
されるリードフレームが微細化してきており、また複数
のリードフレームを使用するマルチフレーム構造のもの
もあり、ワイヤボンディングにおけるワイヤの他リード
との短絡を回避する必要がある。
【0003】
【従来の技術】図5に、従来のマルチフレームの半導体
装置の構成図を示す。図5は、半導体装置11のパッケ
ージング前の状態を示したもので、半導体チップ12を
搭載したステージフレーム13と、リード14a 及びバ
スバー14b が形成されたリードフレーム14(後述す
る)とが例えばポイント溶接等で重ね合わされて構成さ
れる。
【0004】半導体チップ12には中央線上に所定数の
電極パッド12a が形成されており、この電極パッド1
a とリードフレーム14のリード14a 及びバスバー
14 b との間でワイヤ15a ,15b により電気的接続
が行なわれる。すなわち、電極パッド12a とリード1
a とがワイヤ15a で接続され、電極パッド12a
バスバー14b とがワイヤ15b で接続される(後述す
る)。
【0005】ここで、図6に、図5のフレーム構造の説
明図を示す。図6(A)はリードフレーム14を示して
おり、図6(B)はステージフレームを示している。
【0006】図6(A)に示すリードフレーム14は、
クレドール21,21間にタイバー22が一体的に架設
され、タイバー22に内側に延出して所定数のリード1
aが一体的に形成されると共に、該リード14a を所
定数の群で内包する環状のバスバー14b が所定数一体
的に形成されたものである。
【0007】また、図6(B)に示すステージフレーム
13は、クレドール23,23よりサポートバー2
a ,24b を介してステージ25が一体的に形成され
たもので、このステージ25上に接着剤により半導体チ
ップ12が搭載されるものである。
【0008】一方、図7に、図5のワイヤボンディング
の説明図を示す。図7(A)に示すように、ステージ2
5上に半導体チップ12が搭載され、半導体チップ12
の上方にリードフレーム14のリード14a が配置さ
れ、リード14a の内側にバスバー14b が配置されて
いる。そのため、リード14a と半導体チップ12の電
極パッド(12a )との間を接続するワイヤ15a はバ
スバー14b を飛び越えて配線される。
【0009】一方、図7(B)に示すように、バスバー
14b と半導体チップ12の電極パッド(12a )との
間を接続するワイヤ15b は間に何も介在されずに配線
される。
【0010】
【発明が解決しようとする課題】しかし、上述のように
ワイヤボンディングで使用されるワイヤ15a ,15b
は、径数十μmの金線が一般的であり、強度が低く外力
が加えられたときに変形し易い。そのため、図7(A)
に示すようにバスバー14b を飛び越えた配線では、図
7(C)に示すようにワイヤ15a がバスバー14b
短絡を生じるという問題がある。
【0011】また、図7(A),(B)に示すように、
リード14a とのワイヤ15a によるワイヤボンディン
グと、バスバー14b とのワイヤ15b によるワイヤボ
ンディングとで2種類の配線が必要であることから、ボ
ンディング性の低下やボンディング時間の増加を招くと
いう問題がある。
【0012】そこで、本発明は上記課題に鑑みなされた
もので、ワイヤと他リード等との短絡を回避し、ワイヤ
配線の安定性を図る半導体装置を提供することを目的と
する。
【0013】
【課題を解決するための手段】上記課題は、所定数の電
極パッドが形成された半導体チップがステージ上に搭載
され、該半導体チップの周辺に配置された配線端子と該
電極パッドとの間でワイヤにより電気的接続が行われる
半導体装置において、前記配線端子は、所定役割の所定
数のリード群で構成され、異なる役割の互いのリード群
の交差部分で立体的に配置させることにより解決させ
る。
【0014】そして、前記所定数のリード群における前
記ワイヤを接続する端部が、前記半導体チップの電極パ
ッドとの間で該ワイヤが略同一長さで接続される位置に
配置されて構成される。
【0015】
【作用】上述のように、所定役割の所定数のリード群で
配線端子が構成され、異なる役割の互いのリード群の交
差部分を立体的に配置させる。これにより、従来のよう
に異なる役割のリード群を平面的に配置することで配線
されるワイヤが他リード群を飛び越える状態を生じてい
たが、立体的に配置することで間に何も介在させずにワ
イヤ配線が可能となり、他リード群との短絡を回避させ
ることが可能となる。
【0016】また、それぞれのリード群のワイヤ接続す
る端部がワイヤが同一長さとなる位置に配置されること
で、該ワイヤの長さ、配線形状が同一となり、ボンディ
ング時間が短縮し、ワイヤ配線の安定性を向上させるこ
とが可能となるものである。
【0017】
【実施例】図1に、本発明の一実施例の構成部を示す。
図1(A)は半導体装置31のパッケージング前の状態
における概略斜視図であり、図1(B)は図1(A)の
A−A断面の主要部分図、図1(C)は図1(A)のB
−B断面の主要部分図である。
【0018】図1(A)〜(C)において、電極パッド
32a が形成された半導体チップ32がステージフレー
ム33のステージ34上に搭載されており、信号系リー
ド端子のリード群が一体的に形成された金属フレームで
あるリードフレーム35と、電源系バスバーのリード群
が一体的に形成された金属フレームであるバスバーフレ
ーム36とでそれぞれ重合されて構成される(後述す
る)。
【0019】すなわち、図1(A)はステージフレーム
33、リードフレーム35、及びバスバーフレーム36
が重ね合わされマルチフレーム(MF)のLOC(Lead
OnChip) 構造の半導体装置31である。
【0020】この場合、リードフレーム35の各リード
端子37と、バスバーフレーム36のバスバー38との
交差部分で、該各リード37に形成された山型台形状に
折曲された立体部39a 内に非接触状態でバスバー38
が位置される立体構造とされる。
【0021】また、各リード端子37とバスバー38の
ワイヤボンディングされる各端部が、ワイヤボンディン
グされるワイヤ配線が略同一長さ(同一形状)となる位
置に配置される。
【0022】そして、図1(B)に示すように、半導体
チップ32の所定の電極パッド32 a と対応するリード
端子37が例えば径数十μmの金のワイヤ40a により
ワイヤボンディングされて電気的接続が行われる。ま
た、図1(C)に示すように、バスバー38と対応する
半導体チップ32の所定の電極パッド32a とが例えば
径数十μmの金のワイヤ40b によりワイヤボンディン
グされて電気的接続が行われる。
【0023】すなわち、半導体チップ32の電極パッド
32a に対応させて上述のようにリード端子37とバス
バー38の端部の配置させていることにより、ワイヤ4
aとワイヤ40b との長さは略同一長さになると共
に、略同一の配線形状となる。
【0024】ここで、図2に、図1のフレーム構造の説
明図を示す。図2(A)はリードフレームの概略斜視
図、図2(B)はバスバーフレームの概略斜視図、図2
(C)はリードフレームとバスバーフレームを重ね合わ
せた概略斜視図である。
【0025】図2(A)のリードフレーム35は、平行
配置されたクレドール41間に所定間隔でタイバー42
a ,42b が架設されるように鉄−ニッケル合金や銅合
金等で一体的に形成され、タイバー42a ,42b より
内側方向に所定数のリード端子37が同一長さで延出さ
れて一体的に形成される。そして、リード端子37の所
定位置(バスバー38と交差する位置)を山型台形状に
プレスで折曲加工した立体部39a がそれぞれ形成され
たものである。
【0026】また、図2(B)に示すバスバーフレーム
36は、平行配置されたクレドール43間に所定間隔で
タイバー44a ,44b が架設されるように銅合金(又
は鉄−ニッケル合金)等で一体的に形成されると共に、
タイバー44a ,44b より内側方向に所定数のバスバ
ー38がリード端子37と同一長さ及び同一高さになる
ようにシフトされて延出され、一体的に形成される。こ
のバスバー38は、タイバー44a ,44b それぞれで
接続バー38a ,38b により一体的に連結される。な
お、上述のようにバスバー38は、リードフレーム35
の板厚分上方にシフトされて重ねたときにリード端子3
7と同一平面上に配置されるようにしている。これによ
り、アウタリードの曲げ加工時に長さが不揃いになるの
を防止している。
【0027】そして、図2(C)に示すように、リード
フレーム35とバスバーフレーム36とを重ね合わせる
と、リード端子37の立体部39a とバスバー38(接
続バー38a ,38b )とで立体構造となり、リード端
子37の一つの群を仕切るようにバスバー38のワイヤ
ボンディングを行う端部が位置される。
【0028】続いて、図3に、図1のステージフレーム
の説明図を示す。図3(A)は半導体チップ32を示し
ており、中心線上に電極パッド32a が配列されて形成
される。図3(B)はステージフレーム33を示したも
ので、平行配置されたクレドール45に所定間隔でタイ
バー46a ,46b が銅合金(又は鉄−ニッケル合金)
等で一体的に形成され、タイバー46a ,46b 間で上
下タイバー45よりサポートバー47a ,47b を介し
てステージ34が一体的に形成されたものである。そし
て、ステージ34上にダイス付け用の接着剤48が塗布
され、図3(C)に示すように半導体チップ32がダイ
ス付けされる。
【0029】この図3(C)のステージフレームに、図
2(C)に示すリードフレーム35とバスバーフレーム
36の重ねられたものが重ね合わされ、所定箇所を例え
ばポイント溶接して、図1(A)のような構造とする。
すなわち、対向するリード端子37及び対向するバスバ
ー38(ワイヤボンディングされる端部)で形成される
空間に半導体チップ32の電極パッド32a が位置され
て、対応するそれぞれでワイヤボンディングされるもの
である。
【0030】このように、電極パッド32a とリード端
子37及びバスバー38との間でワイヤ40a ,40b
で行うボンディングは、これらの間に介在されるものが
なく行うことができ、従来(図7(C))に示すような
ワイヤ変形による他との短絡を回避することができる。
また、ワイヤ40a ,40b は略同一長さであって、略
同一形成で配線することができることから、ボンディン
グ時間が短縮され、ワイヤ配線の安定性を向上させるこ
とができ、ひいては半導体装置31の信頼性を向上させ
ることができるものである。
【0031】次に、図4に、本発明の他の立体構造の説
明図を示す。図4(A)ではリード端子37にアーチ形
状の立体部39b を形成する。図4(B)ではリード端
子37に山型四角形状の立体部39c を形成する。
【0032】図4(C)ではリード端子27の折曲部分
をハーフエッチングにより薄くしておき、この部分で山
型台形状の立体部39d を形成する。これによれば、全
体の厚さを薄くすることができるものである。
【0033】また、図4(D)ではバスバー38Aのリ
ード端子37との交差部分を例えばハーフエッチングに
より薄く形成するもので、その分リード端子37の立体
部39a (39b ,39c )の高さを低くすることがで
き、図4(C)と同様に全体厚さを薄くすることができ
る。図4(E)は、図4(C)と図4(D)を組み合わ
せたもので、リード端子37の薄い立体部39d を形成
すると共にバスバー38の交差部分を薄く形成してさら
に全体厚さを薄くすることができるものである。
【0034】図4(F)では、バスバー38(又は38
A)に対して逆に下方に立体部39 e (又は39d )を
形成する。図4(G)では、リード端子37には立体部
を形成せず、バスバー38(接続バー38a )に、該リ
ード端子37と交差する部分で立体部38c1〜38c3
形成したものである。なお、図4(G)において、リー
ド端子37がバスバー38(接続バー38a )の立体部
38c1〜38c3を図4(C)〜(E)のように薄く形成
してもよい。
【0035】そして、図4(H)では、リード端子37
とバスバー38(接続バー38a )の交差部分で互いに
立体部38c1,39a を形成するものである。
【0036】なお、図4(A)〜(H)では立体構造の
例を示したものであって、これに限られるものではな
く、互いに立体交差していればその形状は問わない。
【0037】ところで、上記実施例では、マルチフレー
ム構造の半導体装置を例として説明したが、単一の金属
フレームで役割の異なるリード端子等を交差させること
で小型化、高信頼性等を図ることができる場合には、本
発明のように立体構造とすることにより実現することが
できるものである。
【0038】また、上記実施例ではステージフレーム3
3を含めて3枚の金属フレームでマルチフレームを構成
した場合を示したが、金属フレームの数はリード群の役
割に応じて適宜選択されるものである。
【0039】
【発明の効果】以上のように本発明によれば、所定役割
の所定数のリード群で配線端子を構成し、異なる役割の
互いのリード群の交差部分を立体的に配置すると共に、
ワイヤ長を略同一になるように配置することにより、ワ
イヤと他リード等との短絡を回避し、ワイヤ配線の安定
性の向上を図ることができ、半導体装置の信頼性を向上
させることができるものである。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図である。
【図2】図1のフレーム構造の説明図である。
【図3】図1のステージフレームの説明図である。
【図4】本発明の他の立体構造の説明図である。
【図5】従来のマルチフレームの半導体装置の構成図で
ある。
【図6】図5のフレーム構造の説明図である。
【図7】図5のワイヤボンディングの説明図である。
【符号の説明】
31 半導体装置 32 半導体チップ 32a 電極パッド 33 ステージフレーム 34 ステージ 35 リードフレーム 36 バスバーフレーム 37 リード端子 38,38A バスバー 38a ,38b 接続バー 39a 〜39e 立体部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 所定数の電極パッド(32a )が形成さ
    れた半導体チップ(32)がステージ(34)上に搭載
    され、該半導体チップ(32)の周辺に配置された配線
    端子と該電極パッド(32a )との間でワイヤ(4
    a ,40b )により電気的接続が行われる半導体装置
    において、 前記配線端子は、所定役割の所定数のリード群(37,
    38)で構成され、異なる役割の互いのリード群(3
    7,38)の交差部分で立体的に配置させることを特徴
    とする半導体装置。
  2. 【請求項2】 前記所定数のリード群(37,38)に
    おける前記ワイヤ(40a ,40b )を接続する端部
    が、前記半導体チップ(32)の電極パッド(32a
    との間でワイヤ(40a ,40b )が略同一長さで接続
    される位置に配置されることを特徴とする請求項1記載
    の半導体装置。
  3. 【請求項3】 前記配線端子は、信号系リード端子(3
    7)のリード群と、電源系バスバー(38)のリード群
    とで構成されることを特徴とする請求項1又は2記載の
    半導体装置。
  4. 【請求項4】 前記所定数のリード群(37,38)で
    構成される前記配線端子が単一の金属フレームで形成さ
    れることを特徴とする請求項1乃至3記載の半導体装
    置。
  5. 【請求項5】 前記配線端子が前記所定役割のリード群
    (37,38)ごとの所定数の金属フレーム(35,3
    6)で構成され、前記半導体チップ(32)を搭載する
    前記ステージ(34)が形成されたステージフレーム
    (33)と、該所定数の金属フレーム(35,36)を
    重合させる構造とすることを特徴とする請求項1乃至3
    記載の半導体装置。
JP5309482A 1993-12-09 1993-12-09 半導体装置 Withdrawn JPH07161908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5309482A JPH07161908A (ja) 1993-12-09 1993-12-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5309482A JPH07161908A (ja) 1993-12-09 1993-12-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH07161908A true JPH07161908A (ja) 1995-06-23

Family

ID=17993524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5309482A Withdrawn JPH07161908A (ja) 1993-12-09 1993-12-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH07161908A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202485A (ja) * 1997-05-30 2006-08-03 Micron Technology Inc 256Megダイナミックランダムアクセスメモリ
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
WO2019021679A1 (ja) * 2017-07-26 2019-01-31 日本電産株式会社 モータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202485A (ja) * 1997-05-30 2006-08-03 Micron Technology Inc 256Megダイナミックランダムアクセスメモリ
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
WO2019021679A1 (ja) * 2017-07-26 2019-01-31 日本電産株式会社 モータ

Similar Documents

Publication Publication Date Title
EP0881680B1 (en) Semiconductor device
JPS63206166A (ja) 大電力パワ−モジユ−ル
JP2828056B2 (ja) 半導体装置及びその製造方法
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
JPH07161908A (ja) 半導体装置
JP2519806B2 (ja) 樹脂封止型半導体装置
JPH0738050A (ja) 半導体装置及びその製造方法
JP3715229B2 (ja) 半導体装置及びその製造方法
JPS6028256A (ja) 半導体装置
JP2629853B2 (ja) 半導体装置
JPH04199563A (ja) 半導体集積回路用パッケージ
JP2969301B2 (ja) 半導体装置
JPH0621305A (ja) 半導体装置
JPH02246126A (ja) 半導体装置
JPS5930538Y2 (ja) 半導体装置
JPH02216839A (ja) 半導体装置
JPS61248456A (ja) 混成集積回路装置及びそれに使用するリ−ドフレ−ム
JP2000077595A (ja) リードフレーム及び半導体集積回路装置
JPH02159752A (ja) リードフレーム
JPS621239A (ja) 半導体装置
JPH0290635A (ja) 樹脂封止型半導体装置のリードフレーム
JPS63272062A (ja) リ−ドフレ−ム
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPH0637234A (ja) 半導体装置
JPH08255863A (ja) リードフレーム及びこれを用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306