JPH07161731A - 狭禁止帯幅特性を有する炭素ドーピング・シリコン半導体デバイスとその方法 - Google Patents
狭禁止帯幅特性を有する炭素ドーピング・シリコン半導体デバイスとその方法Info
- Publication number
- JPH07161731A JPH07161731A JP6259712A JP25971294A JPH07161731A JP H07161731 A JPH07161731 A JP H07161731A JP 6259712 A JP6259712 A JP 6259712A JP 25971294 A JP25971294 A JP 25971294A JP H07161731 A JPH07161731 A JP H07161731A
- Authority
- JP
- Japan
- Prior art keywords
- carbon
- semiconductor layer
- silicon
- crystalline semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 81
- 239000010703 silicon Substances 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims description 30
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 63
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000002019 doping agent Substances 0.000 claims abstract description 16
- 239000007943 implant Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000006467 substitution reaction Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 230000007547 defect Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910021480 group 4 element Inorganic materials 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 22
- 125000004429 atom Chemical group 0.000 description 18
- 238000002513 implantation Methods 0.000 description 15
- 229910052732 germanium Inorganic materials 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000005280 amorphization Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 2
- KCFIHQSTJSCCBR-UHFFFAOYSA-N [C].[Ge] Chemical compound [C].[Ge] KCFIHQSTJSCCBR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 238000002329 infrared spectrum Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- -1 carbon ion Chemical class 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 シリコンと炭素がドーピングされたシリコン
からなる半導体デバイスが提供される。 【構成】 シリコンに比べて禁止帯幅特性の狭いＩＶ−
ＩＶ半導体デバイス２１、４１と、その形成方法であ
る。０．５％ないし１．１％の置換濃度で炭素をシリコ
ン内に組み込むことにより、シリコンに比べ禁止帯幅が
狭く結晶性が良い半導体デバイス２１，４１が実現され
る。半導体デバイス２１，４１は、狭禁止帯幅領域を用
いる半導体ヘテロ接合デバイスに適している。
からなる半導体デバイスが提供される。 【構成】 シリコンに比べて禁止帯幅特性の狭いＩＶ−
ＩＶ半導体デバイス２１、４１と、その形成方法であ
る。０．５％ないし１．１％の置換濃度で炭素をシリコ
ン内に組み込むことにより、シリコンに比べ禁止帯幅が
狭く結晶性が良い半導体デバイス２１，４１が実現され
る。半導体デバイス２１，４１は、狭禁止帯幅領域を用
いる半導体ヘテロ接合デバイスに適している。
Description
【０００１】
【産業上の利用分野】本発明は一般に、ヘテロ接合半導
体デバイスに関し、さらに詳しくはシリコンと炭素がド
ーピングされたシリコンからなる半導体デバイスに関す
る。
体デバイスに関し、さらに詳しくはシリコンと炭素がド
ーピングされたシリコンからなる半導体デバイスに関す
る。
【０００２】
【従来の技術】少なくとも２個のＩＶ群元素，シリコ
ン，ゲルマニウムおよび炭素で構成される半導体ヘテロ
接合デバイスは、広く報告されている。特定の用途にお
いては、ＩＶ群元素を用いるヘテロ接合デバイスは、た
とえばＩＩＩ群元素およびＶ群元素を用いるヘテロ接合
デバイスよりも好ましい。これはＩＶ元素で構成される
ヘテロ接合デバイスのほうが費用効果が良いためであ
る。
ン，ゲルマニウムおよび炭素で構成される半導体ヘテロ
接合デバイスは、広く報告されている。特定の用途にお
いては、ＩＶ群元素を用いるヘテロ接合デバイスは、た
とえばＩＩＩ群元素およびＶ群元素を用いるヘテロ接合
デバイスよりも好ましい。これはＩＶ元素で構成される
ヘテロ接合デバイスのほうが費用効果が良いためであ
る。
【０００３】設計者は通常、シリコンに炭素を加えて、
シリコンに比べ禁止帯の幅が広いデバイスを作成してき
た。禁止帯の幅は、シリコン材料内の炭素濃度を可変す
ることによって変える。たとえば、シリコンに炭素を加
えてＨＢＴデバイス内に禁止帯幅が広げられたエミッタ
領域を形成している。炭化シリコンは、炭素が高濃度に
ドーピングされた（＞４０％炭素）シリコンの広く用い
られている形であり、摂氏２５度で１．１２ｅＶという
シリコンの禁止帯幅に比べて２．２ｅＶないし３．３ｅ
Ｖの禁止帯幅を有する。
シリコンに比べ禁止帯の幅が広いデバイスを作成してき
た。禁止帯の幅は、シリコン材料内の炭素濃度を可変す
ることによって変える。たとえば、シリコンに炭素を加
えてＨＢＴデバイス内に禁止帯幅が広げられたエミッタ
領域を形成している。炭化シリコンは、炭素が高濃度に
ドーピングされた（＞４０％炭素）シリコンの広く用い
られている形であり、摂氏２５度で１．１２ｅＶという
シリコンの禁止帯幅に比べて２．２ｅＶないし３．３ｅ
Ｖの禁止帯幅を有する。
【０００４】設計者はまた、ＨＢＴデバイス内で禁止帯
幅の広いエミッタ領域のために、ゲルマニウム−炭素が
ドーピングされたシリコンも用いてきた。ゲルマニウム
−炭素がドーピングされたシリコン・デバイスには、質
の良い半導体層を設けるために、ゲルマニウムと炭素と
いう２つの元素の濃度を生産者が制御しなければならな
いという欠点がある。
幅の広いエミッタ領域のために、ゲルマニウム−炭素が
ドーピングされたシリコンも用いてきた。ゲルマニウム
−炭素がドーピングされたシリコン・デバイスには、質
の良い半導体層を設けるために、ゲルマニウムと炭素と
いう２つの元素の濃度を生産者が制御しなければならな
いという欠点がある。
【０００５】シリコンに比べて狭い禁止帯幅をもつシリ
コンを提供するには、設計者はシリコンにゲルマニウム
を加えるのが普通である。しかし、ゲルマニウムをドー
ピングしたシリコンにはいくつかの欠点がある。たとえ
ば、禁止帯幅を充分に狭くするためには、通常８％超の
ゲルマニウムという比較的高い濃度を用いなければなら
ない。禁止帯幅を狭くするためには高濃度のゲルマニウ
ムが必要になるので、ゲルマニウムをドーピングしたシ
リコン・デバイスは、不適合の結晶転位などの結晶性欠
陥に対して敏感である。このような結晶性欠陥により、
禁止帯幅を狭めたデバイスを生産する能力は大きな制約
を受ける。
コンを提供するには、設計者はシリコンにゲルマニウム
を加えるのが普通である。しかし、ゲルマニウムをドー
ピングしたシリコンにはいくつかの欠点がある。たとえ
ば、禁止帯幅を充分に狭くするためには、通常８％超の
ゲルマニウムという比較的高い濃度を用いなければなら
ない。禁止帯幅を狭くするためには高濃度のゲルマニウ
ムが必要になるので、ゲルマニウムをドーピングしたシ
リコン・デバイスは、不適合の結晶転位などの結晶性欠
陥に対して敏感である。このような結晶性欠陥により、
禁止帯幅を狭めたデバイスを生産する能力は大きな制約
を受ける。
【０００６】さらに、ゲルマニウムをドーピングしたシ
リコン層を製造するために用いられる工程はコストがか
かる。分子線エピタキシャル付着または従来のエピタキ
シャル付着などの化学蒸着（ＣＶＤ：chemical vapor d
eposition ）法が、ゲルマニウムをドーピングしたシリ
コン層形成のために通常用いられる。このＣＶＤ法は、
大きな資本投資を必要とし、処理量は少ない。またゲル
マニウムをドーピングしたシリコン層を選択的に付着さ
せるためにＣＶＤ法を用いると、かなりの前付着処理が
必要になり、そのために製造コストがさらに高くなる。
このように製造コストが増大することによって、ヘテロ
接合デバイスと非ヘテロ接合デバイスとを同一のモノリ
シック集積回路内に組み込む能力が制約を受ける。
リコン層を製造するために用いられる工程はコストがか
かる。分子線エピタキシャル付着または従来のエピタキ
シャル付着などの化学蒸着（ＣＶＤ：chemical vapor d
eposition ）法が、ゲルマニウムをドーピングしたシリ
コン層形成のために通常用いられる。このＣＶＤ法は、
大きな資本投資を必要とし、処理量は少ない。またゲル
マニウムをドーピングしたシリコン層を選択的に付着さ
せるためにＣＶＤ法を用いると、かなりの前付着処理が
必要になり、そのために製造コストがさらに高くなる。
このように製造コストが増大することによって、ヘテロ
接合デバイスと非ヘテロ接合デバイスとを同一のモノリ
シック集積回路内に組み込む能力が制約を受ける。
【０００７】シリコンにゲルマニウムをドーピングする
にはイオン注入が用いられてきたが、狭禁止帯幅特性を
実現するには大量のゲルマニウム注入量が必要である。
大量のゲルマニウム注入量は、かなりの注入時間を必要
とし、その結果シリコン格子に大きな損傷を与えて、再
結晶化と欠陥の減少を困難にする。
にはイオン注入が用いられてきたが、狭禁止帯幅特性を
実現するには大量のゲルマニウム注入量が必要である。
大量のゲルマニウム注入量は、かなりの注入時間を必要
とし、その結果シリコン格子に大きな損傷を与えて、再
結晶化と欠陥の減少を困難にする。
【０００８】
【発明が解決しようとする課題】そのため、シリコンに
比べて禁止帯幅が狭く、比較的低濃度のＩＶ群元素を用
いて禁止帯幅を狭め、欠陥形成に対する感受性がより低
く、費用効果の良い製造技術を用いて選択的に形成する
ことができるＩＶ−ＩＶ半導体ヘテロ接合デバイスが必
要である。
比べて禁止帯幅が狭く、比較的低濃度のＩＶ群元素を用
いて禁止帯幅を狭め、欠陥形成に対する感受性がより低
く、費用効果の良い製造技術を用いて選択的に形成する
ことができるＩＶ−ＩＶ半導体ヘテロ接合デバイスが必
要である。
【０００９】
【課題を解決するための手段】簡単に述べると、シリコ
ンに比べて狭い禁止帯幅特性を有する炭素ドーピング・
シリコン半導体デバイスであって、実質的にシリコンか
らなる第１結晶性半導体層と、実質的に炭素がドーピン
グされたシリコンからなる第２結晶性半導体層とによっ
て構成される半導体デバイスが提供される。第１層およ
び第２層が、ヘテロ接合を形成する。炭素は、炭素ドー
ピング・シリコン層内に、０．５％ないし１．１％の炭
素置換濃度で存在する。
ンに比べて狭い禁止帯幅特性を有する炭素ドーピング・
シリコン半導体デバイスであって、実質的にシリコンか
らなる第１結晶性半導体層と、実質的に炭素がドーピン
グされたシリコンからなる第２結晶性半導体層とによっ
て構成される半導体デバイスが提供される。第１層およ
び第２層が、ヘテロ接合を形成する。炭素は、炭素ドー
ピング・シリコン層内に、０．５％ないし１．１％の炭
素置換濃度で存在する。
【００１０】炭素がドーピングされたシリコン半導体デ
バイスの作成方法も提供される。この方法は、実質的に
シリコンからなる第１導電型の第１半導体層を設ける段
階と、実質的にシリコンからなる第２導電型の第２半導
体層を第１半導体層上に形成する段階と、０．５％ない
し１．１％の置換濃度で第２半導体層内に炭素を組み込
む段階と、実質的にシリコンからなる第１導電型の第３
半導体層を第２半導体層上に形成する段階とによって構
成される。第１半導体層がコレクタ領域を形成し、第２
半導体領域がベース領域を形成し、第３半導体層がエミ
ッタ領域を形成する。
バイスの作成方法も提供される。この方法は、実質的に
シリコンからなる第１導電型の第１半導体層を設ける段
階と、実質的にシリコンからなる第２導電型の第２半導
体層を第１半導体層上に形成する段階と、０．５％ない
し１．１％の置換濃度で第２半導体層内に炭素を組み込
む段階と、実質的にシリコンからなる第１導電型の第３
半導体層を第２半導体層上に形成する段階とによって構
成される。第１半導体層がコレクタ領域を形成し、第２
半導体領域がベース領域を形成し、第３半導体層がエミ
ッタ領域を形成する。
【００１１】
【実施例】一般に、本発明はＩＶ−ＩＶ半導体ヘテロ接
合デバイスと、炭素がドーピングされたシリコンを用い
てシリコンに比べて狭い禁止帯幅を作成する方法とを提
供する。コンピュータ・モデリング法を用いた理論的研
究により、低濃度から中濃度（１．６％超の炭素）の炭
素濃度においては、炭素がドーピングされたシリコン
は、シリコンを置換格子場内に置くと、純粋なシリコン
に比べて狭い禁止帯幅を示すことがわかっている。Demk
ov, Alexander 他，「Theoretical Investigation of R
andom Si-C Alloys 」（Physical Review B, 48, 2207
(1993)）狭禁止帯幅特性は炭素とシリコンとの間の共有
結合半径の差（炭素が３．５７オングストローム，シリ
コンが５．４３オングストローム）のために起こると思
われている。シリコン格子内に炭素が置換して存在する
と、共有結合半径の差によって炭素原子の周りに格子の
歪が起こる。この歪の存在により歪のないシリコンのエ
ネルギ・レベルの縮退（degeneracy）がなくなるので、
禁止帯幅が小さくなる。禁止帯幅を狭めるような歪が起
こるためには、炭素をシリコン格子内に置換的に組み込
まねばならない。
合デバイスと、炭素がドーピングされたシリコンを用い
てシリコンに比べて狭い禁止帯幅を作成する方法とを提
供する。コンピュータ・モデリング法を用いた理論的研
究により、低濃度から中濃度（１．６％超の炭素）の炭
素濃度においては、炭素がドーピングされたシリコン
は、シリコンを置換格子場内に置くと、純粋なシリコン
に比べて狭い禁止帯幅を示すことがわかっている。Demk
ov, Alexander 他，「Theoretical Investigation of R
andom Si-C Alloys 」（Physical Review B, 48, 2207
(1993)）狭禁止帯幅特性は炭素とシリコンとの間の共有
結合半径の差（炭素が３．５７オングストローム，シリ
コンが５．４３オングストローム）のために起こると思
われている。シリコン格子内に炭素が置換して存在する
と、共有結合半径の差によって炭素原子の周りに格子の
歪が起こる。この歪の存在により歪のないシリコンのエ
ネルギ・レベルの縮退（degeneracy）がなくなるので、
禁止帯幅が小さくなる。禁止帯幅を狭めるような歪が起
こるためには、炭素をシリコン格子内に置換的に組み込
まねばならない。
【００１２】本発明は、図１および図２を参考にする
と、さらによく説明することができる。図１から明かな
ように、シリコン内の炭素濃度が小さい（１．５％未満
の炭素濃度）ときに狭禁止帯幅特性が見られる。図１に
示されるような狭禁止帯幅特性を実現するために、ダイ
オード・デバイスが従来の半導体処理技術を用いて製造
された。図２は、ダイオード・デバイス２１の拡大断面
図である。ダイオード・デバイス２１は、ｐ型シリコン
基板２２，炭素がドーピングされたシリコン領域２３，
ｎ型領域２４，ｎ型多結晶シリコン層２９，陰極金属接
触３１および陽極金属接触３２で構成される。ダイオー
ド・デバイス２１は、たとえば酸化物層２６，窒化物層
２７および酸化物層２８などの従来の不活性化（パッシ
ベーション）層を用いて不活性化される。
と、さらによく説明することができる。図１から明かな
ように、シリコン内の炭素濃度が小さい（１．５％未満
の炭素濃度）ときに狭禁止帯幅特性が見られる。図１に
示されるような狭禁止帯幅特性を実現するために、ダイ
オード・デバイスが従来の半導体処理技術を用いて製造
された。図２は、ダイオード・デバイス２１の拡大断面
図である。ダイオード・デバイス２１は、ｐ型シリコン
基板２２，炭素がドーピングされたシリコン領域２３，
ｎ型領域２４，ｎ型多結晶シリコン層２９，陰極金属接
触３１および陽極金属接触３２で構成される。ダイオー
ド・デバイス２１は、たとえば酸化物層２６，窒化物層
２７および酸化物層２８などの従来の不活性化（パッシ
ベーション）層を用いて不活性化される。
【００１３】複数のダイオード・デバイス２１が、約
２．０Ｅ１７atoms/cm3 のホウ素ドーパント（ドーピン
グ剤）濃度をもついくつかのｐ型＜１００＞シリコン基
板２２上に構築される。基板２２は、たとえば酸化物層
２６，窒化物層２７および酸化物層２８を用いて不活性
化される。酸化物層２６は、約４００オングストローム
の成長酸化物であり、窒化物層２７は約１０００オング
ストロームの被付着窒化物であり、酸化物層２８は約２
０００オングストロームの被付着酸化物である。酸化物
層２８と窒化物層２７とを貫通する開口部をエッチング
するために、従来のフォトリソグラフィおよびエッチン
グ法が用いられるが、酸化物層２６はエッチングされな
いままで残る。次に酸化物層２６を通り基板２２内に炭
素がイオン注入される。炭素のイオン注入量は、３．５
Ｅ１５，７．０Ｅ１５および８．７５Ｅ１５atoms/cm2
であり、注入エネルギは２５ｋｅＶである。シリコン格
子内の炭素のチャネリングを防ぐために、基板２２は炭
素注入中は、入射イオン・ビームの方向に対して約７度
に維持される。
２．０Ｅ１７atoms/cm3 のホウ素ドーパント（ドーピン
グ剤）濃度をもついくつかのｐ型＜１００＞シリコン基
板２２上に構築される。基板２２は、たとえば酸化物層
２６，窒化物層２７および酸化物層２８を用いて不活性
化される。酸化物層２６は、約４００オングストローム
の成長酸化物であり、窒化物層２７は約１０００オング
ストロームの被付着窒化物であり、酸化物層２８は約２
０００オングストロームの被付着酸化物である。酸化物
層２８と窒化物層２７とを貫通する開口部をエッチング
するために、従来のフォトリソグラフィおよびエッチン
グ法が用いられるが、酸化物層２６はエッチングされな
いままで残る。次に酸化物層２６を通り基板２２内に炭
素がイオン注入される。炭素のイオン注入量は、３．５
Ｅ１５，７．０Ｅ１５および８．７５Ｅ１５atoms/cm2
であり、注入エネルギは２５ｋｅＶである。シリコン格
子内の炭素のチャネリングを防ぐために、基板２２は炭
素注入中は、入射イオン・ビームの方向に対して約７度
に維持される。
【００１４】次に酸化物層２６が開口部からエッチング
され、基板２２は、約４．０５Ｅ１５atoms/cm2 の注入
量と、２５ｋｅＶの注入エネルギでシリコン（29Ｓｉ
＋）注入物からなる非結晶化後注入を受ける。非結晶化
後注入は任意であるが、非結晶化後注入によって狭禁止
帯幅化が進むので、実施することが好ましい。次に基板
２２は、Ｎ2 などの不活性雰囲気内で３０分間摂氏７０
０度のアニーリングを受け、イオン注入された領域の固
相エピタキシャル（ＳＰＥ）再成長を誘導して、炭素が
ドーピングされたシリコン領域２３が形成される。
され、基板２２は、約４．０５Ｅ１５atoms/cm2 の注入
量と、２５ｋｅＶの注入エネルギでシリコン（29Ｓｉ
＋）注入物からなる非結晶化後注入を受ける。非結晶化
後注入は任意であるが、非結晶化後注入によって狭禁止
帯幅化が進むので、実施することが好ましい。次に基板
２２は、Ｎ2 などの不活性雰囲気内で３０分間摂氏７０
０度のアニーリングを受け、イオン注入された領域の固
相エピタキシャル（ＳＰＥ）再成長を誘導して、炭素が
ドーピングされたシリコン領域２３が形成される。
【００１５】次に、従来の化学蒸着法を用いて未ドーピ
ングの多結晶シリコンを基板２２に付着する。次に、約
８．０Ｅ１５atoms/cm2 の注入量と、６０ｋｅＶの注入
エネルギでヒ素を未ドーピングの多結晶シリコン層に注
入する。次に、従来のフォトリソグラフィおよびエッチ
ング法を用いて、多結晶シリコンをパターニングする。
この後、基板２２は約３０秒間、摂氏１０００度の高速
熱アニーリング（ＲＴＡ：rapid thermal anneal）を受
け、ｎ型多結晶シリコン層２９とｎ型領域２４とが形成
される。従来の処理技術を用いて、陰極接触３１と陽極
接触３２とを形成するとダイオード２１が完成する。
ングの多結晶シリコンを基板２２に付着する。次に、約
８．０Ｅ１５atoms/cm2 の注入量と、６０ｋｅＶの注入
エネルギでヒ素を未ドーピングの多結晶シリコン層に注
入する。次に、従来のフォトリソグラフィおよびエッチ
ング法を用いて、多結晶シリコンをパターニングする。
この後、基板２２は約３０秒間、摂氏１０００度の高速
熱アニーリング（ＲＴＡ：rapid thermal anneal）を受
け、ｎ型多結晶シリコン層２９とｎ型領域２４とが形成
される。従来の処理技術を用いて、陰極接触３１と陽極
接触３２とを形成するとダイオード２１が完成する。
【００１６】ダイオード・デバイス２１の順方向バイア
ス特性から得た電気的データを用いて、図１の禁止帯幅
データを計算する。ＳＰＥおよびＲＴＡ処理の後では、
３．５Ｅ１５，７．０Ｅ１５および８．７５Ｅ１５atom
s/cm2 の注入量は、それぞれ０．５３％，１．１０％お
よび１．３３％の置換炭素濃度に対応する。図１の禁止
帯幅データは、非結晶化後シリコン注入を行ったダイオ
ード・デバイス２１に関するものである。このデータ
は、最大の狭禁止帯幅化が０．５％ないし１．１％の炭
素濃度で起こることを示している。
ス特性から得た電気的データを用いて、図１の禁止帯幅
データを計算する。ＳＰＥおよびＲＴＡ処理の後では、
３．５Ｅ１５，７．０Ｅ１５および８．７５Ｅ１５atom
s/cm2 の注入量は、それぞれ０．５３％，１．１０％お
よび１．３３％の置換炭素濃度に対応する。図１の禁止
帯幅データは、非結晶化後シリコン注入を行ったダイオ
ード・デバイス２１に関するものである。このデータ
は、最大の狭禁止帯幅化が０．５％ないし１．１％の炭
素濃度で起こることを示している。
【００１７】比較として、ゲルマニウムをドーピングし
たシリコン・デバイスにおける同等の狭禁止帯幅化を得
るには２０％超のゲルマニウムが必要である。同等の狭
禁止帯幅化を実現するために必要な炭素の量が少ないの
で、炭素をドーピングしたシリコン・デバイスのほうが
結晶性欠陥に対する感受性が低い。さらにシリコン内で
２０％のゲルマニウムを得るために必要なゲルマニウム
注入量は、かなりの注入時間を要し、そのために処理量
に影響を与える。
たシリコン・デバイスにおける同等の狭禁止帯幅化を得
るには２０％超のゲルマニウムが必要である。同等の狭
禁止帯幅化を実現するために必要な炭素の量が少ないの
で、炭素をドーピングしたシリコン・デバイスのほうが
結晶性欠陥に対する感受性が低い。さらにシリコン内で
２０％のゲルマニウムを得るために必要なゲルマニウム
注入量は、かなりの注入時間を要し、そのために処理量
に影響を与える。
【００１８】図３は、５．２５Ｅ１５，７．０Ｅ１５お
よび８．７５Ｅ１５atoms/cm2 の炭素注入量と非結晶化
後シリコン注入を受ける基板２２からの透過赤外線スペ
クトルを示す。６０６〜６０７ｃｍ-1に位置するシリコ
ン内の置換炭素の局部振動モード（ＬＶＭ：local vibr
ation mode）によるピークは、５．２５Ｅ１５atoms/cm
2 で最大値に達して、７．０Ｅ１５atoms/cm2 で多少減
少し、８．７５Ｅ１５atoms/cm2 ではさらに減少する。
約７５０ｃｍ-1におけるピークは、炭素注入量が５．２
５Ｅ１５から８．７５Ｅ１５atoms/cm2 に増大すると、
大きくなる。７５０ｃｍ-1の別のピークはＳｉ−Ｃ（伸
縮）振動に割り当てられ、これは炭素が沈降して炭化シ
リコンを形成することを示す。このデータは、最大の炭
素の置換組み込みが、５．２５Ｅ１５atoms/cm2 の炭素
注入量−−これは約０．８％の炭素濃度に相当する−−
で起こることを示す。このように、最大の格子歪と、狭
禁止帯幅化とは約０．８％の炭素濃度で起こる。さらに
５．２５Ｅ１５までの炭素注入量と非結晶化後シリコン
注入を受ける基板２２が、最良の結晶性質を示す。
よび８．７５Ｅ１５atoms/cm2 の炭素注入量と非結晶化
後シリコン注入を受ける基板２２からの透過赤外線スペ
クトルを示す。６０６〜６０７ｃｍ-1に位置するシリコ
ン内の置換炭素の局部振動モード（ＬＶＭ：local vibr
ation mode）によるピークは、５．２５Ｅ１５atoms/cm
2 で最大値に達して、７．０Ｅ１５atoms/cm2 で多少減
少し、８．７５Ｅ１５atoms/cm2 ではさらに減少する。
約７５０ｃｍ-1におけるピークは、炭素注入量が５．２
５Ｅ１５から８．７５Ｅ１５atoms/cm2 に増大すると、
大きくなる。７５０ｃｍ-1の別のピークはＳｉ−Ｃ（伸
縮）振動に割り当てられ、これは炭素が沈降して炭化シ
リコンを形成することを示す。このデータは、最大の炭
素の置換組み込みが、５．２５Ｅ１５atoms/cm2 の炭素
注入量−−これは約０．８％の炭素濃度に相当する−−
で起こることを示す。このように、最大の格子歪と、狭
禁止帯幅化とは約０．８％の炭素濃度で起こる。さらに
５．２５Ｅ１５までの炭素注入量と非結晶化後シリコン
注入を受ける基板２２が、最良の結晶性質を示す。
【００１９】本発明による禁止帯幅が狭められた炭素ド
ーピング・シリコン構造は、ヘテロ接合バイポーラ・ト
ランジスタ（ＨＢＴ：heterojunction bipolar transis
torなどの半導体デバイスに用いることができる。狭禁
止帯幅化した炭素ドーピング・シリコンは、ＨＢＴデバ
イスのベース領域として適している。
ーピング・シリコン構造は、ヘテロ接合バイポーラ・ト
ランジスタ（ＨＢＴ：heterojunction bipolar transis
torなどの半導体デバイスに用いることができる。狭禁
止帯幅化した炭素ドーピング・シリコンは、ＨＢＴデバ
イスのベース領域として適している。
【００２０】図４は、本発明によるＨＢＴデバイス４１
の拡大断面図である。ＨＢＴデバイス４１は、コレクタ
領域４３を形成するｎ型エピタキシャル層を有するｎ型
半導体基板４２で構成される。禁止帯幅が狭まったベー
ス領域４４は、０．５％ないし１．１％の炭素濃度で置
換組み込みされた炭素を有するｐ型エピタキシャル層で
あり、０．８％の炭素濃度が好ましい。ＨＢＴ４１は、
従来の不活性化法を用いて不活性化される。たとえば、
ＨＢＴ４１は、酸化物層４６，窒化物層４７および酸化
物層４８で不活性化される。ｎ型多結晶シリコン層４９
は、エミッタ領域５１のドーパント源となる。ベース接
触５２，エミッタ接触５３およびコレクタ接触５４は、
ＨＢＴ４１に対するオーミック接触となる。
の拡大断面図である。ＨＢＴデバイス４１は、コレクタ
領域４３を形成するｎ型エピタキシャル層を有するｎ型
半導体基板４２で構成される。禁止帯幅が狭まったベー
ス領域４４は、０．５％ないし１．１％の炭素濃度で置
換組み込みされた炭素を有するｐ型エピタキシャル層で
あり、０．８％の炭素濃度が好ましい。ＨＢＴ４１は、
従来の不活性化法を用いて不活性化される。たとえば、
ＨＢＴ４１は、酸化物層４６，窒化物層４７および酸化
物層４８で不活性化される。ｎ型多結晶シリコン層４９
は、エミッタ領域５１のドーパント源となる。ベース接
触５２，エミッタ接触５３およびコレクタ接触５４は、
ＨＢＴ４１に対するオーミック接触となる。
【００２１】狭禁止帯幅のベース領域４４を有するＨＢ
Ｔ４１は、禁止帯幅が広いコレクタ領域４３およびエミ
ッタ領域５１と共に、従来のバイポーラ・トランジスタ
・デバイスと比べて改善されたデバイス性能を有するバ
イポーラ・トランジスタとなる。たとえば、ＨＢＴ４１
はその禁止帯幅構造のために、エミッタ効率が高く、ベ
ース抵抗が低く、エミッタ電流の密集が少なく、周波数
応答が広く、動作温度範囲が広い。
Ｔ４１は、禁止帯幅が広いコレクタ領域４３およびエミ
ッタ領域５１と共に、従来のバイポーラ・トランジスタ
・デバイスと比べて改善されたデバイス性能を有するバ
イポーラ・トランジスタとなる。たとえば、ＨＢＴ４１
はその禁止帯幅構造のために、エミッタ効率が高く、ベ
ース抵抗が低く、エミッタ電流の密集が少なく、周波数
応答が広く、動作温度範囲が広い。
【００２２】狭禁止帯幅のベース領域４４を有するＨＢ
Ｔ４１は、次の要領で作成される。基板４２は、たとえ
ば１．０Ｅ１８atoms/cm3 超のドーパント濃度において
ヒ素でドーピングされた、好ましくは＜１００＞配向を
もつｎ型基板である。コレクタ領域４３は、たとえば従
来のエピタキシャル成長法で形成することができる。コ
レクタ領域４３は、１．０Ｅ１６ないし１．０Ｅ１８at
oms/cm3 度のドーパント濃度においてヒ素などのｎ型ド
ーパントでドーピングされ、その用途により０．４ミク
ロン程度またはそれ以上の厚みを持つ。
Ｔ４１は、次の要領で作成される。基板４２は、たとえ
ば１．０Ｅ１８atoms/cm3 超のドーパント濃度において
ヒ素でドーピングされた、好ましくは＜１００＞配向を
もつｎ型基板である。コレクタ領域４３は、たとえば従
来のエピタキシャル成長法で形成することができる。コ
レクタ領域４３は、１．０Ｅ１６ないし１．０Ｅ１８at
oms/cm3 度のドーパント濃度においてヒ素などのｎ型ド
ーパントでドーピングされ、その用途により０．４ミク
ロン程度またはそれ以上の厚みを持つ。
【００２３】狭禁止帯幅のベース領域４４を形成するに
は、たとえば従来のエピタキシャル成長法で、ｐ型層を
コレクタ４３上に形成する。ベース領域４４は、１．０
Ｅ１８ないし１．０Ｅ１９atoms/cm3 程度のドーパント
濃度でホウ素でドーピングされ、０．０８ミクロン程度
の厚みである。次にＨＢＴ４１は、たとえば４００オン
グストロームの酸化物４６，次に約１０００オングスト
ロームの被付着窒化物、次に約２０００オングストロー
ムの被付着酸化物４８により不活性化される。付着され
た酸化物４８と窒化物４７は、従来のフォトリソグラフ
ィ技術を用いてパターニングされ、酸化物層４６までエ
ッチングされ開口部を形成する。酸化物層４６を用い
て、ＨＢＴ４１の不活性化と炭素注入のための開口部内
でのスクリーン酸化物の形成の両方を行う。
は、たとえば従来のエピタキシャル成長法で、ｐ型層を
コレクタ４３上に形成する。ベース領域４４は、１．０
Ｅ１８ないし１．０Ｅ１９atoms/cm3 程度のドーパント
濃度でホウ素でドーピングされ、０．０８ミクロン程度
の厚みである。次にＨＢＴ４１は、たとえば４００オン
グストロームの酸化物４６，次に約１０００オングスト
ロームの被付着窒化物、次に約２０００オングストロー
ムの被付着酸化物４８により不活性化される。付着され
た酸化物４８と窒化物４７は、従来のフォトリソグラフ
ィ技術を用いてパターニングされ、酸化物層４６までエ
ッチングされ開口部を形成する。酸化物層４６を用い
て、ＨＢＴ４１の不活性化と炭素注入のための開口部内
でのスクリーン酸化物の形成の両方を行う。
【００２４】ベース領域４４内に狭禁止帯幅特性を得る
ために、３．０Ｅ１５ないし７．０Ｅ１５atoms/cm2 の
注入量範囲で、開口部と酸化物層４６とを通って炭素を
ベース領域４４内にイオン注入するが、好ましい注入量
は５．２５Ｅ１５atoms/cm2，注入エネルギは約２５ｋ
ｅＶである。注入エネルギは、酸化物層２６の厚みに応
じて上下に調整してもよい。二酸化炭素などの炭素源が
炭素注入に適している。シリコン格子内での炭素イオン
のチャネリングを避けるために、基板４２は、炭素の注
入中は入射イオン・ビーム方向に対し約７度に維持され
る。
ために、３．０Ｅ１５ないし７．０Ｅ１５atoms/cm2 の
注入量範囲で、開口部と酸化物層４６とを通って炭素を
ベース領域４４内にイオン注入するが、好ましい注入量
は５．２５Ｅ１５atoms/cm2，注入エネルギは約２５ｋ
ｅＶである。注入エネルギは、酸化物層２６の厚みに応
じて上下に調整してもよい。二酸化炭素などの炭素源が
炭素注入に適している。シリコン格子内での炭素イオン
のチャネリングを避けるために、基板４２は、炭素の注
入中は入射イオン・ビーム方向に対し約７度に維持され
る。
【００２５】たとえば、化学蒸着または分子線エピタキ
シなどの他の方法を用いて炭素をドーピングしたシリコ
ンのベース領域４４を形成することもできるが、イオン
注入はドーパント濃度の制御性が優れており、良好な処
理量を示すので、炭素イオン注入が好ましい。さらに、
イオン注入は注入前の処理段階を最小限に抑えながら選
択的炭素ドーピングをすることができる。たとえばヘテ
ロ接合と非ヘテロ接合のデバイスを両方とも組み込むモ
ノリシック集積デバイスにおいて、酸化物または厚いフ
ォトレジストなどのマスキング層をイオン注入中に用い
て選択的炭素ドーピングを行ってもよい。
シなどの他の方法を用いて炭素をドーピングしたシリコ
ンのベース領域４４を形成することもできるが、イオン
注入はドーパント濃度の制御性が優れており、良好な処
理量を示すので、炭素イオン注入が好ましい。さらに、
イオン注入は注入前の処理段階を最小限に抑えながら選
択的炭素ドーピングをすることができる。たとえばヘテ
ロ接合と非ヘテロ接合のデバイスを両方とも組み込むモ
ノリシック集積デバイスにおいて、酸化物または厚いフ
ォトレジストなどのマスキング層をイオン注入中に用い
て選択的炭素ドーピングを行ってもよい。
【００２６】炭素注入の後で、酸化物層４６を、たとえ
ば緩衝ＨＦ酸を用いて開口部から除去する。次に、１．
０Ｅ１５ないし１．０Ｅ１６atoms/cm2 の注入量−−
４．０Ｅ１５atoms/cm2 の注入量が好ましい−−で、２
５ないし６０ｋｅＶの注入エネルギ−−２５ｋｅＶの注
入エネルギが好ましい−−で開口部を通ってシリコンを
ベース領域４４内にドーピングする。シリコン格子の再
結晶化を行い、シリコン格子内に炭素を置換的に組み込
むために、次に基板４２には固相エピタキシャル再成長
過程を行う。この過程は、Ｎ2 などの不活性雰囲気内
で、約３０分間摂氏７００度のアニーリングを行う。
ば緩衝ＨＦ酸を用いて開口部から除去する。次に、１．
０Ｅ１５ないし１．０Ｅ１６atoms/cm2 の注入量−−
４．０Ｅ１５atoms/cm2 の注入量が好ましい−−で、２
５ないし６０ｋｅＶの注入エネルギ−−２５ｋｅＶの注
入エネルギが好ましい−−で開口部を通ってシリコンを
ベース領域４４内にドーピングする。シリコン格子の再
結晶化を行い、シリコン格子内に炭素を置換的に組み込
むために、次に基板４２には固相エピタキシャル再成長
過程を行う。この過程は、Ｎ2 などの不活性雰囲気内
で、約３０分間摂氏７００度のアニーリングを行う。
【００２７】次に従来の化学蒸着法を用いて多結晶シリ
コン層４９を付着する。多結晶シリコン層４９は３００
０オングストローム程度の厚みをもち、付着中にドーピ
ングするか、またはドーピングしない。多結晶シリコン
層４９が未ドーピングの場合は、ｎ型ドーパント−−好
ましくはリン−−を多結晶シリコン層４９内にイオン注
入する。１．０Ｅ１５ないし１．０Ｅ１６atoms/cm2 の
注入量を用いることができ、８．０Ｅ１５atoms/cm2 の
注入量が好ましい。２０ないし６０ｋｅＶの注入エネル
ギを用いることができ、３０ｋｅＶのエネルギが好まし
い。次に多結晶シリコン層４９が従来の技術を用いてエ
ッチングされ、図４に示されるパターンのような所望の
パターンを形成する。次に、たとえば摂氏９２５度で３
０秒間の高速熱アニール・システムを用いて基板４２が
アニーリングされる。このアニール段階により、リンが
多結晶シリコン層４９，基板４２の外に拡散されて、エ
ミッタ領域５１を形成する。アニール段階後の多結晶シ
リコン層４９とエミッタ領域５１との界面のリン表面濃
度は約１．０Ｅ１９atoms/cm3 である。
コン層４９を付着する。多結晶シリコン層４９は３００
０オングストローム程度の厚みをもち、付着中にドーピ
ングするか、またはドーピングしない。多結晶シリコン
層４９が未ドーピングの場合は、ｎ型ドーパント−−好
ましくはリン−−を多結晶シリコン層４９内にイオン注
入する。１．０Ｅ１５ないし１．０Ｅ１６atoms/cm2 の
注入量を用いることができ、８．０Ｅ１５atoms/cm2 の
注入量が好ましい。２０ないし６０ｋｅＶの注入エネル
ギを用いることができ、３０ｋｅＶのエネルギが好まし
い。次に多結晶シリコン層４９が従来の技術を用いてエ
ッチングされ、図４に示されるパターンのような所望の
パターンを形成する。次に、たとえば摂氏９２５度で３
０秒間の高速熱アニール・システムを用いて基板４２が
アニーリングされる。このアニール段階により、リンが
多結晶シリコン層４９，基板４２の外に拡散されて、エ
ミッタ領域５１を形成する。アニール段階後の多結晶シ
リコン層４９とエミッタ領域５１との界面のリン表面濃
度は約１．０Ｅ１９atoms/cm3 である。
【００２８】次に、従来のフォトリソグラフィおよびエ
ッチング法を用いて、付着された酸化物４８，窒化物層
４７および酸化物層４６がパターニングされ、ベース接
触開口部が形成される。プラチナなどの接触金属被覆層
が、従来の金属被覆付着法を用いて、基板４２の上面に
付着され、アニーリングされ、エッチングされてケイ化
プラチナ・ベース接触５２およびエミッタ接触５３が形
成される。次に、従来の金属被覆法を用いて、金などの
接触金属被覆を基板４２の底面に付着して、コレクタ接
触５４を形成してＨＢＴ４１を完成する。コレクタ接触
５４を付着する前に、たとえば背面研磨過程を用いて、
任意で基板４２を薄くしてもよい。
ッチング法を用いて、付着された酸化物４８，窒化物層
４７および酸化物層４６がパターニングされ、ベース接
触開口部が形成される。プラチナなどの接触金属被覆層
が、従来の金属被覆付着法を用いて、基板４２の上面に
付着され、アニーリングされ、エッチングされてケイ化
プラチナ・ベース接触５２およびエミッタ接触５３が形
成される。次に、従来の金属被覆法を用いて、金などの
接触金属被覆を基板４２の底面に付着して、コレクタ接
触５４を形成してＨＢＴ４１を完成する。コレクタ接触
５４を付着する前に、たとえば背面研磨過程を用いて、
任意で基板４２を薄くしてもよい。
【００２９】以上、シリコンに比べて狭い禁止帯幅特性
を有する、炭素がドーピングされたシリコンで構成され
るＩＶ−ＩＶヘテロ接合半導体デバイスとその作成方法
とが提供されたことが理解頂けよう。この炭素ドーピン
グ・シリコンのヘテロ接合デバイスは、低濃度の炭素を
用いて禁止帯幅を狭め、そのために結晶性欠陥の形成に
対する感受性が低い。また、ヘテロ接合デバイスは、費
用効果の良いイオン注入および固相エピタキシャル再成
長過程の技術を用いて形成することができる。さらに、
イオン注入過程の技術を用いて禁止帯幅の狭いデバイス
を設けることができるので、費用効果の良い方法で、禁
止帯幅の狭いデバイスを同一のモノリシック集積回路内
に非ヘテロ接合デバイスとを選択的に一体化することが
できる。
を有する、炭素がドーピングされたシリコンで構成され
るＩＶ−ＩＶヘテロ接合半導体デバイスとその作成方法
とが提供されたことが理解頂けよう。この炭素ドーピン
グ・シリコンのヘテロ接合デバイスは、低濃度の炭素を
用いて禁止帯幅を狭め、そのために結晶性欠陥の形成に
対する感受性が低い。また、ヘテロ接合デバイスは、費
用効果の良いイオン注入および固相エピタキシャル再成
長過程の技術を用いて形成することができる。さらに、
イオン注入過程の技術を用いて禁止帯幅の狭いデバイス
を設けることができるので、費用効果の良い方法で、禁
止帯幅の狭いデバイスを同一のモノリシック集積回路内
に非ヘテロ接合デバイスとを選択的に一体化することが
できる。
【図１】本発明による炭素がドーピングされたシリコン
内の低レベルの炭素濃度の関数としての禁止帯幅のグラ
フである。
内の低レベルの炭素濃度の関数としての禁止帯幅のグラ
フである。
【図２】図１の禁止帯幅データを作成するために用いら
れる実施例の拡大図である。
れる実施例の拡大図である。
【図３】本発明による炭素がドーピングされたシリコン
に関する透過赤外線スペクトルのグラフである。
に関する透過赤外線スペクトルのグラフである。
【図４】本発明の実施例の拡大断面図である。
【符号の説明】 ４１ 半導体デバイス ４２ 基板 ４３ コレクタ領域 ４４ ベース領域 ４６，４８ 酸化物層 ４７ 窒化物層 ４９ 多結晶シリコン層 ５１ エミッタ領域 ５２ ベース接触 ５３ エミッタ接触 ５４ コレクタ接触
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 29/861 Ｈ０１Ｌ 21/265 Ｗ 29/205 29/91 Ｈ
Claims (5)
- 【請求項１】 狭禁止帯幅特性を有する炭素ドーピング
・シリコン半導体デバイス（２１，４１）であって：実
質的にシリコンからなる第１結晶性半導体層（２２，４
３）；および実質的にシリコンと狭禁止帯幅特性を与え
るためのドーパントとからなる第２結晶性半導体層（２
３，４４）であって、禁止帯幅を狭くする前記ドーパン
トが必ず炭素で構成され、前記第１結晶性半導体層（２
２，４３）と前記第２半導体層（２２，４３）とが第１
ヘテロ接合を形成し、炭素は前記第２結晶性半導体層
（２３，４４）において１．１％未満の置換濃度で存在
する第２結晶性半導体層（２３，４４）；によって構成
されることを特徴とするデバイス。 - 【請求項２】 実質的にシリコンからなる第１導電型の
第１半導体層（４３）；実質的にシリコンと、シリコン
に比べて狭い禁止帯幅を与えるためのドーパントとから
なる第２導電型の第２半導体層（４４）であって、禁止
帯幅を狭くする前記ドーパントが必ず炭素で構成され、
炭素は前記第２半導体層において１．１％未満の置換濃
度で存在する第２半導体層（４４）；および実質的にシ
リコンからなる第１導電型の第３半導体層（４３）であ
って、前記第２層（４４）が前記第１層（４３）と前記
第３層（５１）との間にあり、前記第１層（４３）がコ
レクタ領域を、前記第２層（４４）がベース領域を、前
記第３層（５１）がエミッタ領域を形成する第３半導体
層（５１）；によって構成されることを特徴とする半導
体ヘテロ接合構造（４１）。 - 【請求項３】 狭禁止帯幅特性を有する炭素ドーピング
・シリコン半導体デバイス（２１，４１）を形成する方
法であって：実質的にシリコンからなり、第１表面を有
する第１結晶性半導体層（２２，４３）を設ける段階；
および前記第１表面上に第２結晶性半導体層（２３，４
４）を形成する段階であって、前記第２結晶性半導体層
（２３，４４）が実質的にシリコンと、狭禁止帯幅を与
えるためのドーパントとからなり、狭禁止帯幅を与える
前記ドーパントは必ず炭素で構成され、炭素が前記第２
結晶性半導体層（２３，４４）において１．１％未満の
置換濃度で存在する段階；によって構成されることを特
徴とする方法。 - 【請求項４】 第２結晶性半導体層（２３，４４）を形
成する前記段階が：実質的にシリコンからなる前記第２
結晶性半導体層（２３，４４）を前記第１表面上に形成
する段階；前記第２結晶性半導体層（２３，４４）内
に、７．０Ｅ１５atoms/cm2 での炭素注入量で、炭素を
イオン注入する段階；および不活性雰囲気内で前記第２
結晶性半導体層（２３，４４）をアニーリングして、第
２結晶性半導体層（２３，４４）の固相エピタキシャル
再成長を発生して、前記第２結晶性半導体層（２３，４
４）内に炭素を置換的に組み込む段階；によって構成さ
れる請求項３記載の方法。 - 【請求項５】 炭素をイオン注入する前記段階の前に薄
い酸化物を形成する段階；および第２結晶性半導体層
（２３，４４）をアニーリングする前記段階の前に、前
記第２結晶性半導体層（２３，４４）内に、１．０Ｅ１
５ないし１．０Ｅ１６atoms/cm2 のイオン注入量でシリ
コンをイオン注入する段階；によってさらに構成される
請求項４記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US131541 | 1993-10-05 | ||
| US08/131,541 US5360986A (en) | 1993-10-05 | 1993-10-05 | Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161731A true JPH07161731A (ja) | 1995-06-23 |
Family
ID=22449898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6259712A Pending JPH07161731A (ja) | 1993-10-05 | 1994-09-30 | 狭禁止帯幅特性を有する炭素ドーピング・シリコン半導体デバイスとその方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5360986A (ja) |
| EP (1) | EP0646969A3 (ja) |
| JP (1) | JPH07161731A (ja) |
| KR (1) | KR100296211B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135775A (ja) * | 2001-06-11 | 2008-06-12 | Internatl Business Mach Corp <Ibm> | ＳｉＧｅバイポーラの歩留りを向上させるＣ打込み |
| JP2008147633A (ja) * | 2006-12-01 | 2008-06-26 | Applied Materials Inc | シリコンと炭素を含有するエピタキシャル層の形成及び処理 |
| JP2008530784A (ja) * | 2005-02-04 | 2008-08-07 | エーエスエム アメリカ インコーポレイテッド | 化学気相成長によって置換的に炭素でドーピングされた結晶性Ｓｉ含有材料を製造する方法 |
| JP2010040972A (ja) * | 2008-08-08 | 2010-02-18 | Chikao Kimura | 半導体装置およびその製造方法 |
| JP2015133385A (ja) * | 2014-01-10 | 2015-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245314A (ja) * | 1994-03-04 | 1995-09-19 | Mitsubishi Electric Corp | バイポーラトランジスタ，およびその製造方法 |
| US5561302A (en) * | 1994-09-26 | 1996-10-01 | Motorola, Inc. | Enhanced mobility MOSFET device and method |
| DE19755979A1 (de) | 1996-12-09 | 1999-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor |
| DE19652417A1 (de) * | 1996-12-09 | 1998-06-10 | Inst Halbleiterphysik Gmbh | MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor |
| DE19652423A1 (de) * | 1996-12-09 | 1998-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors |
| US6750484B2 (en) | 1996-12-09 | 2004-06-15 | Nokia Corporation | Silicon germanium hetero bipolar transistor |
| US7196929B1 (en) | 1997-07-29 | 2007-03-27 | Micron Technology Inc | Method for operating a memory device having an amorphous silicon carbide gate insulator |
| US6965123B1 (en) | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US6794255B1 (en) | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
| US7154153B1 (en) | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
| US6746893B1 (en) | 1997-07-29 | 2004-06-08 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US6031263A (en) | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
| US6936849B1 (en) * | 1997-07-29 | 2005-08-30 | Micron Technology, Inc. | Silicon carbide gate transistor |
| FR2774509B1 (fr) * | 1998-01-30 | 2001-11-16 | Sgs Thomson Microelectronics | Procede de depot d'une region de silicium monocristallin |
| US6025273A (en) * | 1998-04-06 | 2000-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask |
| US6171389B1 (en) | 1998-09-30 | 2001-01-09 | Seh America, Inc. | Methods of producing doped semiconductors |
| US6251802B1 (en) | 1998-10-19 | 2001-06-26 | Micron Technology, Inc. | Methods of forming carbon-containing layers |
| US6462371B1 (en) * | 1998-11-24 | 2002-10-08 | Micron Technology Inc. | Films doped with carbon for use in integrated circuit technology |
| US8065155B1 (en) | 1999-06-10 | 2011-11-22 | Gazdzinski Robert F | Adaptive advertising apparatus and methods |
| DE10005405A1 (de) * | 2000-02-04 | 2001-08-09 | Inst Halbleiterphysik Gmbh | Schichtstapel für pnp-Heterobipolar-Transistor |
| US6410396B1 (en) * | 2000-04-26 | 2002-06-25 | Mississippi State University | Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications |
| JP4882141B2 (ja) * | 2000-08-16 | 2012-02-22 | 富士通株式会社 | ヘテロバイポーラトランジスタ |
| US6465870B2 (en) * | 2001-01-25 | 2002-10-15 | International Business Machines Corporation | ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region |
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
| EP1421607A2 (en) | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
| US6576535B2 (en) * | 2001-04-11 | 2003-06-10 | Texas Instruments Incorporated | Carbon doped epitaxial layer for high speed CB-CMOS |
| US6780735B2 (en) * | 2001-04-30 | 2004-08-24 | International Business Machines Corporation | Method to increase carbon and boron doping concentrations in Si and SiGe films |
| KR20030035152A (ko) * | 2001-10-30 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체웨이퍼 제조방법 |
| US6670654B2 (en) | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| US7038248B2 (en) | 2002-02-15 | 2006-05-02 | Sandisk Corporation | Diverse band gap energy level semiconductor device |
| US6682992B2 (en) * | 2002-05-15 | 2004-01-27 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures |
| US6774019B2 (en) | 2002-05-17 | 2004-08-10 | International Business Machines Corporation | Incorporation of an impurity into a thin film |
| US6972441B2 (en) * | 2002-11-27 | 2005-12-06 | Intel Corporation | Silicon germanium heterojunction bipolar transistor with step-up carbon profile |
| US7045401B2 (en) * | 2003-06-23 | 2006-05-16 | Sharp Laboratories Of America, Inc. | Strained silicon finFET device |
| US6917093B2 (en) * | 2003-09-19 | 2005-07-12 | Texas Instruments Incorporated | Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits |
| US7696000B2 (en) * | 2006-12-01 | 2010-04-13 | International Business Machines Corporation | Low defect Si:C layer with retrograde carbon profile |
| US8217423B2 (en) | 2007-01-04 | 2012-07-10 | International Business Machines Corporation | Structure and method for mobility enhanced MOSFETs with unalloyed silicide |
| US8072791B2 (en) * | 2007-06-25 | 2011-12-06 | Sandisk 3D Llc | Method of making nonvolatile memory device containing carbon or nitrogen doped diode |
| US20110021011A1 (en) | 2009-07-23 | 2011-01-27 | Advanced Technology Materials, Inc. | Carbon materials for carbon implantation |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US8524584B2 (en) | 2011-01-20 | 2013-09-03 | Axcelis Technologies, Inc. | Carbon implantation process and carbon ion precursor composition |
| CN102779753B (zh) * | 2011-05-12 | 2015-05-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制造方法 |
| JP5665679B2 (ja) * | 2011-07-14 | 2015-02-04 | 住友重機械工業株式会社 | 不純物導入層形成装置及び静電チャック保護方法 |
| JP5841417B2 (ja) * | 2011-11-30 | 2016-01-13 | 株式会社日立製作所 | 窒化物半導体ダイオード |
| US8476706B1 (en) | 2012-01-04 | 2013-07-02 | International Business Machines Corporation | CMOS having a SiC/SiGe alloy stack |
| EP3267470A3 (en) | 2012-02-14 | 2018-04-18 | Entegris, Inc. | Carbon dopant gas and co-flow for implant beam and source life performance improvement |
| US10325800B2 (en) * | 2014-08-26 | 2019-06-18 | Applied Materials, Inc. | High temperature electrostatic chucking with dielectric constant engineered in-situ charge trap materials |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2098798B (en) * | 1981-05-15 | 1985-01-09 | Philips Electronic Associated | Method of making silicon semiconductor devices |
| NL8103649A (nl) * | 1981-08-03 | 1983-03-01 | Philips Nv | Halfgeleiderinrichting en werkwijze voor het vervaardigen van de halfgeleiderinrichting. |
| US4559696A (en) * | 1984-07-11 | 1985-12-24 | Fairchild Camera & Instrument Corporation | Ion implantation to increase emitter energy gap in bipolar transistors |
| JP2569058B2 (ja) * | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| US5198689A (en) * | 1988-11-30 | 1993-03-30 | Fujitsu Limited | Heterojunction bipolar transistor |
| GB8908509D0 (en) * | 1989-04-14 | 1989-06-01 | Secr Defence | Substitutional carbon in silicon |
| JPH05144834A (ja) * | 1991-03-20 | 1993-06-11 | Hitachi Ltd | バイポーラトランジスタ及びその製造方法 |
| US5177025A (en) * | 1992-01-24 | 1993-01-05 | Hewlett-Packard Company | Method of fabricating an ultra-thin active region for high speed semiconductor devices |
-
1993
- 1993-10-05 US US08/131,541 patent/US5360986A/en not_active Expired - Lifetime
-
1994
- 1994-06-10 US US08/257,972 patent/US5441901A/en not_active Expired - Lifetime
- 1994-09-26 KR KR1019940024112A patent/KR100296211B1/ko not_active IP Right Cessation
- 1994-09-30 JP JP6259712A patent/JPH07161731A/ja active Pending
- 1994-10-04 EP EP94115565A patent/EP0646969A3/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135775A (ja) * | 2001-06-11 | 2008-06-12 | Internatl Business Mach Corp <Ibm> | ＳｉＧｅバイポーラの歩留りを向上させるＣ打込み |
| JP2008530784A (ja) * | 2005-02-04 | 2008-08-07 | エーエスエム アメリカ インコーポレイテッド | 化学気相成長によって置換的に炭素でドーピングされた結晶性Ｓｉ含有材料を製造する方法 |
| JP2008147633A (ja) * | 2006-12-01 | 2008-06-26 | Applied Materials Inc | シリコンと炭素を含有するエピタキシャル層の形成及び処理 |
| JP2010040972A (ja) * | 2008-08-08 | 2010-02-18 | Chikao Kimura | 半導体装置およびその製造方法 |
| JP2015133385A (ja) * | 2014-01-10 | 2015-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0646969A2 (en) | 1995-04-05 |
| EP0646969A3 (en) | 1995-08-02 |
| US5441901A (en) | 1995-08-15 |
| KR950012775A (ko) | 1995-05-17 |
| US5360986A (en) | 1994-11-01 |
| KR100296211B1 (ko) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07161731A (ja) | 狭禁止帯幅特性を有する炭素ドーピング・シリコン半導体デバイスとその方法 | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US6403497B1 (en) | Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor | |
| US5599723A (en) | Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance | |
| EP0137645B1 (en) | Method of forming a shallow n-type region | |
| US6781214B1 (en) | Metastable base in a high-performance HBT | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| JPH07245277A (ja) | 半導体装置の製造方法 | |
| JP3489832B2 (ja) | セルフアラインｃｍｏｓプロセス | |
| JP2000031155A (ja) | 低雑音たて形バイポ―ラトランジスタとその製造方法 | |
| JP2001024194A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0817841A (ja) | 半導体基板，半導体装置及び半導体装置の製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| US20020042178A1 (en) | Bipolar transistor manufacturing | |
| JPH11274171A (ja) | 単結晶シリコン領域の堆積法 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3727482B2 (ja) | 半導体装置の製造方法 | |
| JPH05175536A (ja) | 半導体素子作製方法 | |
| US6521504B1 (en) | Semiconductor device and method of fabricating the same | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JP3125789B2 (ja) | 半導体装置の製造方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPH0249019B2 (ja) | Handotaisochinoseizohoho | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 |