JPH07161721A - 厚膜レジストの平坦化方法 - Google Patents
厚膜レジストの平坦化方法Info
- Publication number
- JPH07161721A JPH07161721A JP5340429A JP34042993A JPH07161721A JP H07161721 A JPH07161721 A JP H07161721A JP 5340429 A JP5340429 A JP 5340429A JP 34042993 A JP34042993 A JP 34042993A JP H07161721 A JPH07161721 A JP H07161721A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film resist
- resist layer
- flattening
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】基板上に塗布された厚膜レジスト層に対して施
される形状生成処理を一段と高精度かつ均一に行う。 【構成】基板上に塗布された厚膜レジスト層を回転ロー
ルを用いて平坦化することにより、当該厚膜レジスト層
に対して施される形状生成処理を一段と高精度かつ均一
に行うことができる。
される形状生成処理を一段と高精度かつ均一に行う。 【構成】基板上に塗布された厚膜レジスト層を回転ロー
ルを用いて平坦化することにより、当該厚膜レジスト層
に対して施される形状生成処理を一段と高精度かつ均一
に行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は厚膜レジストの平坦化方
法に関し、例えばシリコン（Si）ウエハのバンプ形成プ
ロセスにおいて塗布される厚膜レジストの平坦化方法に
適用して好適なものである。
法に関し、例えばシリコン（Si）ウエハのバンプ形成プ
ロセスにおいて塗布される厚膜レジストの平坦化方法に
適用して好適なものである。
【０００２】
【従来の技術】従来、シリコンウエハ上にバンプを形成
するプロセスにおいて、十分な品質及び信頼性を確保す
るためレジストを厚く形成するようになされている。す
なわち図７に示すように、表面にアルミ（Al) 電極３が
形成されたシリコン（Si）ウエハ２（図７（Ａ））上に
バリアメタル層４を形成し（図７（Ｂ））、この表面に
厚膜レジスト層５を形成する（図７（Ｃ））。
するプロセスにおいて、十分な品質及び信頼性を確保す
るためレジストを厚く形成するようになされている。す
なわち図７に示すように、表面にアルミ（Al) 電極３が
形成されたシリコン（Si）ウエハ２（図７（Ａ））上に
バリアメタル層４を形成し（図７（Ｂ））、この表面に
厚膜レジスト層５を形成する（図７（Ｃ））。
【０００３】この状態においてレジスト層５をフオトプ
ロセスによつてバンプ槁成部６を形成し（図７
（Ｄ））、このバンプ槁成部６にはんだを形成すること
により、当該はんだでなるバンプを形成することができ
る。
ロセスによつてバンプ槁成部６を形成し（図７
（Ｄ））、このバンプ槁成部６にはんだを形成すること
により、当該はんだでなるバンプを形成することができ
る。
【０００４】
【発明が解決しようとする課題】ところがかかる方法に
よつてバンプを形成する場合、シリコンウエハ２上に厚
膜レジスト層５を形成する工程において図７（Ｃ）に示
すように周辺部においてレジスト層５が厚くなり、クラ
ウンと呼ばれる凸部５Ａが生じる。
よつてバンプを形成する場合、シリコンウエハ２上に厚
膜レジスト層５を形成する工程において図７（Ｃ）に示
すように周辺部においてレジスト層５が厚くなり、クラ
ウンと呼ばれる凸部５Ａが生じる。
【０００５】この結果露光及びエツチング精度が劣化し
図７（Ｄ）に示すようにバンプ槁成部６の精度が劣化す
ることにより当該バンプ槁成部６に形成されるバンプ径
に誤差が生じて歩留りが悪くなる問題があつた。
図７（Ｄ）に示すようにバンプ槁成部６の精度が劣化す
ることにより当該バンプ槁成部６に形成されるバンプ径
に誤差が生じて歩留りが悪くなる問題があつた。
【０００６】本発明は以上の点を考慮してなされたもの
で、厚膜レジスト層に対して施される形状生成処理を一
段と高精度かつ均一に行うことができるようにするもの
である。
で、厚膜レジスト層に対して施される形状生成処理を一
段と高精度かつ均一に行うことができるようにするもの
である。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、基板上に塗布された厚膜レジスト
を平坦化する厚膜レジストの平坦化方法において、表面
に厚膜レジスト層５が形成された基板２を、所定間隔に
設定された回転ロール２１及び受け台２３間に挿入し、
厚膜レジスト層５の表面を平坦化するようにする。
め本発明においては、基板上に塗布された厚膜レジスト
を平坦化する厚膜レジストの平坦化方法において、表面
に厚膜レジスト層５が形成された基板２を、所定間隔に
設定された回転ロール２１及び受け台２３間に挿入し、
厚膜レジスト層５の表面を平坦化するようにする。
【０００８】また本発明においては、上記厚膜レジスト
の平坦化方法は、真空チヤンバ３１内に配設された回転
ロール２１及び受け台２３間に厚膜レジスト層５が形成
された基板２を挿入するようにする。
の平坦化方法は、真空チヤンバ３１内に配設された回転
ロール２１及び受け台２３間に厚膜レジスト層５が形成
された基板２を挿入するようにする。
【０００９】また本発明においては、上記厚膜レジスト
の平坦化方法は、厚膜レジスト層５の表面に所定のシー
ト４１を載せ、厚膜レジスト層５が形成された基板２及
びシート４１を同時に回転ロール２１及び受け台２３間
に挿入するようにする。
の平坦化方法は、厚膜レジスト層５の表面に所定のシー
ト４１を載せ、厚膜レジスト層５が形成された基板２及
びシート４１を同時に回転ロール２１及び受け台２３間
に挿入するようにする。
【００１０】
【作用】厚膜レジスト層５の表面を回転ロール２１によ
つて平坦化することにより、当該厚膜レジスト層５に対
する所定の形状生成処理（槁成部６の生成処理）を高精
度かつ均一に行うことができる。
つて平坦化することにより、当該厚膜レジスト層５に対
する所定の形状生成処理（槁成部６の生成処理）を高精
度かつ均一に行うことができる。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】図７との対応部分に同一符号を付して示す
図１において、表面にアルミ（Al)電極３が形成された
シリコンウエハ２上にバリアメタル層４を形成する（図
１（Ａ）。バリアメタル層４は、クロム（Cr) 箔１１、
銅(Cu)箔１２及び金(Au)箔１３をそれぞれ順次スパツタ
等によつて形成する。
図１において、表面にアルミ（Al)電極３が形成された
シリコンウエハ２上にバリアメタル層４を形成する（図
１（Ａ）。バリアメタル層４は、クロム（Cr) 箔１１、
銅(Cu)箔１２及び金(Au)箔１３をそれぞれ順次スパツタ
等によつて形成する。
【００１３】この状態において図１（Ｂ）に示すように
バリアメタル層４の表面にバンプを形成するための厚膜
レジスト層５を形成する。このとき当該厚膜レジスト層
５の周辺部にはクラウンと呼ばれる凸部５Ａが形成され
る。これを図２に示すように回転ロール２１及び受け台
２３間に矢印ａ方向に挿入する。
バリアメタル層４の表面にバンプを形成するための厚膜
レジスト層５を形成する。このとき当該厚膜レジスト層
５の周辺部にはクラウンと呼ばれる凸部５Ａが形成され
る。これを図２に示すように回転ロール２１及び受け台
２３間に矢印ａ方向に挿入する。
【００１４】ここで回転ロール２１及び受け台２３の間
隔は、凸部５Ａが形成された厚膜レジスト層５を平坦化
し得る程度の距離に形成されている。従つて当該回転ロ
ール２１及び受け台２３間を通した厚膜レジスト層５は
凸部５Ａが平坦化される。
隔は、凸部５Ａが形成された厚膜レジスト層５を平坦化
し得る程度の距離に形成されている。従つて当該回転ロ
ール２１及び受け台２３間を通した厚膜レジスト層５は
凸部５Ａが平坦化される。
【００１５】このようにして得られたシリコンウエハ２
に対して図３（Ａ）に示すようにフオトプロセスによつ
てバンプ槁成部６を形成し、さらに図３（Ｂ）に示すよ
うに鍍金法によつてはんだバンプ１５を形成する。
に対して図３（Ａ）に示すようにフオトプロセスによつ
てバンプ槁成部６を形成し、さらに図３（Ｂ）に示すよ
うに鍍金法によつてはんだバンプ１５を形成する。
【００１６】さらに図４（Ａ）に示すように、所定の薬
剤によつて厚膜レジスト層５を除去し、図４（Ｂ）に示
すようにバリアメタル層４をエツチング法によつて除去
する。この状態において図４（Ｃ）に示すようにはんだ
バンプ１５を加熱溶融することにより、ほぼ球状のはん
だバンプ１５Ａが形成される。
剤によつて厚膜レジスト層５を除去し、図４（Ｂ）に示
すようにバリアメタル層４をエツチング法によつて除去
する。この状態において図４（Ｃ）に示すようにはんだ
バンプ１５を加熱溶融することにより、ほぼ球状のはん
だバンプ１５Ａが形成される。
【００１７】以上の構成において、シリコンウエハ２の
表面にバリアメタル層４を形成した後（図１（Ａ））、
当該バリアメタル層４の表面に厚膜レジスト層５を形成
すると、当該厚膜レジスト層５の周辺部には凸部５Ａが
生じる。この凸部５Ａを回転ロール２１に通して厚膜レ
ジスト層５の表面を平坦化すると、続くバンプ槁成部６
を形成するプロセス（図３（Ａ））において露光精度が
向上し、バンプ槁成部６を精度良く目標とする形状に形
成することができる。この結果当該バンプ槁成部６に形
成されるはんだバンプ１５の形状を均一化することがで
き、この分歩留りを向上することができる。
表面にバリアメタル層４を形成した後（図１（Ａ））、
当該バリアメタル層４の表面に厚膜レジスト層５を形成
すると、当該厚膜レジスト層５の周辺部には凸部５Ａが
生じる。この凸部５Ａを回転ロール２１に通して厚膜レ
ジスト層５の表面を平坦化すると、続くバンプ槁成部６
を形成するプロセス（図３（Ａ））において露光精度が
向上し、バンプ槁成部６を精度良く目標とする形状に形
成することができる。この結果当該バンプ槁成部６に形
成されるはんだバンプ１５の形状を均一化することがで
き、この分歩留りを向上することができる。
【００１８】また厚膜レジスト層５を形成するプロセス
（図１（Ｂ））においてスピンコートの設定条件を緩く
して表面に多少の凹凸ができても、これを回転ロール２
１によつて平坦化することにより目標とする形状のバン
プ槁成部６を形成することかでき、一段と容易にバンプ
槁成部６を形成することができる。
（図１（Ｂ））においてスピンコートの設定条件を緩く
して表面に多少の凹凸ができても、これを回転ロール２
１によつて平坦化することにより目標とする形状のバン
プ槁成部６を形成することかでき、一段と容易にバンプ
槁成部６を形成することができる。
【００１９】以上の構成によれば、厚膜レジスト層５を
形成した状態においてこれを回転ロール２１によつて平
坦化することにより、一段と高精度かつ均一なバンプを
形成することができる。
形成した状態においてこれを回転ロール２１によつて平
坦化することにより、一段と高精度かつ均一なバンプを
形成することができる。
【００２０】なお上述の実施例においては、厚膜レジス
ト層５が形成されたシリコンウエハ２を大気中において
回転ロール２１に通す場合について述べたが、本発明は
これに限らず、例えば真空中において回転ロール２１に
通すようにしても良い。
ト層５が形成されたシリコンウエハ２を大気中において
回転ロール２１に通す場合について述べたが、本発明は
これに限らず、例えば真空中において回転ロール２１に
通すようにしても良い。
【００２１】すなわち図５に示すように回転ロール２１
及び受け台２３は真空チヤンバ３１内に配設されてお
り、この回転ロール２１及び受け台２３間に厚膜レジス
ト層５か形成されたシリコンウエハ２を挿入する。この
とき厚膜レジスト層５を塗布する工程において当該厚膜
レジスト層５内に巻き込まれた気泡が回転ロール２１に
よる押圧力及び真空チヤンバ内の負圧によつて外部に抜
け出すことにより、一段と均質な厚膜レジスト層５を得
ることができる。
及び受け台２３は真空チヤンバ３１内に配設されてお
り、この回転ロール２１及び受け台２３間に厚膜レジス
ト層５か形成されたシリコンウエハ２を挿入する。この
とき厚膜レジスト層５を塗布する工程において当該厚膜
レジスト層５内に巻き込まれた気泡が回転ロール２１に
よる押圧力及び真空チヤンバ内の負圧によつて外部に抜
け出すことにより、一段と均質な厚膜レジスト層５を得
ることができる。
【００２２】また上述の実施例においては、厚膜レジス
ト層５が形成されたシリコンウエハ２を直接回転ロール
２１に通す場合について述べたが、本発明はこれに限ら
ず、例えば図６に示すように厚膜レジスト層５の表面に
薄い樹脂シート４１を載せてこれを同時に回転ロール２
１及び受け台２３間に挿入するようにしても良い。この
ようにすれば厚膜レジスト層５の表面において一段と安
定した平坦度を得ることができる。
ト層５が形成されたシリコンウエハ２を直接回転ロール
２１に通す場合について述べたが、本発明はこれに限ら
ず、例えば図６に示すように厚膜レジスト層５の表面に
薄い樹脂シート４１を載せてこれを同時に回転ロール２
１及び受け台２３間に挿入するようにしても良い。この
ようにすれば厚膜レジスト層５の表面において一段と安
定した平坦度を得ることができる。
【００２３】さらに上述の実施例においては、シリコン
ウエハ２の表面に形成された厚膜レジスト層５を平坦化
する場合について述べたが、本発明はこれに限らず、種
々の材質でなる基板上に厚膜レジスト層を形成しこれを
平坦化する場合に広く適用することができる。
ウエハ２の表面に形成された厚膜レジスト層５を平坦化
する場合について述べたが、本発明はこれに限らず、種
々の材質でなる基板上に厚膜レジスト層を形成しこれを
平坦化する場合に広く適用することができる。
【００２４】
【発明の効果】上述のように本発明によれば、基板上に
塗布された厚膜レジスト層を回転ロールを用いて平坦化
することにより、当該厚膜レジスト層に対して施される
形状生成処理を一段と高精度かつ均一に行うことができ
る。
塗布された厚膜レジスト層を回転ロールを用いて平坦化
することにより、当該厚膜レジスト層に対して施される
形状生成処理を一段と高精度かつ均一に行うことができ
る。
【図１】本発明によるバンプ形成手順を示す断面図であ
る。
る。
【図２】本発明による厚膜レジストの平坦化方法の説明
に供する略線図である。
に供する略線図である。
【図３】本発明によるバンプ形成手順を示す断面図であ
る。
る。
【図４】本発明によるバンプ形成手順を示す断面図であ
る。
る。
【図５】他の実施例による厚膜レジストの平坦化方法を
示す略線図である。
示す略線図である。
【図６】他の実施例による厚膜レジストの平坦化方法を
示す略線図である。
示す略線図である。
【図７】従来例を示す断面図である。
２……シリコンウエハ、３……アルミ電極、４……バリ
アメタル層、５……厚膜レジスト層、５Ａ……凸部、６
……バンプ槁成部、１５……はんだバンプ、２１……回
転ロール、２３……受け台、３１……真空チヤンバ、４
１……樹脂シート。
アメタル層、５……厚膜レジスト層、５Ａ……凸部、６
……バンプ槁成部、１５……はんだバンプ、２１……回
転ロール、２３……受け台、３１……真空チヤンバ、４
１……樹脂シート。
Claims (3)
- 【請求項１】基板上に塗布された厚膜レジストを平坦化
する厚膜レジストの平坦化方法において、 表面に厚膜レジスト層が形成された上記基板を、所定間
隔に設定された回転ロール及び受け台間に挿入し、上記
厚膜レジスト層の表面を平坦化するようにしたことを特
徴とする厚膜レジストの平坦化方法。 - 【請求項２】上記厚膜レジストの平坦化方法は、 真空チヤンバ内に配設された上記回転ロール及び上記受
け台間に上記厚膜レジスト層が形成された上記基板を挿
入するようにしたことを特徴とする請求項１に記載の厚
膜レジストの平坦化方法。 - 【請求項３】上記厚膜レジストの平坦化方法は、 上記厚膜レジスト層の表面に所定のシートを載せ、上記
厚膜レジスト層が形成された上記基板及び上記シートを
同時に上記回転ロール及び上記受け台間に挿入するよう
にしたことを特徴とする請求項１に記載の厚膜レジスト
の平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34042993A JP3358751B2 (ja) | 1993-12-08 | 1993-12-08 | 厚膜レジストの平坦化方法及び半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34042993A JP3358751B2 (ja) | 1993-12-08 | 1993-12-08 | 厚膜レジストの平坦化方法及び半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161721A true JPH07161721A (ja) | 1995-06-23 |
| JP3358751B2 JP3358751B2 (ja) | 2002-12-24 |
Family
ID=18336880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34042993A Expired - Fee Related JP3358751B2 (ja) | 1993-12-08 | 1993-12-08 | 厚膜レジストの平坦化方法及び半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3358751B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014186058A (ja) * | 2013-03-21 | 2014-10-02 | Hitachi Chemical Co Ltd | 液状光硬化性樹脂組成物の塗膜を基板上で平坦化する方法、プリント配線板の製造方法、及びプリント配線板 |
| JP2014186059A (ja) * | 2013-03-21 | 2014-10-02 | Hitachi Chemical Co Ltd | 液状光硬化性樹脂組成物の塗膜を基板上で平坦化する方法、プリント配線板の製造方法、及びプリント配線板 |
| JP2014186060A (ja) * | 2013-03-21 | 2014-10-02 | Hitachi Chemical Co Ltd | 液状光硬化性樹脂組成物の塗膜を基板上で平坦化する方法、プリント配線板の製造方法、及びプリント配線板 |
-
1993
- 1993-12-08 JP JP34042993A patent/JP3358751B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014186058A (ja) * | 2013-03-21 | 2014-10-02 | Hitachi Chemical Co Ltd | 液状光硬化性樹脂組成物の塗膜を基板上で平坦化する方法、プリント配線板の製造方法、及びプリント配線板 |
| JP2014186059A (ja) * | 2013-03-21 | 2014-10-02 | Hitachi Chemical Co Ltd | 液状光硬化性樹脂組成物の塗膜を基板上で平坦化する方法、プリント配線板の製造方法、及びプリント配線板 |
| JP2014186060A (ja) * | 2013-03-21 | 2014-10-02 | Hitachi Chemical Co Ltd | 液状光硬化性樹脂組成物の塗膜を基板上で平坦化する方法、プリント配線板の製造方法、及びプリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3358751B2 (ja) | 2002-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5118584A (en) | Method of producing microbump circuits for flip chip mounting | |
| JPH07161721A (ja) | 厚膜レジストの平坦化方法 | |
| JPH0936084A (ja) | パターン形成方法 | |
| JP2735038B2 (ja) | バンプ形成方法 | |
| US5895271A (en) | Metal film forming method | |
| JPS59132132A (ja) | 微細パタ−ンの形成方法 | |
| JPH0770456B2 (ja) | 半導体装置の製造方法 | |
| JPS60251620A (ja) | Ｘ線マスク | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JP3058514B2 (ja) | 金属箔を加工した探針部品の製造方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPH0786287A (ja) | バンプの形成方法 | |
| JPH0555371A (ja) | 半導体装置の製造方法 | |
| JP2558128B2 (ja) | 金属配線の形成方法 | |
| JPH01187926A (ja) | マスク及びレチクルの製造方法 | |
| JPH02294017A (ja) | リソグラフィ法 | |
| JPH04366843A (ja) | 電子ビーム露光用乾板とその製造方法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPH054806B2 (ja) | ||
| JPS58202526A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPH08148492A (ja) | 接続電極の作成方法 | |
| JPS60226124A (ja) | レジスト塗布装置 | |
| JP2557566B2 (ja) | 露光用マスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |