JPH0716168U - 圧電式加速度センサ - Google Patents

Abstract

(57)【要約】 【目的】 圧電式加速度センサの改良。 【構成】 圧電セラミックス素子の複数枚を層成すると
共にこれら複数枚の圧電セラミックス素子を並列接続し
て合成容量を増大する構造。 【効果】 抵抗値の小さい抵抗との組合せでハイパスフ
ィルタが構成できるので、カットオフ周波数の精度が向
上し、さらには小型化の可能な加速度センサが提供でき
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、例えば自動車のサスペンション制御システム、エアバッグシステム 等に用いられる加速度センサであって、特に圧電セラミックスを用いる圧電式加 速度センサに関するものである。

【０００２】

【従来の技術】

従来のこの種の圧電式加速度センサ、すなわち、圧電セラミックスを用いた加 速度センサ構造として図１に示す如き構造のものがある。

【０００３】 すなわち１は水平方向に位置されるハイブリッドＩＣ基板であって、このハイ ブリッドＩＣ基板１上の２個所には、電極２が形成されている。それら双方の電 極２には、水平方向に分極された夫々の圧電セラミックス素子３₁ ，３₂ が接着 固定され、さらにそれら圧電セラミックス素子３上には、加速度によって、それ ら２個の圧電セラミックス素子３₁ ，３₂ に機械的歪が生じるように錘り４が接 着されている。

【０００４】 なおこのように構成されている加速度センサの圧電セラミックス素子３は、該 加速度センサを小型化するために３ｍｍ×３ｍｍ程度の大きさとしている。そし てかかる加速度センサにおいて、Ｇ方向の加速度が作用すると、錘り４に慣性力 が働き、その結果夫々の圧電セラミックス素子３に剪断応力が生じ、これによっ て各圧電セラミックス素子３₁ ，３₂ には電圧が発生する。これら圧電セラミッ クス素子３₁ ，３₂ によって発生する電圧信号は、図２に示す如き処理回路５に より、加速度が出力されるように処理されるものである。

【０００５】

【考案が解決しようとする課題】

ところが、車両制御用として用いられる加速度センサの低減側検出周波数とし ては、０．５Ｈｚ以下までが要求される。圧電セラミックス素子自体は、加速度 により発生した電荷（電圧）をチャージしておく機能がなく、従って圧電セラミ ックス素子自体が有する静電容量値で決定される時定数で発生電荷を放電してし まうので、０．５Ｈｚ以下の低周波加速度を検出するためには、図２で示す圧電 セラミックス素子の合成静電容量Ｃと回路上に設けた抵抗Ｒによりハイパスフィ ルタＦを構成する必要がある。

【０００６】 上記大きさの圧電セラミックス素子、すなわち、３ｍｍ×３ｍｍの大きさの圧 電セラミックス素子から得られる容量Ｃは、４００〜５００ＰＦ程度であるため に、抵抗Ｒは６００〜７００ＭΩと高抵抗とすることが必要となり、このためリ ーク、抵抗値の不安定によるカットオフ周波数精度が悪化するという問題点があ った。

【０００７】 また抵抗Ｒを小さくするためには、圧電セラミックス素子の容量Ｃを大きくす ればよいが、この容量Ｃを大きくするには、圧電セラミックス素子の形状を大き くしなければならず、加速度センサの小型化に問題がある。

【０００８】

【課題を解決するための手段】

本考案はかかる従来の問題点に着目してなされたもので、圧電セラミックス素 子の複数枚を積層構造となし、さらにそれら複数枚の圧電セラミックス素子を並 列接続することによって、各圧電セラミックス素子の面積を大きくすることなく 容量を増大せしめ、これによって従来通りの小さい抵抗値Ｒと、圧電セラミック ス素子の使用で小型にしてカットオフ周波数精度に優れた圧電式加速度センサを 提供することにある。

【０００９】

【実施例】

以下に本考案を図面に示す実施例に基いて詳細に説明するが、本実施例の構造 と、従来例で説明した構造との同一部分は、従来例で使用した符号を付してその 同一構造部分の構造説明は省略する。

【００１０】 すなわち、図３において、ハイブリッドＩＣ基板１の上面に施されている夫々 の電極２の上側に、３個の圧電セラミックス素子３₁ ，３₂ ，３₃ 及び３₄ ，３₅ ，３₆ の３個宛を３層積層構造となし、さらにそれぞれの３層圧電セラミック ス素子を、図４に示すように並列接続したものである。

【００１１】 従ってこの層成構造の圧電セラミックス素子による合成静電容量は、３倍とな ることから、その合成静電容量Ｃと、抵抗Ｒの値で決められるハイパスフィルタ Ｆの値を３倍にすることができる。

【００１２】 すなわち、各圧電セラミックス素子３₁ 〜３₆ の静電容量をＣ’とすると圧電 セラミックス素子の合成静電容量Ｃは３／２Ｃ’となり、従来例の一層構造の静 電容量１／２Ｃ’に対して３倍の静電容量をもつことになる。

【００１３】 ここで低減カットオフ周波数ｆ_CLは、

【００１４】

【数１】

【００１５】 で決定される。

【００１６】 従って従来例のＣの値を５００ＰＦとし、要求カットオフ周波数を０．５Ｈｚ とするに必要な抵抗値Ｒは６３６ＭΩであるのに対し本考案のようにＣの値を３ 倍の静電容量値とすることで抵抗値Ｒは２１０ＭΩつまり従来例の１／３になる 。

【００１７】 このように、使用する抵抗値Ｒの値を、数１００ＭΩとすることで、回路パタ ーン間でのリーク、温度による抵抗値変化等により、カットオフ周波数精度が出 にくくなるため、なるべく抵抗値の小さい抵抗を使用するハイパスフィルタの回 路構成が良いことになる。

【００１８】

【考案の効果】

以上のように本考案は、外部加速度によって生じる応力を電気信号に変換する 圧電セラミックス素子と、該圧電セラミックス素子で発生した電圧信号を所望の 加速度信号とするための信号処理回路とを有する加速度センサにおいて、複数の 圧電セラミックス素子を層成し、この層成された各圧電セラミックス素子を、並 列接続した圧電式加速度センサであるから、これによれば、平面積を変ることの ない複数の圧電セラミックス素子を層成し、さらにそれら圧電セラミックス素子 を並列接続することで合成容量を増大せしめることができ、これによって抵抗値 の小さい抵抗との組合せでハイパスフィルタが構成できるので、カットオフ周波 数の精度が向上し、さらには小型化の可能な加速度センサが提供できるという効 果がある。

【図面の簡単な説明】

【図１】従来例の加速度センサを示した構造説明図。

【図２】従来例の加速度センサを示した回路説明図。

【図３】本考案実施例の加速度センサを示した構造説明
図。

【図４】本考案実施例の要部回路説明図。

【符号の説明】

１…ハイブリッドＩＣ基板 ２…電極 ３₁ ，３₂ ，３₃ ，３₄ ，３₅ ，３₆ …圧電セラミック
ス素子 ４…錘り ５…処理回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 外部加速度によって生じる応力を電気信
   号に変換する圧電セラミックス素子と、該圧電セラミッ
   クス素子で発生した電圧信号を所望の加速度信号とする
   ための信号処理回路とを有する加速度センサにおいて、
   複数の圧電セラミックス素子を層成し、この層成された
   各圧電セラミックス素子を、並列接続したことを特徴と
   する圧電式加速度センサ。