JPH07161633A - 半導体装置を形成する方法 - Google Patents

半導体装置を形成する方法

Info

Publication number
JPH07161633A
JPH07161633A JP6257278A JP25727894A JPH07161633A JP H07161633 A JPH07161633 A JP H07161633A JP 6257278 A JP6257278 A JP 6257278A JP 25727894 A JP25727894 A JP 25727894A JP H07161633 A JPH07161633 A JP H07161633A
Authority
JP
Japan
Prior art keywords
photoresist
mask
members
interconnect
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6257278A
Other languages
English (en)
Inventor
Paul W Sanders
ポール・ダブリュー・サンダース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07161633A publication Critical patent/JPH07161633A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/949Energy beam treating radiation resist on semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体装置10を形成する方法を
提供する。 【構成】 フォトレジスト21の層が半導体ウェハ11
に被覆される。第1マスク30は、フォトレジスト21
の第2部分が露光される際に、フォトレジスト21の第
1部分を保護するために用いられる。第2マスク31
は、フォトレジスト21の第3部分を露光するために用
いられ、フォトレジスト21の第3部分はフォトレジス
ト21の第1部分の一部を含む。フォトレジスト21は
現像され、フォトレジスト・マスク22,23,24,
26が形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に、半導体装置に
関し、さらに詳しくは、半導体装置の素子間で電気接続
を形成する新規な方法に関する。
【0002】
【従来技術】従来、半導体業界では、半導体装置を形成
する際に用いられる各素子を相互接続するためさまざま
な方法が用いられてきた。無線周波(RF)電力デバイ
スは、このような方法によって一般に形成される半導体
装置の1つである。一般に、RF電力デバイスは、非常
に多くの個々のトランジスタを並列に接続することによ
って形成される。RF電力デバイスのよって伝えられる
電流の量は、用いられる小型トランジスタの数を決定す
る。
【0003】大型RF電力デバイスの1つの問題点は、
導電または相互接続パターンを形成するために要する面
積である。一般に、ウェハ・ステップ式露光システム(w
aferstepping exposure system)のレチクル(reticle)
がマスクとして用いられ、半導体ウェハ上のフォトレジ
ストを露光する。多くの場合、露光されるパターンは大
きすぎて、ウェハ・ステップ式露光システムの1つのレ
チクルに収まらない。そのため、相互接続パターンは、
2つの個別のステップ式レチクルに収まる2つの重複す
る部分に分割される。導電相互接続マスクを形成するた
めに2つのレチクルを利用することは、2つのレチクル
によって生じる2つの像のレジストレーションを確保す
るためにいくつかの厳密なアラインメントを必要とす
る。このような複数の露光は、2つのステップ式レチク
ルによって形成される2つの像間の正確なアラインメン
トを一般に必要とする。また、複数の露光は、相互接続
パターン全体を露光するために2倍の時間がかかり、そ
のため製造コストが増加する。さらに、2つのステップ
式レチクルを保守しなければならず、そのため製造コス
トがさらに増加する。
【0004】
【発明が解決しようとする課題】よって、2つ以上のス
テップ式レチクルを必要とせず、正確なアラインメント
を必要とせず、製造コストを節減する大型半導体装置を
形成する方法を設けることが望ましい。
【0005】
【課題を解決するための手段】本発明は、フォトレジス
トの層を半導体ウェハに被覆することによって半導体装
置を形成することを含む。第1マスクは、フォトレジス
トの第2部分が露光される際にフォトレジストの第1部
分を保護するために用いられる。第2マスクは、フォト
レジストの第3部分を露光するために用いられ、このフ
ォトレジストの第3部分はフォトレジストの第1部分の
一部を含む。フォトレジストは、フォトレジスト・マス
クを形成するために現像される。
【0006】
【実施例】図1は、半導体基板またはウェハ11上に半
導体装置10および半導体装置15を形成する段階を示
す。ウェハ11の表面はさまざまな層で覆われるので、
点線20,25は装置10,15の近似的な位置をそれ
ぞれ示す。ウェハ11は、3つ以上の装置を含んでもよ
いが、説明を明確にするため2つのみが示されている。
複数の個別の半導体素子12,14は基板11上に形成
され、基本的な未接続素子として機能し、これらは装置
10を形成するためにその後接続される。素子12,1
4は、個別の未接続トランジスタなど、受動素子でも能
動半導体素子でもよい。装置10は3つ以上の素子を含
むことができるが、わかりやすいように2つのみが示さ
れている。素子12,14は一般に、装置10を形成す
るため素子12,14を相互接続しやすいように規則的
な形状パターンで構成される。好適な実施例では、素子
12,14は、一列または直線に並べられた複数の未接
続トランジスタのうち2つの未接続トランジスタであ
る。オーム接触領域13,16は、素子12,14に対
するオーム接触を形成するのを助けるそれぞれ素子1
2,14内の低抵抗領域である。一般に、装置15は、
装置10を形成するために用いられる形状パターンと一
貫して配置された同様な素子を含む。
【0007】素子12,14を形成した後、導電または
相互接続層17が基板11を覆うために被覆される。接
触領域13,16の上にある層17の一部は、素子1
2,14を電気的に接続する、点線18,19によって
示される複数の相互接続ストライプを形成するためにそ
の後用いられる。相互接続層17は、フォトレジスト2
1の層で被覆され、このフォトレジスト(21)の層は
複数の相互接続ストライプを形成する際に用いられるマ
スクを形成するためにその後パターニングされる。
【0008】図2は、フォトレジスト・マスク部材2
2,23,24,26を含むフォトレジスト・マスクに
フォトレジスト21(図1)を形成した後の装置10,
15を示す拡大斜視図である。図1と同じ図2の部材は
同じ参照番号が付されている。また、図2の説明では、
フォトレジスト21(図1)について頻繁に言及する。
部材22,23,24,26は、1つのステップ式レチ
クル30を第1マスクとして利用し、1つのコンタクト
・マスク31を第2マスクとして利用する新規な多重露
光技術によって形成される。このような減法露光(subtr
active exposure)を行うため、ポジ型フォトレジスト(p
ositive photoresist)が一般に必要とされる。装置10
の完成される相互接続パターンは大きすぎて1つのレチ
クルに収まりきれないかもしれないが、1つのステップ
式レチクルが用いられる。好適な実施例では、フォトレ
ジスト21に投影される最大ステップ式レチクル・パタ
ーンは、約6〜7平方ミリメートルであり、装置10は
7平方ミリメートル以上である。レチクル・パターン
は、素子22,23の水平部分にのみ相当する。点線部
分29は、レチクル30によって露光されるような1つ
の水平部分を示す。レチクル30によって露光される領
域は装置10によって覆われる領域よりも小さいので、
装置10に相当するフォトレジスト21の部分を露光す
るためには、2つ以上のレチクル30が必要になる。レ
チクル30によって形成される露光パターンがフォトレ
ジスト21を進むにつれて、レチクル30は相互接続ス
トライプの上にあるフォトレジスト21の部分を保護
し、また相互接続ストライプに隣接または整合する部
分、すなわち、相互接続ストライプの主軸から伸びる線
に沿った部分を保護する。図2に示すように、レチクル
30は、フォトレジスト・マスク部材22,23,2
4,26を含む第1または未露光部分を保護する。ま
た、未露光部分は、点線27,28によって示されるよ
うに、部材22,23,24,26と整合するフォトレ
ジスト21の部分を含む。フォトレジスト21の残りの
部分は、フォトレジスト21の第2または露光部分とな
る。
【0009】ステップ式露光が完了すると、フォトレジ
ストの第3部分、すなわち点線27,28によって示さ
れるフォトレジスト・マスク部材22,23,24,2
6間の部分がコンタクト・マスク31を用いて露光され
る。コンタクト・マスク31は、点線27,28によっ
て示されるフォトレジスト21の部分を露光するが、部
材22,23,24,26に相当する部分を保護する。
このようなコンタクト・マスクは一般にダーク・フィー
ルド・マスク(dark field mask) と呼ばれる。また、マ
スク31は、フォトレジスト21の他の以前に露光され
た部分も露光する。そのため、コンタクト・マスク露光
は、フォトレジストを装置10用の個別のフォトレジス
ト・マスク部材22,23と、装置15用のフォトレジ
スト・マスク部材24,26とに分割するのを助ける。
好適な実施例では、コンタクト・マスク31は、マスク
31がフォトレジスト21の表面から10ミクロン以下
となるように、近接モード(proximity mode)で用いられ
る。ステップ式およびコンタクト・マスク露光が完了す
ると、フォトレジスト21は現像され、露光部分は除去
され、部材22,23,24,26を層17上に残す。
【0010】図3は、部材22,23,24,26を用
いて、部材22,23,24,26(図2)によって覆
われていない相互接続層17の部分を除去した後の装置
10,15の拡大斜視図を示す。図1および図2と同じ
図3の部分は同じ参照番号が付されている。金属層17
(図2)の除去された部分は、部材22,23,24,
26(図2)によって覆われていない層17の部分を除
去するために半導体技術分野で周知のエッチング方法に
よって除去される。エッチングが完了した後、装置10
の素子12,14を電気的に接続するために導体31,
32が残り、装置15の素子を電気的に接続するために
導体33,34が残る。さらに、このとき装置10は装
置15から分離され、ウェハ11上の他の半導体装置か
ら分離される。本明細書で説明した方法は、半導体装置
の形成中に、半導体ウェハ上に他の層を有する半導体ウ
ェハまたは半導体基板をパターニングするためにも利用
できることに留意されたい。
【0011】以上、半導体装置を製造する新規の方法が
提供されたことが理解される。ウェハ上の素子を個別の
半導体装置に分離しないステップ式レチクルを利用する
ことにより、1つのステップ式レチクルのみを用いるこ
とが可能になる。1つのステップ式レチクルを用いるこ
とは、パターンを2つの個別のステップ式レチクルに分
離する従来の方法に比べて、製造時間およびコストを低
減する。フォトレジストをさらに露光し、ウェハを個別
の半導体装置に分離するため、ウェハ全体に対して1つ
のコンタクト・マスクを利用することは、コンタクト・
マスクはステップ式レチクルよりも高価でなく、かつス
テップ式レチクルよりも露光時間が短いので、製造時間
および製造コストを節減する。
【図面の簡単な説明】
【図1】本発明により、半導体装置を形成する段階を示
す拡大切り欠き斜視図である。
【図2】本発明により、次の段階における図1の半導体
装置を示す。
【図3】本発明により、相互接続を形成した後の図2の
半導体装置を示す。
【符号の説明】
10 半導体装置 11 ウェハ 12,14 半導体素子 13,16 オーム接触領域 15 半導体装置 17 相互接続層 21 フォトレジスト 22,23,24,26 フォトレジスト・マスク部材 30 ステップ式レチクル 31 コンタクト・マスク 31,32,33,34 導体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置(10)を形成する方法であ
    って:フォトレジスト(21)の層を半導体基板(1
    1)に被覆する段階;第1マスク(30)を用いて前記
    フォトレジストの第2部分を露光する際に、前記フォト
    レジストの第1部分を保護する段階;第2マスク(3
    1)を用いて前記フォトレジストを現像する前に、前記
    フォトレジストの第3部分を露光する段階であって、前
    記フォトレジストの前記第3部分は前記フォトレジスト
    の前記第1部分の一部を含む段階;および前記フォトレ
    ジストを現像して、フォトレジスト・マスク(22,2
    3,24,26)を形成する段階;によって構成される
    ことを特徴とする方法。
  2. 【請求項2】 半導体装置(10)を形成する方法であ
    って:複数の未接続トランジスタ(12,14)を有す
    る半導体ウェハ(11)を設ける段階;前記半導体ウェ
    ハ(11)上に導電層(17)を形成する段階であっ
    て、前記導電層(17)の一部は、前記複数の未接続ト
    ランジスタ(12,14)を接続するトランジスタ相互
    接続ストライプ(31,32,33,34)を形成する
    段階;フォトレジスト(21)の層を前記導電層(1
    7)に被覆する段階;第1マスク(3)を用いて前記フ
    ォトレジストの第2部分を露光する際に、前記相互接続
    ストライプ(31,32,33,34)と前記相互接続
    ストライプに隣接する領域との上にある前記フォトレジ
    スト(21)の第1部分を保護する段階;前記フォトレ
    ジスト21の前記第1部分の一部を含む前記フォトレジ
    ストの第3部分を露光する段階であって、この露光は、
    前記フォトレジスト(21)を現像する前に行われ、か
    つ第2マスク(31)を用いて行われる段階;および前
    記フォトレジスト(21)を現像して、フォトレジスト
    ・マスク(22,23,24,26)を形成する段階;
    によって構成されることを特徴とする方法。
  3. 【請求項3】 トランジスタを形成する方法であって:
    一列に配置された複数の未接続トランジスタ(12,1
    4)を有する半導体ウェハ(11)を設ける段階;前記
    半導体ウェハ(11)上に金属層(17)を形成する段
    階であって、前記金属層(17)の一部が前記複数の未
    接続トランジスタ(12,14)を電気的に接続するた
    めの相互接続ストライプ(31,32,33,34)を
    形成する段階;フォトレジスト(21)の層を前記金属
    層(17)に被覆する段階;前記相互接続ストライプ
    (31,32,33,34)の上にない前記フォトレジ
    スト(21)の第2部分を第1マスク(30)を用いて
    露光する際に、前記相互接続ストライプ(31,32,
    33,34)の上にあり、かつ前記相互接続ストライプ
    に隣接する領域の上にある前記フォトレジスト(21)
    の第1部分を保護する段階;第2マスク(31)を用い
    て前記フォトレジスト(21)の第3部分を露光する段
    階であって、前記フォトレジスト(21)の第3部分は
    前記フォトレジスト(21)の前記第1部分の一部を含
    む段階;前記フォトレジスト(21)を現像して、フォ
    トレジスト・マスク(22,23,24,26)を形成
    する段階;および前記フォトレジスト・マスク(22,
    23,24,26)によって覆われていない前記金属層
    (17)の部分を除去する段階;によって構成されるこ
    とを特徴とする方法。
JP6257278A 1993-10-01 1994-09-28 半導体装置を形成する方法 Pending JPH07161633A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US130482 1980-03-31
US08/130,482 US5338397A (en) 1993-10-01 1993-10-01 Method of forming a semiconductor device

Publications (1)

Publication Number Publication Date
JPH07161633A true JPH07161633A (ja) 1995-06-23

Family

ID=22444895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6257278A Pending JPH07161633A (ja) 1993-10-01 1994-09-28 半導体装置を形成する方法

Country Status (3)

Country Link
US (1) US5338397A (ja)
EP (1) EP0646949A3 (ja)
JP (1) JPH07161633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017214348A (ja) * 2016-05-31 2017-12-07 シスメックス株式会社 糖ペプチドと反応するモノクローナル抗体およびその用途

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048785A (en) * 1997-06-16 2000-04-11 Advanced Micro Devices, Inc. Semiconductor fabrication method of combining a plurality of fields defined by a reticle image using segment stitching
US6130173A (en) * 1998-03-19 2000-10-10 Lsi Logic Corporation Reticle based skew lots

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089117B (en) * 1980-12-05 1984-10-17 Burroughs Corp Improvements in and relating to the manufacure of wafer scale integrated circuits
JPH03139821A (ja) * 1989-10-25 1991-06-14 Toshiba Corp 微細パターンの形成方法
JP2809809B2 (ja) * 1990-04-19 1998-10-15 株式会社東芝 位相シフト型回折格子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017214348A (ja) * 2016-05-31 2017-12-07 シスメックス株式会社 糖ペプチドと反応するモノクローナル抗体およびその用途

Also Published As

Publication number Publication date
EP0646949A3 (en) 1997-03-26
EP0646949A2 (en) 1995-04-05
US5338397A (en) 1994-08-16

Similar Documents

Publication Publication Date Title
US6553274B1 (en) Method for designing reticle, reticle, and method for manufacturing semiconductor device
US7821142B2 (en) Intermediate semiconductor device structures
JPH03502147A (ja) 自己整列薄膜抵抗体を有する集積回路チップ
KR20010033319A (ko) 격자 및 적어도 일부분 리세스된 산화물 패턴이 제공되는표면을 가지는 실리콘 바디에서 반도체 장치를 제조하는방법
KR100218726B1 (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
JP2000077319A (ja) デバイスおよびその構造部分の配置方法
KR100443064B1 (ko) 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법
EP0779556B1 (en) Method of fabricating a semiconductor device
US20040207791A1 (en) Method of manufacturing IPS-LCD using 4-mask process
JPH07161633A (ja) 半導体装置を形成する方法
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JP3952248B2 (ja) 露光方法およびそれに用いられるマスクの製造方法
JP3430290B2 (ja) 半導体装置の製造方法
JPH11204506A (ja) 回路パターンが形成されたウェハおよびその製造方法
JPH09232315A (ja) 半導体装置の製造方法
JP3955457B2 (ja) フォトマスク及びウェハ基板の露光方法
JPH1167639A (ja) 露光方法及び露光用マスク
JP2003007678A (ja) 半導体装置の製造方法及びこの方法により製造される半導体装置
JPH07183301A (ja) 半導体装置
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices
JP2980061B2 (ja) 半導体装置の製造方法
JP3607022B2 (ja) 半導体装置の製造方法
JPS62147729A (ja) 半導体装置の製造方法
KR0158903B1 (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
GB2089117A (en) Improvement in and relating to the manufacture of water scale integrated circuits