JPH07161633A - 半導体装置を形成する方法 - Google Patents
半導体装置を形成する方法Info
- Publication number
- JPH07161633A JPH07161633A JP6257278A JP25727894A JPH07161633A JP H07161633 A JPH07161633 A JP H07161633A JP 6257278 A JP6257278 A JP 6257278A JP 25727894 A JP25727894 A JP 25727894A JP H07161633 A JPH07161633 A JP H07161633A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- mask
- members
- interconnect
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置１０を形成する方法を
提供する。 【構成】 フォトレジスト２１の層が半導体ウェハ１１
に被覆される。第１マスク３０は、フォトレジスト２１
の第２部分が露光される際に、フォトレジスト２１の第
１部分を保護するために用いられる。第２マスク３１
は、フォトレジスト２１の第３部分を露光するために用
いられ、フォトレジスト２１の第３部分はフォトレジス
ト２１の第１部分の一部を含む。フォトレジスト２１は
現像され、フォトレジスト・マスク２２，２３，２４，
２６が形成される。
提供する。 【構成】 フォトレジスト２１の層が半導体ウェハ１１
に被覆される。第１マスク３０は、フォトレジスト２１
の第２部分が露光される際に、フォトレジスト２１の第
１部分を保護するために用いられる。第２マスク３１
は、フォトレジスト２１の第３部分を露光するために用
いられ、フォトレジスト２１の第３部分はフォトレジス
ト２１の第１部分の一部を含む。フォトレジスト２１は
現像され、フォトレジスト・マスク２２，２３，２４，
２６が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、半導体装置に
関し、さらに詳しくは、半導体装置の素子間で電気接続
を形成する新規な方法に関する。
関し、さらに詳しくは、半導体装置の素子間で電気接続
を形成する新規な方法に関する。
【０００２】
【従来技術】従来、半導体業界では、半導体装置を形成
する際に用いられる各素子を相互接続するためさまざま
な方法が用いられてきた。無線周波（ＲＦ）電力デバイ
スは、このような方法によって一般に形成される半導体
装置の１つである。一般に、ＲＦ電力デバイスは、非常
に多くの個々のトランジスタを並列に接続することによ
って形成される。ＲＦ電力デバイスのよって伝えられる
電流の量は、用いられる小型トランジスタの数を決定す
る。
する際に用いられる各素子を相互接続するためさまざま
な方法が用いられてきた。無線周波（ＲＦ）電力デバイ
スは、このような方法によって一般に形成される半導体
装置の１つである。一般に、ＲＦ電力デバイスは、非常
に多くの個々のトランジスタを並列に接続することによ
って形成される。ＲＦ電力デバイスのよって伝えられる
電流の量は、用いられる小型トランジスタの数を決定す
る。
【０００３】大型ＲＦ電力デバイスの１つの問題点は、
導電または相互接続パターンを形成するために要する面
積である。一般に、ウェハ・ステップ式露光システム(w
aferstepping exposure system)のレチクル(reticle)
がマスクとして用いられ、半導体ウェハ上のフォトレジ
ストを露光する。多くの場合、露光されるパターンは大
きすぎて、ウェハ・ステップ式露光システムの１つのレ
チクルに収まらない。そのため、相互接続パターンは、
２つの個別のステップ式レチクルに収まる２つの重複す
る部分に分割される。導電相互接続マスクを形成するた
めに２つのレチクルを利用することは、２つのレチクル
によって生じる２つの像のレジストレーションを確保す
るためにいくつかの厳密なアラインメントを必要とす
る。このような複数の露光は、２つのステップ式レチク
ルによって形成される２つの像間の正確なアラインメン
トを一般に必要とする。また、複数の露光は、相互接続
パターン全体を露光するために２倍の時間がかかり、そ
のため製造コストが増加する。さらに、２つのステップ
式レチクルを保守しなければならず、そのため製造コス
トがさらに増加する。
導電または相互接続パターンを形成するために要する面
積である。一般に、ウェハ・ステップ式露光システム(w
aferstepping exposure system)のレチクル(reticle)
がマスクとして用いられ、半導体ウェハ上のフォトレジ
ストを露光する。多くの場合、露光されるパターンは大
きすぎて、ウェハ・ステップ式露光システムの１つのレ
チクルに収まらない。そのため、相互接続パターンは、
２つの個別のステップ式レチクルに収まる２つの重複す
る部分に分割される。導電相互接続マスクを形成するた
めに２つのレチクルを利用することは、２つのレチクル
によって生じる２つの像のレジストレーションを確保す
るためにいくつかの厳密なアラインメントを必要とす
る。このような複数の露光は、２つのステップ式レチク
ルによって形成される２つの像間の正確なアラインメン
トを一般に必要とする。また、複数の露光は、相互接続
パターン全体を露光するために２倍の時間がかかり、そ
のため製造コストが増加する。さらに、２つのステップ
式レチクルを保守しなければならず、そのため製造コス
トがさらに増加する。
【０００４】
【発明が解決しようとする課題】よって、２つ以上のス
テップ式レチクルを必要とせず、正確なアラインメント
を必要とせず、製造コストを節減する大型半導体装置を
形成する方法を設けることが望ましい。
テップ式レチクルを必要とせず、正確なアラインメント
を必要とせず、製造コストを節減する大型半導体装置を
形成する方法を設けることが望ましい。
【０００５】
【課題を解決するための手段】本発明は、フォトレジス
トの層を半導体ウェハに被覆することによって半導体装
置を形成することを含む。第１マスクは、フォトレジス
トの第２部分が露光される際にフォトレジストの第１部
分を保護するために用いられる。第２マスクは、フォト
レジストの第３部分を露光するために用いられ、このフ
ォトレジストの第３部分はフォトレジストの第１部分の
一部を含む。フォトレジストは、フォトレジスト・マス
クを形成するために現像される。
トの層を半導体ウェハに被覆することによって半導体装
置を形成することを含む。第１マスクは、フォトレジス
トの第２部分が露光される際にフォトレジストの第１部
分を保護するために用いられる。第２マスクは、フォト
レジストの第３部分を露光するために用いられ、このフ
ォトレジストの第３部分はフォトレジストの第１部分の
一部を含む。フォトレジストは、フォトレジスト・マス
クを形成するために現像される。
【０００６】
【実施例】図１は、半導体基板またはウェハ１１上に半
導体装置１０および半導体装置１５を形成する段階を示
す。ウェハ１１の表面はさまざまな層で覆われるので、
点線２０，２５は装置１０，１５の近似的な位置をそれ
ぞれ示す。ウェハ１１は、３つ以上の装置を含んでもよ
いが、説明を明確にするため２つのみが示されている。
複数の個別の半導体素子１２，１４は基板１１上に形成
され、基本的な未接続素子として機能し、これらは装置
１０を形成するためにその後接続される。素子１２，１
４は、個別の未接続トランジスタなど、受動素子でも能
動半導体素子でもよい。装置１０は３つ以上の素子を含
むことができるが、わかりやすいように２つのみが示さ
れている。素子１２，１４は一般に、装置１０を形成す
るため素子１２，１４を相互接続しやすいように規則的
な形状パターンで構成される。好適な実施例では、素子
１２，１４は、一列または直線に並べられた複数の未接
続トランジスタのうち２つの未接続トランジスタであ
る。オーム接触領域１３，１６は、素子１２，１４に対
するオーム接触を形成するのを助けるそれぞれ素子１
２，１４内の低抵抗領域である。一般に、装置１５は、
装置１０を形成するために用いられる形状パターンと一
貫して配置された同様な素子を含む。
導体装置１０および半導体装置１５を形成する段階を示
す。ウェハ１１の表面はさまざまな層で覆われるので、
点線２０，２５は装置１０，１５の近似的な位置をそれ
ぞれ示す。ウェハ１１は、３つ以上の装置を含んでもよ
いが、説明を明確にするため２つのみが示されている。
複数の個別の半導体素子１２，１４は基板１１上に形成
され、基本的な未接続素子として機能し、これらは装置
１０を形成するためにその後接続される。素子１２，１
４は、個別の未接続トランジスタなど、受動素子でも能
動半導体素子でもよい。装置１０は３つ以上の素子を含
むことができるが、わかりやすいように２つのみが示さ
れている。素子１２，１４は一般に、装置１０を形成す
るため素子１２，１４を相互接続しやすいように規則的
な形状パターンで構成される。好適な実施例では、素子
１２，１４は、一列または直線に並べられた複数の未接
続トランジスタのうち２つの未接続トランジスタであ
る。オーム接触領域１３，１６は、素子１２，１４に対
するオーム接触を形成するのを助けるそれぞれ素子１
２，１４内の低抵抗領域である。一般に、装置１５は、
装置１０を形成するために用いられる形状パターンと一
貫して配置された同様な素子を含む。
【０００７】素子１２，１４を形成した後、導電または
相互接続層１７が基板１１を覆うために被覆される。接
触領域１３，１６の上にある層１７の一部は、素子１
２，１４を電気的に接続する、点線１８，１９によって
示される複数の相互接続ストライプを形成するためにそ
の後用いられる。相互接続層１７は、フォトレジスト２
１の層で被覆され、このフォトレジスト（２１）の層は
複数の相互接続ストライプを形成する際に用いられるマ
スクを形成するためにその後パターニングされる。
相互接続層１７が基板１１を覆うために被覆される。接
触領域１３，１６の上にある層１７の一部は、素子１
２，１４を電気的に接続する、点線１８，１９によって
示される複数の相互接続ストライプを形成するためにそ
の後用いられる。相互接続層１７は、フォトレジスト２
１の層で被覆され、このフォトレジスト（２１）の層は
複数の相互接続ストライプを形成する際に用いられるマ
スクを形成するためにその後パターニングされる。
【０００８】図２は、フォトレジスト・マスク部材２
２，２３，２４，２６を含むフォトレジスト・マスクに
フォトレジスト２１（図１）を形成した後の装置１０，
１５を示す拡大斜視図である。図１と同じ図２の部材は
同じ参照番号が付されている。また、図２の説明では、
フォトレジスト２１（図１）について頻繁に言及する。
部材２２，２３，２４，２６は、１つのステップ式レチ
クル３０を第１マスクとして利用し、１つのコンタクト
・マスク３１を第２マスクとして利用する新規な多重露
光技術によって形成される。このような減法露光(subtr
active exposure)を行うため、ポジ型フォトレジスト(p
ositive photoresist)が一般に必要とされる。装置１０
の完成される相互接続パターンは大きすぎて１つのレチ
クルに収まりきれないかもしれないが、１つのステップ
式レチクルが用いられる。好適な実施例では、フォトレ
ジスト２１に投影される最大ステップ式レチクル・パタ
ーンは、約６〜７平方ミリメートルであり、装置１０は
７平方ミリメートル以上である。レチクル・パターン
は、素子２２，２３の水平部分にのみ相当する。点線部
分２９は、レチクル３０によって露光されるような１つ
の水平部分を示す。レチクル３０によって露光される領
域は装置１０によって覆われる領域よりも小さいので、
装置１０に相当するフォトレジスト２１の部分を露光す
るためには、２つ以上のレチクル３０が必要になる。レ
チクル３０によって形成される露光パターンがフォトレ
ジスト２１を進むにつれて、レチクル３０は相互接続ス
トライプの上にあるフォトレジスト２１の部分を保護
し、また相互接続ストライプに隣接または整合する部
分、すなわち、相互接続ストライプの主軸から伸びる線
に沿った部分を保護する。図２に示すように、レチクル
３０は、フォトレジスト・マスク部材２２，２３，２
４，２６を含む第１または未露光部分を保護する。ま
た、未露光部分は、点線２７，２８によって示されるよ
うに、部材２２，２３，２４，２６と整合するフォトレ
ジスト２１の部分を含む。フォトレジスト２１の残りの
部分は、フォトレジスト２１の第２または露光部分とな
る。
２，２３，２４，２６を含むフォトレジスト・マスクに
フォトレジスト２１（図１）を形成した後の装置１０，
１５を示す拡大斜視図である。図１と同じ図２の部材は
同じ参照番号が付されている。また、図２の説明では、
フォトレジスト２１（図１）について頻繁に言及する。
部材２２，２３，２４，２６は、１つのステップ式レチ
クル３０を第１マスクとして利用し、１つのコンタクト
・マスク３１を第２マスクとして利用する新規な多重露
光技術によって形成される。このような減法露光(subtr
active exposure)を行うため、ポジ型フォトレジスト(p
ositive photoresist)が一般に必要とされる。装置１０
の完成される相互接続パターンは大きすぎて１つのレチ
クルに収まりきれないかもしれないが、１つのステップ
式レチクルが用いられる。好適な実施例では、フォトレ
ジスト２１に投影される最大ステップ式レチクル・パタ
ーンは、約６〜７平方ミリメートルであり、装置１０は
７平方ミリメートル以上である。レチクル・パターン
は、素子２２，２３の水平部分にのみ相当する。点線部
分２９は、レチクル３０によって露光されるような１つ
の水平部分を示す。レチクル３０によって露光される領
域は装置１０によって覆われる領域よりも小さいので、
装置１０に相当するフォトレジスト２１の部分を露光す
るためには、２つ以上のレチクル３０が必要になる。レ
チクル３０によって形成される露光パターンがフォトレ
ジスト２１を進むにつれて、レチクル３０は相互接続ス
トライプの上にあるフォトレジスト２１の部分を保護
し、また相互接続ストライプに隣接または整合する部
分、すなわち、相互接続ストライプの主軸から伸びる線
に沿った部分を保護する。図２に示すように、レチクル
３０は、フォトレジスト・マスク部材２２，２３，２
４，２６を含む第１または未露光部分を保護する。ま
た、未露光部分は、点線２７，２８によって示されるよ
うに、部材２２，２３，２４，２６と整合するフォトレ
ジスト２１の部分を含む。フォトレジスト２１の残りの
部分は、フォトレジスト２１の第２または露光部分とな
る。
【０００９】ステップ式露光が完了すると、フォトレジ
ストの第３部分、すなわち点線２７，２８によって示さ
れるフォトレジスト・マスク部材２２，２３，２４，２
６間の部分がコンタクト・マスク３１を用いて露光され
る。コンタクト・マスク３１は、点線２７，２８によっ
て示されるフォトレジスト２１の部分を露光するが、部
材２２，２３，２４，２６に相当する部分を保護する。
このようなコンタクト・マスクは一般にダーク・フィー
ルド・マスク(dark field mask) と呼ばれる。また、マ
スク３１は、フォトレジスト２１の他の以前に露光され
た部分も露光する。そのため、コンタクト・マスク露光
は、フォトレジストを装置１０用の個別のフォトレジス
ト・マスク部材２２，２３と、装置１５用のフォトレジ
スト・マスク部材２４，２６とに分割するのを助ける。
好適な実施例では、コンタクト・マスク３１は、マスク
３１がフォトレジスト２１の表面から１０ミクロン以下
となるように、近接モード(proximity mode)で用いられ
る。ステップ式およびコンタクト・マスク露光が完了す
ると、フォトレジスト２１は現像され、露光部分は除去
され、部材２２，２３，２４，２６を層１７上に残す。
ストの第３部分、すなわち点線２７，２８によって示さ
れるフォトレジスト・マスク部材２２，２３，２４，２
６間の部分がコンタクト・マスク３１を用いて露光され
る。コンタクト・マスク３１は、点線２７，２８によっ
て示されるフォトレジスト２１の部分を露光するが、部
材２２，２３，２４，２６に相当する部分を保護する。
このようなコンタクト・マスクは一般にダーク・フィー
ルド・マスク(dark field mask) と呼ばれる。また、マ
スク３１は、フォトレジスト２１の他の以前に露光され
た部分も露光する。そのため、コンタクト・マスク露光
は、フォトレジストを装置１０用の個別のフォトレジス
ト・マスク部材２２，２３と、装置１５用のフォトレジ
スト・マスク部材２４，２６とに分割するのを助ける。
好適な実施例では、コンタクト・マスク３１は、マスク
３１がフォトレジスト２１の表面から１０ミクロン以下
となるように、近接モード(proximity mode)で用いられ
る。ステップ式およびコンタクト・マスク露光が完了す
ると、フォトレジスト２１は現像され、露光部分は除去
され、部材２２，２３，２４，２６を層１７上に残す。
【００１０】図３は、部材２２，２３，２４，２６を用
いて、部材２２，２３，２４，２６（図２）によって覆
われていない相互接続層１７の部分を除去した後の装置
１０，１５の拡大斜視図を示す。図１および図２と同じ
図３の部分は同じ参照番号が付されている。金属層１７
（図２）の除去された部分は、部材２２，２３，２４，
２６（図２）によって覆われていない層１７の部分を除
去するために半導体技術分野で周知のエッチング方法に
よって除去される。エッチングが完了した後、装置１０
の素子１２，１４を電気的に接続するために導体３１，
３２が残り、装置１５の素子を電気的に接続するために
導体３３，３４が残る。さらに、このとき装置１０は装
置１５から分離され、ウェハ１１上の他の半導体装置か
ら分離される。本明細書で説明した方法は、半導体装置
の形成中に、半導体ウェハ上に他の層を有する半導体ウ
ェハまたは半導体基板をパターニングするためにも利用
できることに留意されたい。
いて、部材２２，２３，２４，２６（図２）によって覆
われていない相互接続層１７の部分を除去した後の装置
１０，１５の拡大斜視図を示す。図１および図２と同じ
図３の部分は同じ参照番号が付されている。金属層１７
（図２）の除去された部分は、部材２２，２３，２４，
２６（図２）によって覆われていない層１７の部分を除
去するために半導体技術分野で周知のエッチング方法に
よって除去される。エッチングが完了した後、装置１０
の素子１２，１４を電気的に接続するために導体３１，
３２が残り、装置１５の素子を電気的に接続するために
導体３３，３４が残る。さらに、このとき装置１０は装
置１５から分離され、ウェハ１１上の他の半導体装置か
ら分離される。本明細書で説明した方法は、半導体装置
の形成中に、半導体ウェハ上に他の層を有する半導体ウ
ェハまたは半導体基板をパターニングするためにも利用
できることに留意されたい。
【００１１】以上、半導体装置を製造する新規の方法が
提供されたことが理解される。ウェハ上の素子を個別の
半導体装置に分離しないステップ式レチクルを利用する
ことにより、１つのステップ式レチクルのみを用いるこ
とが可能になる。１つのステップ式レチクルを用いるこ
とは、パターンを２つの個別のステップ式レチクルに分
離する従来の方法に比べて、製造時間およびコストを低
減する。フォトレジストをさらに露光し、ウェハを個別
の半導体装置に分離するため、ウェハ全体に対して１つ
のコンタクト・マスクを利用することは、コンタクト・
マスクはステップ式レチクルよりも高価でなく、かつス
テップ式レチクルよりも露光時間が短いので、製造時間
および製造コストを節減する。
提供されたことが理解される。ウェハ上の素子を個別の
半導体装置に分離しないステップ式レチクルを利用する
ことにより、１つのステップ式レチクルのみを用いるこ
とが可能になる。１つのステップ式レチクルを用いるこ
とは、パターンを２つの個別のステップ式レチクルに分
離する従来の方法に比べて、製造時間およびコストを低
減する。フォトレジストをさらに露光し、ウェハを個別
の半導体装置に分離するため、ウェハ全体に対して１つ
のコンタクト・マスクを利用することは、コンタクト・
マスクはステップ式レチクルよりも高価でなく、かつス
テップ式レチクルよりも露光時間が短いので、製造時間
および製造コストを節減する。
【図１】本発明により、半導体装置を形成する段階を示
す拡大切り欠き斜視図である。
す拡大切り欠き斜視図である。
【図２】本発明により、次の段階における図１の半導体
装置を示す。
装置を示す。
【図３】本発明により、相互接続を形成した後の図２の
半導体装置を示す。
半導体装置を示す。
１０ 半導体装置 １１ ウェハ １２，１４ 半導体素子 １３，１６ オーム接触領域 １５ 半導体装置 １７ 相互接続層 ２１ フォトレジスト ２２，２３，２４，２６ フォトレジスト・マスク部材 ３０ ステップ式レチクル ３１ コンタクト・マスク ３１，３２，３３，３４ 導体
Claims (3)
- 【請求項１】 半導体装置（１０）を形成する方法であ
って：フォトレジスト（２１）の層を半導体基板（１
１）に被覆する段階；第１マスク（３０）を用いて前記
フォトレジストの第２部分を露光する際に、前記フォト
レジストの第１部分を保護する段階；第２マスク（３
１）を用いて前記フォトレジストを現像する前に、前記
フォトレジストの第３部分を露光する段階であって、前
記フォトレジストの前記第３部分は前記フォトレジスト
の前記第１部分の一部を含む段階；および前記フォトレ
ジストを現像して、フォトレジスト・マスク（２２，２
３，２４，２６）を形成する段階；によって構成される
ことを特徴とする方法。 - 【請求項２】 半導体装置（１０）を形成する方法であ
って：複数の未接続トランジスタ（１２，１４）を有す
る半導体ウェハ（１１）を設ける段階；前記半導体ウェ
ハ（１１）上に導電層（１７）を形成する段階であっ
て、前記導電層（１７）の一部は、前記複数の未接続ト
ランジスタ（１２，１４）を接続するトランジスタ相互
接続ストライプ（３１，３２，３３，３４）を形成する
段階；フォトレジスト（２１）の層を前記導電層（１
７）に被覆する段階；第１マスク（３）を用いて前記フ
ォトレジストの第２部分を露光する際に、前記相互接続
ストライプ（３１，３２，３３，３４）と前記相互接続
ストライプに隣接する領域との上にある前記フォトレジ
スト（２１）の第１部分を保護する段階；前記フォトレ
ジスト２１の前記第１部分の一部を含む前記フォトレジ
ストの第３部分を露光する段階であって、この露光は、
前記フォトレジスト（２１）を現像する前に行われ、か
つ第２マスク（３１）を用いて行われる段階；および前
記フォトレジスト（２１）を現像して、フォトレジスト
・マスク（２２，２３，２４，２６）を形成する段階；
によって構成されることを特徴とする方法。 - 【請求項３】 トランジスタを形成する方法であって：
一列に配置された複数の未接続トランジスタ（１２，１
４）を有する半導体ウェハ（１１）を設ける段階；前記
半導体ウェハ（１１）上に金属層（１７）を形成する段
階であって、前記金属層（１７）の一部が前記複数の未
接続トランジスタ（１２，１４）を電気的に接続するた
めの相互接続ストライプ（３１，３２，３３，３４）を
形成する段階；フォトレジスト（２１）の層を前記金属
層（１７）に被覆する段階；前記相互接続ストライプ
（３１，３２，３３，３４）の上にない前記フォトレジ
スト（２１）の第２部分を第１マスク（３０）を用いて
露光する際に、前記相互接続ストライプ（３１，３２，
３３，３４）の上にあり、かつ前記相互接続ストライプ
に隣接する領域の上にある前記フォトレジスト（２１）
の第１部分を保護する段階；第２マスク（３１）を用い
て前記フォトレジスト（２１）の第３部分を露光する段
階であって、前記フォトレジスト（２１）の第３部分は
前記フォトレジスト（２１）の前記第１部分の一部を含
む段階；前記フォトレジスト（２１）を現像して、フォ
トレジスト・マスク（２２，２３，２４，２６）を形成
する段階；および前記フォトレジスト・マスク（２２，
２３，２４，２６）によって覆われていない前記金属層
（１７）の部分を除去する段階；によって構成されるこ
とを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/130,482 US5338397A (en) | 1993-10-01 | 1993-10-01 | Method of forming a semiconductor device |
| US130482 | 1993-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161633A true JPH07161633A (ja) | 1995-06-23 |
Family
ID=22444895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6257278A Pending JPH07161633A (ja) | 1993-10-01 | 1994-09-28 | 半導体装置を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5338397A (ja) |
| EP (1) | EP0646949A3 (ja) |
| JP (1) | JPH07161633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017214348A (ja) * | 2016-05-31 | 2017-12-07 | シスメックス株式会社 | 糖ペプチドと反応するモノクローナル抗体およびその用途 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048785A (en) * | 1997-06-16 | 2000-04-11 | Advanced Micro Devices, Inc. | Semiconductor fabrication method of combining a plurality of fields defined by a reticle image using segment stitching |
| US6130173A (en) * | 1998-03-19 | 2000-10-10 | Lsi Logic Corporation | Reticle based skew lots |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089117B (en) * | 1980-12-05 | 1984-10-17 | Burroughs Corp | Improvements in and relating to the manufacure of wafer scale integrated circuits |
| JPH03139821A (ja) * | 1989-10-25 | 1991-06-14 | Toshiba Corp | 微細パターンの形成方法 |
| JP2809809B2 (ja) * | 1990-04-19 | 1998-10-15 | 株式会社東芝 | 位相シフト型回折格子の製造方法 |
-
1993
- 1993-10-01 US US08/130,482 patent/US5338397A/en not_active Expired - Lifetime
-
1994
- 1994-09-08 EP EP94114082A patent/EP0646949A3/en not_active Withdrawn
- 1994-09-28 JP JP6257278A patent/JPH07161633A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017214348A (ja) * | 2016-05-31 | 2017-12-07 | シスメックス株式会社 | 糖ペプチドと反応するモノクローナル抗体およびその用途 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0646949A3 (en) | 1997-03-26 |
| US5338397A (en) | 1994-08-16 |
| EP0646949A2 (en) | 1995-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553274B1 (en) | Method for designing reticle, reticle, and method for manufacturing semiconductor device | |
| US7821142B2 (en) | Intermediate semiconductor device structures | |
| JPH03502147A (ja) | 自己整列薄膜抵抗体を有する集積回路チップ | |
| KR20010033319A (ko) | 격자 및 적어도 일부분 리세스된 산화물 패턴이 제공되는표면을 가지는 실리콘 바디에서 반도체 장치를 제조하는방법 | |
| KR100218726B1 (ko) | 고집적 반도체 소자의 접속장치 및 그 제조방법 | |
| JP2000077319A (ja) | デバイスおよびその構造部分の配置方法 | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| US20040207791A1 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| JPH07161633A (ja) | 半導体装置を形成する方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JP2007110069A (ja) | コンタクトホール形成方法 | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| JPH11204506A (ja) | 回路パターンが形成されたウェハおよびその製造方法 | |
| JPH09232315A (ja) | 半導体装置の製造方法 | |
| JPH1167639A (ja) | 露光方法及び露光用マスク | |
| JP2003007678A (ja) | 半導体装置の製造方法及びこの方法により製造される半導体装置 | |
| US20020177085A1 (en) | Self-aligned photolithographic process for forming silicon-on-insulator devices | |
| JP2980061B2 (ja) | 半導体装置の製造方法 | |
| JP3607022B2 (ja) | 半導体装置の製造方法 | |
| JPS62147729A (ja) | 半導体装置の製造方法 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| GB2089117A (en) | Improvement in and relating to the manufacture of water scale integrated circuits | |
| JP2008098417A (ja) | 加速度センサー製造用基板及びその製造方法 |