JPH07161583A - 積層型電子部品 - Google Patents
積層型電子部品Info
- Publication number
- JPH07161583A JPH07161583A JP5303968A JP30396893A JPH07161583A JP H07161583 A JPH07161583 A JP H07161583A JP 5303968 A JP5303968 A JP 5303968A JP 30396893 A JP30396893 A JP 30396893A JP H07161583 A JPH07161583 A JP H07161583A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- substrates
- thickness
- conductor
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 基板相互間の接着強度のばらつきが小さく、
かつ、接着強度の信頼性がアップした積層型電子部品を
作る。 【構成】 ストリップ線路２，３を上面に設けたセラミ
ックス基板１に、高耐熱性かつ熱可塑性ポリイミド接着
剤層１４を介してセラミックス基板６を接着している。
ここにポリイミド接着剤層１４の厚みは、ストリップ線
路２，３の厚みの２倍以上に設定されている。
かつ、接着強度の信頼性がアップした積層型電子部品を
作る。 【構成】 ストリップ線路２，３を上面に設けたセラミ
ックス基板１に、高耐熱性かつ熱可塑性ポリイミド接着
剤層１４を介してセラミックス基板６を接着している。
ここにポリイミド接着剤層１４の厚みは、ストリップ線
路２，３の厚みの２倍以上に設定されている。
Description
【０００１】
【産業上の利用分野】本発明は、種々の電子回路を構成
するために使用されるＬＣ複合部品、インダクタ、コン
デンサ等の積層型電子部品に関する。
するために使用されるＬＣ複合部品、インダクタ、コン
デンサ等の積層型電子部品に関する。
【０００２】
【従来の技術と課題】従来の積層型電子部品は、グリー
ンシートに導体を印刷し、このシートを積み重ねて一体
的に焼成することにより製作されていた。しかしなが
ら、この製法では、焼成時のシート収縮のばらつきによ
って導体の寸法がばらつき、所定の電気特性を有する電
子部品を安定して量産することが困難であるという問題
があった。
ンシートに導体を印刷し、このシートを積み重ねて一体
的に焼成することにより製作されていた。しかしなが
ら、この製法では、焼成時のシート収縮のばらつきによ
って導体の寸法がばらつき、所定の電気特性を有する電
子部品を安定して量産することが困難であるという問題
があった。
【０００３】そこで、この問題を解決する製法として、
フォトリソグラフを利用する製法が提案された。すなわ
ち、表面を鏡面研磨した焼成済み基板の表面に、フォト
リソグラフにより高精度の導体を形成した後、接着剤を
塗布する。次に、この基板に、別の焼成済み基板を積み
重ね、真空加熱圧着を行って一体化し、製品とする。こ
の製法では、焼成済み基板の表面に導体を形成するた
め、焼成時のシート収縮のばらつきの心配がなくなり、
導体の寸法が高精度になる。
フォトリソグラフを利用する製法が提案された。すなわ
ち、表面を鏡面研磨した焼成済み基板の表面に、フォト
リソグラフにより高精度の導体を形成した後、接着剤を
塗布する。次に、この基板に、別の焼成済み基板を積み
重ね、真空加熱圧着を行って一体化し、製品とする。こ
の製法では、焼成済み基板の表面に導体を形成するた
め、焼成時のシート収縮のばらつきの心配がなくなり、
導体の寸法が高精度になる。
【０００４】ところが、この製法においては、基板相互
間の接着強度がばらつき、接着強度不足が発生し易いと
いう新たな問題が起きる。そこで、本発明の課題は、基
板相互間の接着強度のばらつきが小さく、かつ、接着強
度の信頼性がアップした積層型電子部品を提供すること
にある。
間の接着強度がばらつき、接着強度不足が発生し易いと
いう新たな問題が起きる。そこで、本発明の課題は、基
板相互間の接着強度のばらつきが小さく、かつ、接着強
度の信頼性がアップした積層型電子部品を提供すること
にある。
【０００５】
【課題を解決するための手段と作用】以上の課題を解決
するため、本発明に係る積層型電子部品は、複数の基板
と、前記複数の基板の間に配設された導体とを備え、前
記導体を間に挟んだ基板が、真空加熱圧着の手段により
前記導体厚の２倍以上の厚さを有する高耐熱性接着剤を
介して接合していることを特徴とする。基板の材料とし
ては、誘電体、磁性体、半導体のセラミックス、あるい
は高耐熱性プラスチック、ガラス等の絶縁体が使用され
る。高耐熱性接着剤の材料としては、ポリイミド樹脂等
が使用される。
するため、本発明に係る積層型電子部品は、複数の基板
と、前記複数の基板の間に配設された導体とを備え、前
記導体を間に挟んだ基板が、真空加熱圧着の手段により
前記導体厚の２倍以上の厚さを有する高耐熱性接着剤を
介して接合していることを特徴とする。基板の材料とし
ては、誘電体、磁性体、半導体のセラミックス、あるい
は高耐熱性プラスチック、ガラス等の絶縁体が使用され
る。高耐熱性接着剤の材料としては、ポリイミド樹脂等
が使用される。
【０００６】以上の構成において、高耐熱性接着剤の厚
みを導体の厚みの２倍以上に設定したことにより接着面
の凹凸が小さくなる。従って、接着界面に形成される隙
間が小さくなり、真空加熱圧着の際における接着剤の塑
性変形量が少なくても、充分その隙間が接着剤によって
埋められることになり、接着不具合が減少する。
みを導体の厚みの２倍以上に設定したことにより接着面
の凹凸が小さくなる。従って、接着界面に形成される隙
間が小さくなり、真空加熱圧着の際における接着剤の塑
性変形量が少なくても、充分その隙間が接着剤によって
埋められることになり、接着不具合が減少する。
【０００７】
【実施例】以下、本発明に係る積層型電子部品の一実施
例について添付図面を参照して説明する。本実施例で
は、ストリップラインフィルタを例にして説明する。図
１に示すように、ストリップラインフィルタ１５は２枚
の焼成済みセラミックス基板１，６を接着して構成され
るものである。セラミックス基板１，６は、絶縁体粉末
とバインダーを混練したものを成形した後、焼成したも
のである。セラミックス基板１，６は、その上下面が鏡
面研磨されており、板厚が０．６ｍｍ、上下面が±２μ
ｍの平滑度を有している。
例について添付図面を参照して説明する。本実施例で
は、ストリップラインフィルタを例にして説明する。図
１に示すように、ストリップラインフィルタ１５は２枚
の焼成済みセラミックス基板１，６を接着して構成され
るものである。セラミックス基板１，６は、絶縁体粉末
とバインダーを混練したものを成形した後、焼成したも
のである。セラミックス基板１，６は、その上下面が鏡
面研磨されており、板厚が０．６ｍｍ、上下面が±２μ
ｍの平滑度を有している。
【０００８】セラミックス基板１の上下面にはフォトリ
ソグラフ技術により、それぞれ一対のストリップ線路
２，３及びグランド導体４が形成されている。なお、フ
ォトリソグラフ技術は周知の技術である。ストリップ線
路２の引出し部２ａはセラミックス基板１の左側縁部に
露出し、引出し部２ｂは基板１の手前側縁部の左寄りの
位置に露出している。ストリップ線路３の引出し部３ａ
はセラミックス基板１の右側縁部に露出し、引出し部３
ｂはセラミックス基板１の手前側縁部の右寄りの位置に
露出している。グランド導体４はセラミックス基板１の
全面に形成されている。これらストリップ線路２，３及
びグランド導体４は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ等からな
る。
ソグラフ技術により、それぞれ一対のストリップ線路
２，３及びグランド導体４が形成されている。なお、フ
ォトリソグラフ技術は周知の技術である。ストリップ線
路２の引出し部２ａはセラミックス基板１の左側縁部に
露出し、引出し部２ｂは基板１の手前側縁部の左寄りの
位置に露出している。ストリップ線路３の引出し部３ａ
はセラミックス基板１の右側縁部に露出し、引出し部３
ｂはセラミックス基板１の手前側縁部の右寄りの位置に
露出している。グランド導体４はセラミックス基板１の
全面に形成されている。これらストリップ線路２，３及
びグランド導体４は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ等からな
る。
【０００９】以上の２枚のセラミックス基板１，６は以
下に説明する手順により接着される。スピンコータにて
セラミックス基板１の上面に溶融状態の高耐熱性かつ熱
可塑性ポリイミド接着剤を均一に塗布する。同様にし
て、セラミックス基板６の下面にもポリイミド接着剤を
均一に塗布する。このとき、セラミックス基板１，６に
塗布されるポリイミド接着剤の厚みは、セラミックス基
板１と６を接着した後のポリイミド接着剤層１４（図２
及び図３参照）の厚みがストリップ線路２，３の厚みの
２倍以上になるように設定される。従って、ポリイミド
接着剤は比較的厚めに塗布されることになる。
下に説明する手順により接着される。スピンコータにて
セラミックス基板１の上面に溶融状態の高耐熱性かつ熱
可塑性ポリイミド接着剤を均一に塗布する。同様にし
て、セラミックス基板６の下面にもポリイミド接着剤を
均一に塗布する。このとき、セラミックス基板１，６に
塗布されるポリイミド接着剤の厚みは、セラミックス基
板１と６を接着した後のポリイミド接着剤層１４（図２
及び図３参照）の厚みがストリップ線路２，３の厚みの
２倍以上になるように設定される。従って、ポリイミド
接着剤は比較的厚めに塗布されることになる。
【００１０】ポリイミド接着剤を塗布されたセラミック
ス基板１，６は１５０℃の温度で１時間予備乾燥され、
ポリイミド接着剤の溶媒成分を除去する。セラミックス
基板１に塗布されたポリイミド接着剤の表面は凹凸が小
さい。これは、厚めに塗布されたポリイミド接着剤がセ
ラミックス基板１の上面に設けたストリップ線路２，３
による段差を殆んど吸収するからである。一方、セラミ
ックス基板６に塗布されたポリイミド接着剤の表面は、
殆んど凹凸がない。
ス基板１，６は１５０℃の温度で１時間予備乾燥され、
ポリイミド接着剤の溶媒成分を除去する。セラミックス
基板１に塗布されたポリイミド接着剤の表面は凹凸が小
さい。これは、厚めに塗布されたポリイミド接着剤がセ
ラミックス基板１の上面に設けたストリップ線路２，３
による段差を殆んど吸収するからである。一方、セラミ
ックス基板６に塗布されたポリイミド接着剤の表面は、
殆んど凹凸がない。
【００１１】次に、セラミックス基板１，６を、ストリ
ップ線路２，３が間に配設されるように、ポリイミド接
着剤を塗布した面を合わせて積み重ね、真空加熱圧着す
る。セラミックス基板１，６に塗布されたポリイミド接
着剤の表面は凹凸があっても小さいので、接着界面に形
成される隙間が小さくなり、真空加熱圧着の際における
接着剤の塑性変形量が少なくても、充分その隙間が接着
剤によって埋められることになり、図２及び図３に示す
ように、接着不具合のないポリイミド接着剤層１４が形
成される。こうして、セラミックス基板１，６がポリイ
ミド接着剤層１４を介して接合した構造のストリップラ
インフィルタ１５が得られる。このストリップラインフ
ィルタ１５の左側端面部には、ストリップ線路２の引出
し部２ａに電気的に接続された状態で入出力電極７が設
けられている。同様に、右側端面部には、ストリップ線
路３の引出し部３ａに電気的に接続された状態で入出力
電極８が設けられている。手前側の端面部にはグランド
電極９，１０，１１が設けられている。
ップ線路２，３が間に配設されるように、ポリイミド接
着剤を塗布した面を合わせて積み重ね、真空加熱圧着す
る。セラミックス基板１，６に塗布されたポリイミド接
着剤の表面は凹凸があっても小さいので、接着界面に形
成される隙間が小さくなり、真空加熱圧着の際における
接着剤の塑性変形量が少なくても、充分その隙間が接着
剤によって埋められることになり、図２及び図３に示す
ように、接着不具合のないポリイミド接着剤層１４が形
成される。こうして、セラミックス基板１，６がポリイ
ミド接着剤層１４を介して接合した構造のストリップラ
インフィルタ１５が得られる。このストリップラインフ
ィルタ１５の左側端面部には、ストリップ線路２の引出
し部２ａに電気的に接続された状態で入出力電極７が設
けられている。同様に、右側端面部には、ストリップ線
路３の引出し部３ａに電気的に接続された状態で入出力
電極８が設けられている。手前側の端面部にはグランド
電極９，１０，１１が設けられている。
【００１２】図４はストリップラインフィルタ１５の等
価電気回路図である。ストリップ線路２が有するインダ
クタンスＬ１及びストリップ線路２とグランド導体４の
間に形成されるキャパシタンスＣ１が一方の共振回路を
構成し、ストリップ線路３が有するインダクタンスＬ２
及びストリップ線路３とグランド導体４の間に形成され
るキャパシタンスＣ２が他方の共振回路を構成してい
る。二つの共振回路は相互インダクタンスＭにて電気的
に結合している。
価電気回路図である。ストリップ線路２が有するインダ
クタンスＬ１及びストリップ線路２とグランド導体４の
間に形成されるキャパシタンスＣ１が一方の共振回路を
構成し、ストリップ線路３が有するインダクタンスＬ２
及びストリップ線路３とグランド導体４の間に形成され
るキャパシタンスＣ２が他方の共振回路を構成してい
る。二つの共振回路は相互インダクタンスＭにて電気的
に結合している。
【００１３】さらに、セラミックス基板１，６に塗布さ
れるポリイミド接着剤の厚みを種々に変えて製作したサ
ンプルの接着強度試験及びヒートサイクル試験の結果に
ついて説明する。この試験において、真空加熱圧着の条
件は、真空度を１０-2Ｔｏｒｒ、加熱温度を３５０℃、
圧力を１０ｋｇ／ｃｍ2に設定した。また、ストリップ
線路２，３の厚みは、７μｍである。ヒートサイクル試
験は、−５５℃の温度に３０分間放置した後、１２５℃
の温度に３０分間放置することを１サイクルとし、これ
を１００サイクル繰り返した。接着後のポリイミド接着
剤層１４の厚みが２〜１３μｍの範囲では、接着強度が
１ｋｇ／ｍｍ2以下であった。そして、ストリップ線路
２，３の周辺部を切り出して顕微鏡観察すると、図５に
示すように、接着界面に隙間１７ａ，１７ｂが発生して
いた。また、ヒートサイクル試験後のサンプルには接着
界面に剥れが観察された。
れるポリイミド接着剤の厚みを種々に変えて製作したサ
ンプルの接着強度試験及びヒートサイクル試験の結果に
ついて説明する。この試験において、真空加熱圧着の条
件は、真空度を１０-2Ｔｏｒｒ、加熱温度を３５０℃、
圧力を１０ｋｇ／ｃｍ2に設定した。また、ストリップ
線路２，３の厚みは、７μｍである。ヒートサイクル試
験は、−５５℃の温度に３０分間放置した後、１２５℃
の温度に３０分間放置することを１サイクルとし、これ
を１００サイクル繰り返した。接着後のポリイミド接着
剤層１４の厚みが２〜１３μｍの範囲では、接着強度が
１ｋｇ／ｍｍ2以下であった。そして、ストリップ線路
２，３の周辺部を切り出して顕微鏡観察すると、図５に
示すように、接着界面に隙間１７ａ，１７ｂが発生して
いた。また、ヒートサイクル試験後のサンプルには接着
界面に剥れが観察された。
【００１４】一方、接着後のポリイミド接着剤層１４の
厚みが１４〜２４μｍの範囲では、接着強度が１ｋｇ／
ｍｍ2以上あり、ストリップ線路２，３の周辺部を切り
出して顕微鏡観察をしても、図６に示すように、接着界
面には隙間は見られなかった。また、ヒートサイクル試
験後のサンプルにも何ら異常は認められなかった。な
お、本発明に係る積層型電子部品は前記実施例に限定さ
れるものではなく、その要旨の範囲内で種々に変形する
ことができる。
厚みが１４〜２４μｍの範囲では、接着強度が１ｋｇ／
ｍｍ2以上あり、ストリップ線路２，３の周辺部を切り
出して顕微鏡観察をしても、図６に示すように、接着界
面には隙間は見られなかった。また、ヒートサイクル試
験後のサンプルにも何ら異常は認められなかった。な
お、本発明に係る積層型電子部品は前記実施例に限定さ
れるものではなく、その要旨の範囲内で種々に変形する
ことができる。
【００１５】溶融状態の高耐熱性接着剤を必ずしも使用
する必要はなく、シート状の高耐熱性接着剤を２枚の基
板の間に挟み、真空加熱圧着することにより、基板を接
着するものであってもよい。材質もポリアミド接着剤で
あってもよい。また、前記実施例はストリップラインフ
ィルタについて説明しているが、必ずしもこれに限定さ
れるものではなく、インダクタ、コンデンサ、ＬＣフィ
ルタ等の積層型電子部品であってもよい。
する必要はなく、シート状の高耐熱性接着剤を２枚の基
板の間に挟み、真空加熱圧着することにより、基板を接
着するものであってもよい。材質もポリアミド接着剤で
あってもよい。また、前記実施例はストリップラインフ
ィルタについて説明しているが、必ずしもこれに限定さ
れるものではなく、インダクタ、コンデンサ、ＬＣフィ
ルタ等の積層型電子部品であってもよい。
【００１６】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、高耐熱性接着剤の厚みを導体の厚みの２倍以上
に設定したので、接着面の凹凸が小さくなり、接着界面
に形成される隙間が小さくなる。従って、真空加熱圧着
の際における接着剤の塑性変形量が少なくても、充分そ
の隙間が接着剤によって埋められることになり、接着不
具合が減少して接着強度の信頼性が向上する。また、外
気に含まれている水分やフラックス等のガスが接着面か
ら部品内部に侵入しにくくなるため、導体が水分やフラ
ックスによる侵食から保護される。
よれば、高耐熱性接着剤の厚みを導体の厚みの２倍以上
に設定したので、接着面の凹凸が小さくなり、接着界面
に形成される隙間が小さくなる。従って、真空加熱圧着
の際における接着剤の塑性変形量が少なくても、充分そ
の隙間が接着剤によって埋められることになり、接着不
具合が減少して接着強度の信頼性が向上する。また、外
気に含まれている水分やフラックス等のガスが接着面か
ら部品内部に侵入しにくくなるため、導体が水分やフラ
ックスによる侵食から保護される。
【図１】本発明に係る積層型電子部品の一実施例を示す
組立て斜視図。
組立て斜視図。
【図２】図１に示したストリップラインフィルタの外観
を示す斜視図。
を示す斜視図。
【図３】図２のIII−III断面図。
【図４】図２に示したストリップラインフィルタの等価
電気回路図。
電気回路図。
【図５】試験サンプルのストリップ線路周辺部の拡大断
面図。
面図。
【図６】試験サンプルのストリップ線路周辺部の拡大断
面図。
面図。
１…セラミックス基板 ２，３…ストリップ線路 ６…セラミックス基板 １４…高耐熱性接着剤層 １５…ストリップラインフィルタ
Claims (1)
- 【請求項１】 複数の基板と、前記複数の基板の間に配
設された導体とを備え、前記導体を間に挟んだ基板が、
真空加熱圧着の手段により前記導体厚の２倍以上の厚さ
を有する高耐熱性接着剤を介して接合していることを特
徴とする積層型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30396893A JP3209304B2 (ja) | 1993-12-03 | 1993-12-03 | 積層型電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30396893A JP3209304B2 (ja) | 1993-12-03 | 1993-12-03 | 積層型電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161583A true JPH07161583A (ja) | 1995-06-23 |
| JP3209304B2 JP3209304B2 (ja) | 2001-09-17 |
Family
ID=17927452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30396893A Expired - Fee Related JP3209304B2 (ja) | 1993-12-03 | 1993-12-03 | 積層型電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209304B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717794B2 (en) | 2000-12-28 | 2004-04-06 | Sanyo Electric Co., Ltd. | Composite multilayered ceramic board and manufacturing method thereof |
| WO2005036567A2 (en) * | 2003-03-28 | 2005-04-21 | Georgia Tech Research Corporation | Stand-alone organic-based passive devices |
| US7489914B2 (en) | 2003-03-28 | 2009-02-10 | Georgia Tech Research Corporation | Multi-band RF transceiver with passive reuse in organic substrates |
| KR20190008147A (ko) * | 2017-07-14 | 2019-01-23 | 주식회사 아모텍 | 복합기능소자 및 이를 구비한 전자장치 |
| JP2019041033A (ja) * | 2017-08-28 | 2019-03-14 | Tdk株式会社 | コイル部品及びその製造方法 |
-
1993
- 1993-12-03 JP JP30396893A patent/JP3209304B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717794B2 (en) | 2000-12-28 | 2004-04-06 | Sanyo Electric Co., Ltd. | Composite multilayered ceramic board and manufacturing method thereof |
| WO2005036567A2 (en) * | 2003-03-28 | 2005-04-21 | Georgia Tech Research Corporation | Stand-alone organic-based passive devices |
| WO2005036567A3 (en) * | 2003-03-28 | 2005-07-14 | Georgia Tech Res Inst | Stand-alone organic-based passive devices |
| US7489914B2 (en) | 2003-03-28 | 2009-02-10 | Georgia Tech Research Corporation | Multi-band RF transceiver with passive reuse in organic substrates |
| KR20190008147A (ko) * | 2017-07-14 | 2019-01-23 | 주식회사 아모텍 | 복합기능소자 및 이를 구비한 전자장치 |
| JP2019041033A (ja) * | 2017-08-28 | 2019-03-14 | Tdk株式会社 | コイル部品及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3209304B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868711A (en) | Multilayered ceramic capacitor | |
| US4382156A (en) | Multilayer bus bar fabrication technique | |
| JPH05335183A (ja) | 多層基板を備えた電子部品及びその製造方法 | |
| US4835656A (en) | Multi-layered ceramic capacitor | |
| JPH06314622A (ja) | チップ型回路部品及びその製造方法 | |
| JP2002170736A (ja) | 積層型電子部品およびその製法 | |
| JP2000223355A (ja) | セラミック電子部品 | |
| JP3209304B2 (ja) | 積層型電子部品及びその製造方法 | |
| JPH06334105A (ja) | 多層リードフレーム | |
| JP4427960B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JPH07245240A (ja) | 電子部品 | |
| JP2001160691A (ja) | ケース基板及び圧電共振部品 | |
| JP2001244138A (ja) | 積層型電子部品およびその製法 | |
| US4420653A (en) | High capacitance bus bar and method of manufacture thereof | |
| JPH10208979A (ja) | 積層電子部品及びその製造方法 | |
| JP3126382B2 (ja) | 回路の製造方法 | |
| JPH08306576A (ja) | 電子部品とその製造方法 | |
| JP2000182892A (ja) | 複合電子部品およびその製造方法 | |
| JPH08242136A (ja) | Ｌｃ複合部品 | |
| JPS6029214B2 (ja) | 積層コンデンサの製造方法 | |
| GB2054267A (en) | High capacitance bus bar | |
| JP3551763B2 (ja) | 積層マイクロチップコンデンサ | |
| JPH11195554A (ja) | 積層型セラミック電子デバイス及びその製造方法 | |
| JPH0749786Y2 (ja) | ヒューズ付積層コンデンサ | |
| JPH0955336A (ja) | 複合電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |