JPH07153895A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH07153895A
JPH07153895A JP5301805A JP30180593A JPH07153895A JP H07153895 A JPH07153895 A JP H07153895A JP 5301805 A JP5301805 A JP 5301805A JP 30180593 A JP30180593 A JP 30180593A JP H07153895 A JPH07153895 A JP H07153895A
Authority
JP
Japan
Prior art keywords
die pad
frame
lead frame
semiconductor chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5301805A
Other languages
English (en)
Inventor
Takahiro Ikeda
隆浩 池田
Toshimitsu Momoi
敏光 桃井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP5301805A priority Critical patent/JPH07153895A/ja
Publication of JPH07153895A publication Critical patent/JPH07153895A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置の組立て工程及び信頼
性試験において、半導体チップのクラックの発生を低減
し、不良品の発生を低減させることが可能なリードフレ
ームを提供する。 【構成】 枠体5と、枠体5に連結され枠体5の内側に
向かって延在する12個のリード4と、リード4と非接
触で枠体5内側に設けられた長方形板状のダイパッド1
と、ダイパッド1と枠体5とを連接するダイ支持体6と
を備えたリードフレームにおいて、ダイパッド1の長辺
側の端部に額縁3を設けることにより、ダイパッド1の
長辺方向及びその近傍方向の曲げに対する耐性を向上さ
せる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
の製造に用いられるリードフレームに関し、特に、薄型
パッケージのメモリー用樹脂封止型半導体装置の製造に
用いられる長方形板状のダイパッドを備えたリードフレ
ームに適用して有効な技術に関するものである。
【0002】
【従来の技術】樹脂封止型半導体装置の製造には、リー
ドフレームと呼称される部材が用いられている。このリ
ードフレームは、半導体チップが接着されるダイパッド
と、完成した樹脂封止型半導体装置において電気信号の
出入り口となるリードと、前記ダイパッドと前記リード
とを囲みこれらを支持するフレーム(枠体及びダイ支持
体)とを備えている。なお、リードフレームについて
は、例えば、応用技術出版株式会社1985年11月3
日発行、「最近の半導体アセンブリ技術とその高信頼度
化・全自動化」の124頁〜128頁「リードフレーム
の設計」に記載されている。
【0003】リードフレームを用いた樹脂封止型半導体
装置は、リードフレームのダイパッド上に半導体チップ
を接着剤で接着するダイボンディング工程,半導体チッ
プの電極とリードフレームのリード内端部分をワイヤで
電気的に接続するワイヤボンディング工程,半導体チッ
プ及びリード内端部分等を含むリードフレーム中央部分
をレジンモールドする樹脂封止工程,リードフレームの
不要部分(フレーム)を切断除去する除去工程,リード
切断工程,リード成形工程等の組立て工程を経て製造さ
れる。
【0004】また、リードフレームについて特記すべき
こととして、半導体チップが接着されるダイパッドは、
平面方形で板状の形状を有しており、厚みが薄くほぼ均
一であるという点が掲げられる。
【0005】
【発明が解決しようとする課題】しかしながら、本発明
者は前記従来技術を検討した結果、次の問題点があるこ
とを見出した。
【0006】すなわち、従来のリードフレームのダイパ
ッドは、前記した外形上の特徴(平面方形で板状の形状
を有し厚みがほぼ均一であるということ)から、外力に
よって曲げが生じやすいという特性を備えている。特
に、薄型パッケージ(例えば、TSOP(Thin Small O
ut-line Package)型パッケージ)のメモリー用樹脂封
止型半導体装置の製造において用いられるリードフレー
ムの場合、そのダイパッドは、短辺に比べ長辺が極端に
長い長方形板状の形状であるため、長辺方向に沿った断
面に関する大きな曲げモーメントが加わり、長辺方向の
曲げが生じやすい。このような性質にくわえ、前記した
樹脂封止型半導体装置の組立て工程及び信頼性試験にお
いては、リードフレームのダイパッドには熱及び外力が
加えられるため、ダイパッドはいっそう曲げが生じやす
い状況にある。例えば、ダイボンディング工程では、ダ
イパッドと半導体チップとを接着する接着剤を硬化させ
る際の加熱により、半導体チップが接着されている面側
を凹側とする曲げが生じる。そして、このような曲げが
ダイパッドに生じた場合、この曲げがダイパッド上の半
導体チップに外力を与えるため、この外力が大きい場合
には半導体チップにクラックが発生し、不良品になると
いう問題があった。また、このような事情に加えて、半
導体チップを構成する結晶の壁開しやすい面(例えば、
Siの場合には、ミラー指数(100)で指定される
面)に垂直な方向が、ダイパッドの長辺方向またはその
近傍方向に一致する場合には、クラックがいっそう入り
やすくなる。
【0007】本発明の目的は、樹脂封止型半導体装置の
組立て工程及び信頼性試験において、半導体チップのク
ラックの発生を低減し、不良品の発生を低減させること
が可能なリードフレームを提供することにある。
【0008】本発明の前記並びにその他の目的及び新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
【0010】枠体と、該枠体に連結され該枠体の内側に
向かって延在する複数のリードと、該リードと非接触で
前記枠体内側に設けられた長方形板状のダイパッドと、
前記ダイパッドと前記枠体とを連接するダイ支持体とを
備えたリードフレームにおいて、前記ダイパッドの長辺
側の端部のうち、少なくとも一方の長辺側の端部に額縁
を設けたことを特徴とするリードフレーム。
【0011】
【作用】前記した手段によれば、額縁が設けられたダイ
パッドの長辺側端部の厚みが増し、長辺方向及びその近
傍方向の曲げに対する耐性が増すので、ダイパッドの曲
げの発生及びその度合いが低減する。これにより、樹脂
封止型半導体装置の組立て工程及び信頼性試験におい
て、半導体チップのクラックの発生を低減させ、不良品
の発生を低減させることができる。
【0012】
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。なお、実施例を説明するための全
図において、同一機能を有するものは同一名称及び同一
符号を付与し、その繰り返しの説明は省略する。
【0013】図1は本発明による一実施例のリードフレ
ームの構成を示す図であり、(a)図は平面図、(b)
図はダイパッド部の長辺側の側面図、(c)図は(a)
図中の位置A−Aにおけるダイパッド部の断面図であ
る。図1において、1はダイパッド、2はダイパッド1
上面にダイボンディングされた半導体チップ、3はダイ
パッド1に設けられた額縁、4はリード、5は枠体、5
aは枠体5のうちの長枠部分、5bは枠体5のうちの短
枠部分、6はダイ支持体、7はダイパッド1下面に多数
設けられたディンプル(凹み)、8はリード4及びダイ
支持体6に設けられたロックホール(貫通孔)である。
【0014】本実施例のリードフレームは、単位リード
フレームパターンを一方向(図1中の左右方向を示す)
に複数個直列に並べたものであって、図1は、一つの単
位リードフレームパターンを示している。図1(a)か
らわかるように、枠体5は、図1中左右方向に延在する
平行な一対の長枠部分5aと、これを上下方向に結ぶ短
枠部分5bとからなっており、前者については全ての単
一リードフレームパターンがこれを共有し、後者につい
ては隣合う単一リードフレームパターンが共有するもの
となっている。枠体5の長枠部分5aには、一つの単位
リードフレームパターン当り12個のリード4が連結さ
れ、枠体5の内側に向かって延在している。また、枠体
5で囲まれる領域の中央部分には、ダイパッド1が、リ
ード4と非接触で配設されている。このダイパッド1
は、短辺が5mm、長辺が10mmの平面長方形で板状の形
状を有しており、その長辺が長枠部分5aに対し平行と
なっている。また、枠体5の短枠部分5bの中央部分か
らはダイパッド1の短辺側端部に向けてダイ支持体6が
延在しており、ダイパッド1と枠体5とを連接してい
る。また、ダイパッド1のうち半導体チップ2がボンデ
ィングされていない裏面にはディンプル7が設けられて
いて、封止樹脂との密着性を良くする役割を果たしてい
る。また、リード4及びダイ支持体6には、ロックホー
ル8が設けられており、樹脂封止後にリード4を経由し
て、封止樹脂、半導体チップ及びボンディングワイヤ等
の内部に侵入する汚染物質の侵入を遅らせる役割を果た
している。
【0015】本実施例のリードフレームの特徴は、ダイ
パッド1の長辺側の端部に額縁3が設けられている点で
ある。この額縁3は、図1に示されているように、高さ
hが約0.2〜0.3mm、厚さdが約0.1〜0.3mm
で、ダイパッド1の長辺に沿って長さ5mmに渡って、半
導体チップ2がボンディングされる側の面に配接されて
いる。また、本実施例のリードフレームは、Fe−Ni
系合金あるいはCu合金等からなる金属板をエッチング
でパターン形成することによって製造される。
【0016】以上のように構成されたリードフレーム
は、ダイパッド1のディンプル7が設けられていない側
の面に銀ペースト等の接着剤を塗布した後、図1に示し
たように半導体チップ2がダイボンディングされる。こ
の後、半導体チップ2の電極とリード4のダイパッド1
側端部をワイヤボンディングし、半導体チップ2及びリ
ード4内端部分等を含むリードフレーム中央部分をレジ
ンで樹脂封止し、枠体5及びダイ支持体6を切断除去
し、リード4を成形する工程を経て樹脂封止型半導体装
置が製造される。図2は、このように製造された樹脂封
止型半導体装置の構成を示す断面図であり、9はボンデ
ィングワイヤ、10はモールドレジンである。その他の
符号については、図1の説明で示したものと同じであ
る。
【0017】このような樹脂封止型半導体装置の製造工
程及び信頼性試験を通じて、リードフレームには外力及
び熱が加えられる。従来、この外力及び熱は、ダイパッ
ドに曲げを発生させる原因となっている。
【0018】図3はこの曲げを説明するための図で、従
来のダイパッドの形状変化を示す図であり、(a)図は
正常な状態にあるときのダイパッド部の長辺側からの側
面図、(b)図は曲げが生じたときのダイパッド部の長
辺側からの側面図である。従来のリードフレーム全体の
構成は特に図示しないが、ダイパッド1に額縁3が設け
られていない点を除けば、図1に示した本実施例と同じ
である。従来のダイパッド1はほぼ均一な厚さであるた
め、図3(b)に示したような長辺方向の曲げ、特に、
半導体チップ2がボンディングされた面側を凹側とする
曲げが生じやすい。そして、この曲げが半導体チップ2
に大きな外力を与えるため、半導体チップにクラックが
発生し、不良品になるという問題があった。
【0019】このような従来例に対し、本実施例のリー
ドフレームは、額縁3を設けることによってダイパッド
1の長辺側端部の厚みが増し、長辺方向及びその近傍方
向の曲げに対する耐性が従来例よりも高くなっている。
【0020】以上の説明からわかるように、本実施例の
リードフレームによれば、次のような効果が得られる。
【0021】すなわち、ダイパッド1の長辺方向及びそ
の近傍方向の曲げに対する耐性が増すので、図3(b)
に示したようなダイパッドの曲げの発生及びその度合い
が低減する。これにより、樹脂封止型半導体装置の組立
て工程及び信頼性試験において、半導体チップ2のクラ
ックの発生が低減し、不良品の発生が低減する。
【0022】以上、本発明を実施例に基づき具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは言うまでもない。
【0023】例えば、前記実施例では額縁3を半導体チ
ップ2がボンディングされる側の面に設けたが、本発明
はこれに限定されるものではなく、反対側の面に設けて
も良いし、両側の面に設けても良い。
【0024】また、額縁3の形状は前記実施例に示した
形状に限定されるものではなく、ダイパッド1の長辺側
端部に厚みをもたせた形状であればよい。
【0025】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【0026】樹脂封止型半導体装置の組立て工程及び信
頼性試験において、半導体チップのクラックの発生を低
減させ、不良品の発生を低減させることができる。
【図面の簡単な説明】
【図1】本発明による一実施例のリードフレームの構成
を示す図であり、(a)図は平面図、(b)図はダイパ
ッド部の長辺側の側面図、(c)図はダイパッド部の断
面図である。
【図2】本実施例のリードフレームを用いて製造された
樹脂封止型半導体装置の構成を示す断面図である。
【図3】従来のリードフレームのダイパッドに曲げが生
じるときのダイパッドの形状変化を示す図であり、
(a)図は正常な状態にあるときのダイパッドの側面
図、(b)図はダイパッドに曲げが生じた場合のダイパ
ッドの長辺側の側面図。
【符号の説明】
1…ダイパッド、 2…半導体チップ、 3…額縁、
4…リード、 5…枠体、 5a…長枠部分、 5b…
短枠部分、 6…ダイ支持体、 7…ディンプル、 8
…ロックホール、 9…ボンディングワイヤ、 10…
モールドレジン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 枠体と、該枠体に連結され該枠体の内側
    に向かって延在する複数のリードと、該リードと非接触
    で前記枠体内側に設けられた長方形板状のダイパッド
    と、前記ダイパッドと前記枠体とを連接するダイ支持体
    とを備えたリードフレームにおいて、前記ダイパッドの
    長辺側の端部のうち、少なくとも一方の長辺側の端部に
    額縁を設けたことを特徴とするリードフレーム。
JP5301805A 1993-12-01 1993-12-01 リードフレーム Pending JPH07153895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5301805A JPH07153895A (ja) 1993-12-01 1993-12-01 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5301805A JPH07153895A (ja) 1993-12-01 1993-12-01 リードフレーム

Publications (1)

Publication Number Publication Date
JPH07153895A true JPH07153895A (ja) 1995-06-16

Family

ID=17901383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5301805A Pending JPH07153895A (ja) 1993-12-01 1993-12-01 リードフレーム

Country Status (1)

Country Link
JP (1) JPH07153895A (ja)

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
KR970011649B1 (ko) 반도체 장치의 제조방법
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US4801997A (en) High packing density lead frame and integrated circuit
JPH04280664A (ja) 半導体装置用リードフレーム
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
JP2000294711A (ja) リードフレーム
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JPH06338583A (ja) 樹脂封止型半導体装置及びその製造方法
JP3153197B2 (ja) 半導体装置
JPH04352436A (ja) 半導体装置
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JPH07153895A (ja) リードフレーム
JPH07161910A (ja) 樹脂封止型半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
JP2001177007A (ja) 半導体装置及びその製造方法
JPH05121462A (ja) 半導体装置の製造方法
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JPH046859A (ja) 樹脂封止型半導体装置
JP3920753B2 (ja) 半導体装置及びそれを組み込んだ電子装置
JPH02278857A (ja) 樹脂封止型半導体装置
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム