JPH07152505A

JPH07152505A - データ転送回路

Info

Publication number: JPH07152505A
Application number: JP5298190A
Authority: JP
Inventors: Kazuhiro Nakada; 和宏中田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-11-29
Filing date: 1993-11-29
Publication date: 1995-06-16

Abstract

(57)【要約】【目的】ＣＰＵの負荷を低減すると共に、バッファの
構造に依存しにくいデータ転送回路を提供すること。【構成】バッファメモリに対する先頭アドレスを設定
するアドレスレジスタ１１と、バッファメモリに対する
アドレスオフセットを設定するオフセットレジスタ１２
と、先頭アドレスを基準アドレスとして、バッファメモ
リに出力する転送アドレスを所定回連続的に生成するア
ドレス生成回路１７、１８と、転送アドレスの生成の
後、先頭アドレスにアドレスオフセットを加算してアド
レス生成回路の基準アドレスとする加算手段１３、１５
によって、バッファメモリ内のデータを自動的に読み出
すことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプリンタのデータ転送回
路に係り、特にシリアルプリンタにおけるメモリと印字
ヘッド間のデータ転送を行うデータ転送回路に関する。

【０００２】

【従来の技術】現在のシリアルプリンタの多くは、イン
クジェットプリンタやワイヤドットプリンタのように、
ドットで構成された画像を記録紙上に印字する。そのた
めには、コンピュータ等のホストシステムから送られた
データやコマンドを解析し、印字すべき画像のドット構
成に１対１に対応したビットイメージデータである印字
データを作成して、メモリ内のプリントバッファに格納
する。続いて印字ヘッドを搭載したキャリッジを走査し
ながら、プリントバッファから印字データを読み出し、
このデータに基づいて印字ヘッドを駆動することにより
記録紙上に印字を行う。

【０００３】近年では、画像品位の向上のためプリンタ
のドットピッチは細かくなる傾向にある。印字データ量
はドット密度に比例するため、高精細化によってプリン
トバッファが格納すべき印字データ量は増大する。一
方、印字速度を上げるために印字ヘッドの駆動周波数は
高くなりつつある。そのためプリントバッファの読み出
しには多量のデータを高速に転送する必要が生じ、ソフ
トウェアによる処理ではプロセッサ（ＭＰＵ）の負担が
大きくなる。そのため最近では、プリントバッファの読
み出し用に専用のデータ転送回路を設けてＤＭＡ等のハ
ードウェア処理で対応することが多くなっている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
データ転送回路は比較的単純な転送機能しか持たず、プ
リントバッファ内のデータを順次読み出しては印字する
だけであったので、プリントバッファ内のデータ構造は
印字ヘッドのドット配列と一致している必要があった。
従って印字ヘッドの構成が複雑な場合、例えば印字ヘッ
ドのドット配列が走査方向に対して斜めであったり、カ
ラープリンタのように色別の印字素子を備えている場合
は、プリントバッファのデータ構造も複雑になり印字デ
ータの作成に要する時間は増大していた。

【０００５】最近ではプリンタの高速化が進むことによ
り印字ヘッドの印字速度のみならず、印字データの作成
時間もプリンタのスループットに大きく影響している。
そのため印字データの作成時間の短縮が重要な課題とな
っていた。

【０００６】本発明は、上記課題を解決するためになさ
れたもので、ＣＰＵの負荷を低減すると共に、バッファ
の構造に依存しにくいデータ転送回路を提供することを
目的とする。

【０００７】

【課題を解決するための手段】本発明のデータ転送回路
は、上記目的を達成するため、バッファメモリに対する
先頭アドレスを設定するアドレス設定手段と、前記バッ
ファメモリに対するアドレスオフセットを設定するオフ
セット設定手段と、前記先頭アドレスを基準アドレスと
して、前記バッファメモリに出力する転送アドレスを所
定回連続的に生成するアドレス生成手段と、前記アドレ
ス生成手段による転送アドレスの生成の後、前記先頭ア
ドレスに前記アドレスオフセットを演算して前記アドレ
ス生成手段の基準アドレスとする演算手段とを有するこ
とを特徴とする。

【０００８】

【作用】上記構成によれば、例えばプリントバッファか
ら印字ヘッドへデータを送るデータ転送回路に、印字ヘ
ッドの構成と印字方法に対応したプリントバッファの読
み出し機能を持たせているので、プリントバッファを印
字ヘッドの構成によらずにプロセッサが最も作成しやす
い構造とすることを可能にして、印字データの作成時間
を短縮しプリンタのスループットを向上させるものであ
る。

【０００９】

【実施例】以下、図面を参照して本発明の実施例を具体
的に説明する。

【００１０】（実施例１）図１は、本発明によるデータ
転送回路を装備したプリンタの主要な回路構成を示すブ
ロック図を示す。図１において１はＣＰＵ、２はデータ
転送回路、３はＲＡＭ、４は印字ヘッドである。

【００１１】ＣＰＵ１は印字データを作成してＲＡＭ３
内のプリントバッファに格納する。ＣＰＵ１とＲＡＭ３
間のデータ転送はデータ転送回路２を経由して行なわれ
る。プリントバッファに格納された印字データは、デー
タ転送回路２によって読み出されて印字ヘッド４に転送
される。データ転送回路２とＲＡＭ３間のデータ転送
は、アドレス信号ＡＤＤＲＥＳＳ、データ信号ＤＡＴ
Ａ、読み出し信号ＲＥＡＤ−、書き込み信号ＷＲＩＴＥ
−によって制御される。ここで、−は信号がローアクテ
ィブであることを示す。

【００１２】データ転送回路２は、プリントバッファ内
のデータをバイト単位で読み出し、シリアルデータに変
換してヘッド４に転送する。ヘッド４は１２８本のイン
ク噴射ノズル（吐出口）が１列に配置されたインクジェ
ットヘッドであり、１２８ビットのシフトレジスタを内
蔵している。データ転送回路２から転送されたシリアル
データはシフトレジスタに順次格納され、このデータに
よって各ノズルを駆動するか否かの選択が行なわれる。
ヘッドを１回駆動することによって記録紙上に縦一列に
並んだドット（例えば、ブラックドット）が最大１２８
個形成される。また、本プリンタにおいては印字ヘッド
はキャリッジに搭載されて記録紙に対して水平方向に走
査され、記録紙は垂直方向に搬送される。

【００１３】図２はデータ転送回路２中におけるプリン
トバッファ読み出しのためのアドレス作成回路のブロッ
ク図を示す。

【００１４】図２において、１１は黒用アドレス（Ｋ）
レジスタ、１２は黒用水平オフセット（ＫＨ）レジス
タ、１３は待避レジスタ、１４はセレクタ、１５はマス
ク回路、１６は反転／非反転回路、１７は加算器、１８
はキャリー制御回路である。データ信号Ｄ０〜１５はＣ
ＰＵ１が書き込んだデータを転送する。アドレスレジス
タ１１と水平オフセットレジスタ１２はデータ信号Ｄ０
〜１５に接続され、アドレスレジスタ１１はスタートア
ドレス値を、水平オフセットレジスタ１２は水平オフセ
ット値を格納する。スタートアドレスと水平オフセット
の設定はＣＰＵ１が管理する。なお、ここでは印字色と
して黒（Ｋ）を例に取ったが、シアン（Ｃ）、マゼンタ
（Ｍ）、イエロー（Ｙ）等でもよい。

【００１５】アドレスレジスタ１１の出力信号ＰＢＡ０
〜１８は、出力バッファを通してＲＡＭ３のアドレス信
号ＡＤＤＲＥＳＳに接続される。待避レジスタ１３は、
アドレスレジスタ１１が出力した値を一時的に保存して
信号ＬＡ０〜１８に出力する。セレクタ１４は、ＰＢＡ
０〜１８とＬＡ０〜１８のどちらかを選択して信号ＳＡ
０〜１８に出力する。マスク回路１５は、水平オフセッ
トレジスタ１２の出力のマスクを制御する。マスク回路
１５の出力値はマスク状態においては０となり、マスク
状態でないときは水平オフセットレジスタ１２の出力値
がそのまま出力される。

【００１６】反転／非反転回路１６は、マスク回路１５
の出力の反転／非反転を制御する。加算器１７は、セレ
クタ１４の出力値と反転／非反転回路１６の出力値を加
算して信号ＮＰＡ０〜１８に出力する。キャリー制御回
路１８は、加算器１７のキャリー入力信号を制御する。
信号ＮＰＡ０〜１８は、アドレスレジスタ１１に入力さ
れ、アドレス値の再設定に使用される。

【００１７】図３はプリントバッファのデータ構造を示
す。図３において、各長方形は１バイトの印字データを
示し、長方形内の式は各印字データが格納されているア
ドレスを示す。式中でＫはスタートアドレス、ＫＨは水
平オフセット値である。アドレスＫからＫ＋１５までの
１６バイトのデータは垂直方向に連続した１２８ドット
の印字データであり、印字ヘッドの１回の駆動によって
印字される。また、印字データのアドレスは水平方向に
対しては１ドットにつきＫＨずつ変化する。

【００１８】図４はデータ転送回路２の動作を示すタイ
ミングチャートである。図２に示したアドレス作成回路
の動作を、図４に基づいて具体的に説明する。

【００１９】まず、順方向印字、即ちキャリッジが記録
紙に対して左から右に走査される場合について述べる。
図４において、ＣＬＫはアドレス作成回路を同期的に動
かすためのクロック信号であり、アドレス作成回路の各
部はＣＬＫの立ち上がりに同期して変化する。アドレス
レジスタ１１の値はＫに、水平オフセットレジスタ１２
の値はＫＨに、予め設定されている。

【００２０】データ転送回路２がプリントバッファの読
み出しを開始すると、信号ＰＢＡ０〜１８の値ＫがＲＡ
Ｍ３のアドレス信号ＡＤＤＲＥＳＳに出力され、リード
信号ＲＥＡＤ−にリードパルスが出力される。そのた
め、スタートアドレスＫから印字データが読み出され、
印字ヘッド４に転送される。この最初の読み出し時にス
タートアドレスＫは待避レジスタ１３に格納され、信号
ＬＡ０〜１８の値はＫになる。

【００２１】セレクタ１４は信号ＰＢＡ０〜１８を選択
しているので、信号ＳＡ０〜１８の値はＰＢＡ０〜１８
に等しくなる。マスク回路１５はマスク状態であり、出
力値は０である。また、反転／非反転回路１６は非反転
状態なのでマスク回路１５の出力値０がそのまま出力さ
れる。キャリー制御回路１８はキャリーをセットしてい
るので、加算器１７に対して１を加算（インクリメン
ト）するのと同等の効果を持つ。

【００２２】図４において、加算値の名が付いた信号は
反転／非反転回路１６の出力値とキャリー制御回路１８
の出力を加算したものであり、信号ＳＡ０〜１８とこの
加算値の和が信号ＮＰＡ０〜１８に出力される。加算値
が＋１となっているのでＮＰＡ０〜１８の値はＫ＋１と
なり、この値はアドレスレジスタ１１にフィードバック
される。そのため、アドレスレジスタ１１の値は次のク
ロックでＫ＋１に設定され、アドレスＫ＋１から印字デ
ータが読み出されて印字ヘッド４に転送される。

【００２３】同様にして、アドレスレジスタ１１の値は
Ｋ＋１５まで順次加算される。従ってプリントバッファ
のアドレスはＫからＫ＋１５まで連続的に読み出され、
都合１６バイトの印字データが印字ヘッドに転送され
る。

【００２４】最後のクロック時にはセレクタ１４は信号
ＬＡ０〜１８を選択するので、信号ＳＡ０〜１８の値は
待避レジスタ１３に保存されていた値Ｋとなる。またマ
スク回路１５は非マスク状態となって水平オフセットレ
ジスタ１２の値ＫＨを出力し、キャリー制御回路１８は
キャリーをリセットするので加算値はＫＨとなる。その
ためＮＰＡ０〜１８の値はＫ＋ＫＨとなり、この値は最
後のクロックによってアドレスレジスタ１１に設定され
る。

【００２５】図３に示すようにアドレスＫ＋ＫＨはアド
レスＫの右隣の印字データであり、アドレスレジスタ１
１の値は印字ヘッドの駆動１回分の印字データが転送さ
れた後は自動的に右隣のアドレスに再設定されることに
なる。そのためＣＰＵは、キャリッジを走査する前に一
度スタートアドレスを設定すれば、キャリッジを走査し
ている間はアドレスを設定し直す必要は無い。

【００２６】次に、逆方向印字の場合について説明す
る。逆方向印字時も順方向印字と同様、プリントバッフ
ァのアドレスがＫからＫ＋１５まで連続的に読み出さ
れ、１６バイトの印字データが印字ヘッドに転送され
る。ただし、最後のクロック時には反転／非反転回路１
６は反転状態となり、キャリー制御回路１８はキャリー
をセットするので加算値は−ＫＨとなる。そのため、印
字データの転送終了後はアドレスレジスタ１１の値はＫ
−ＫＨに設定され、アドレスＫに対して左隣のアドレス
を示すことになる。

【００２７】なお、上記セレクタ１４、マスク回路１
５、反転／非反転回路１６の選択状態、マスク状態、反
転状態は、図示しないタイミング制御回路が上記クロッ
ク信号ＣＬＫに基づいて制御している。

【００２８】以上説明したように、本実施例によるデー
タ転送回路はプリントバッファ内のデータを自動的に読
み出すため、ＣＰＵ１はキャリッジを走査する前に一度
スタートアドレスを設定すれば、キャリッジを走査して
いる間はプリントバッファの読み出しに関与する必要は
無い。従って、ＣＰＵ１の負荷は軽減される。

【００２９】また、プリントバッファの水平方向のアド
レス変化を水平オフセットレジスタで設定することによ
り、垂直方向のアドレス連続量を任意に設定することが
可能になる。例えば、ＣＰＵ１は縦３２バイトで構成さ
れるプリントバッファを作成しておき、印字時にはその
中の縦１６バイト分の印字データのみを使って印字する
ようなことも可能である。そのためＣＰＵ１は、印字ヘ
ッドのドット数とは無関係にプリントバッファの構造を
決めることができ、プリントバッファの作成が容易とな
る。

【００３０】（実施例２）次に、本発明の第２の実施例
について説明する。本実施例におけるデータ転送回路を
備えたプリンタの主要な回路構成は図１と同等であり、
ＣＰＵ１、データ転送回路２、ＲＡＭ３、印字ヘッド４
を有している。

【００３１】図５は本実施例における印字ヘッドのドッ
ト構成を示す。印字ヘッドは１３６本のインク噴射ノズ
ル（吐出口）が一列に配置されたインクジェットヘッド
であり、上から２４ノズルにはイエローのインクが供給
され、記録紙上にイエローのドットを形成する。同様に
して、次の２４ノズルはマゼンタのドットを形成し、そ
の下の２４ノズルはシアンのドットを形成し、一番下の
６４ノズルはブラックのドットを形成する。各色の間に
は８ドット分のギャップが設けられている。

【００３２】また印字ヘッドは１３６ビットのシフトレ
ジスタを備え、シフトレジスタに格納されたデータによ
って各ノズルを駆動するか否かの選択が行なわれる。シ
フトレジスタは１３６ビットのデータが１本につながっ
ているので、印字ヘッドにデータを転送する際は、イエ
ロー２４ドット、マゼンタ２４ドット、シアン２４ドッ
ト、ブラック６４ドットの印字データをこの順に並べて
送る。

【００３３】図６は、データ転送回路２におけるプリン
トバッファ読み出しのためのアドレス作成回路のブロッ
ク図を示す。図６において１０１ａはブラックアドレス
（Ｋ）レジスタ、１０１ｂはイエローアドレス（Ｙ）レ
ジスタ、１０１ｃはマゼンタアドレス（Ｍ）レジスタ、
１０１ｄはシアンアドレス（Ｃ）レジスタ、１０２ａは
ブラック水平オフセット（ＫＨ）レジスタ、１０２ｂは
イエロー水平オフセット（ＹＨ）レジスタ、１０２ｃは
マゼンタ水平オフセット（ＭＨ）レジスタ、１０２ｄは
シアン水平オフセット（ＣＨ）レジスタ、１０３はセレ
クタ、１０４は待避レジスタ、１０５はセレクタ、１０
６はセレクタ、１０７はマスク回路、１０８は反転／非
反転回路、１０９は加算器、１１０はキャリー制御回路
である。

【００３４】データ信号Ｄ０〜１５はＣＰＵ１が書き込
んだデータを転送する。アドレスレジスタ１０１ａ〜ｄ
と水平オフセットレジスタ１０２ａ〜ｄはデータ信号Ｄ
０〜１５に接続され、アドレスレジスタ１０１ａ〜ｄは
各色のスタートアドレス値を、水平オフセットレジスタ
１０２ａ〜ｄは各色の水平オフセット値を格納する。ス
タートアドレスと水平オフセットの設定はＣＰＵ１が管
理する。アドレスレジスタ１０１ａ〜ｄの出力はセレク
タ１０３によって選択されて信号ＰＢＡ０〜１８として
出力される。信号ＰＢＡ０〜１８は出力バッファを通し
てＲＡＭ３のアドレス信号ＡＤＤＲＥＳＳに接続され
る。待避レジスタ１０４はセレクタ１０３が出力した値
を一時的に保存して信号ＬＡ０〜１８に出力する。セレ
クタ１０５はＰＢＡ０〜１８とＬＡ０〜１８のどちらか
を選択して信号ＳＡ０〜１８に出力する。セレクタ１０
６は水平オフセットレジスタ１０２ａ〜ｄの出力を選択
する。

【００３５】マスク回路１０７はセレクタ１０６の出力
のマスクを制御する。マスク回路１０７の出力値はマス
ク状態においては０となり、マスク状態でないときはセ
レクタ１０６の出力値がそのまま出力される。反転／非
反転回路１０８はマスク回路１０７の出力の反転／非反
転を制御する。加算器１０９はセレクタ１０５の出力値
と反転／非反転回路１０８の出力値を加算して信号ＮＰ
Ａ０〜１８に出力する。キャリー制御回路１１１０は加
算器１７のキャリー入力信号を制御する。信号ＮＰＡ０
〜１８はアドレスレジスタ１０１ａ〜ｄに入力され、ア
ドレス値の再設定に使用される。

【００３６】プリントバッファのデータ構造を図７に示
す。図７は４つの領域に分割され、各領域は上から順に
イエロー、マゼンタ、シアン、ブラックのプリントバッ
ファを示している。各領域内の長方形は１バイトの印字
データを示し、長方形内の式は印字データが格納されて
いるアドレスを示す。式中でＹはイエロースタートアド
レス、ＹＨはイエロー水平オフセット値、Ｍはマゼンタ
スタートアドレス、ＭＨはマゼンタ水平オフセット値、
Ｃはシアンスタートアドレス、ＣＨはシアン水平オフセ
ット値、Ｋはブラックスタートアドレス、ＫＨはブラッ
ク水平オフセット値である。

【００３７】アドレスＹからＹ＋２までの３バイト、ア
ドレスＭからＭ＋２までの３バイト、アドレスＣからＣ
＋２までの３バイトおよびアドレスＫからＫ＋７までの
８バイトのデータは垂直方向に並んだ印字データであ
り、印字ヘッドの１回の駆動によって印字される。ま
た、印字データのアドレスは水平方向に対しては１ドッ
トにつきイエローではＹＨ、マゼンタではＭＨ、シアン
ではＣＨ、ブラックではＫＨずつ変化する。

【００３８】図８は図６のアドレス作成回路の動作を示
すタイミングチャートであり、順方向印字の場合につい
て示している。図６に示したアドレス作成回路の動作を
図８に基づいて具体的に説明する。

【００３９】図８においてＣＬＫはアドレス作成回路を
同期的に動かすためのクロック信号であり、アドレス作
成回路の各部はＣＬＫの立ち上がりに同期して変化す
る。アドレスレジスタ１０１ａ〜ｄの値はＫ、Ｙ、Ｍ、
Ｃに、水平オフセットレジスタ１２の値はＫＨ、ＹＨ、
ＭＨ、ＣＨに予め設定されている。データ転送回路２が
プリントバッファの読み出しを開始すると、最初にアド
レスレジスタ１０１ｂの値Ｙがセレクタ１０３によって
選択されて、信号ＰＢＡ０〜１８に出力される。信号Ｐ
ＢＡ０〜１８の値はＲＡＭ３のアドレス信号ＡＤＤＲＥ
ＳＳに出力され、リード信号ＲＥＡＤ−にリードパルス
が出力される。そのためスタートアドレスＹから印字デ
ータが読み出され、印字ヘッド４に転送される。この読
み出し時にスタートアドレスＹは待避レジスタ１０４に
格納され、信号ＬＡ０〜１８の値はＹになる。

【００４０】セレクタ１０５は信号ＰＢＡ０〜１８を選
択しているので、信号ＳＡ０〜１８の値はＰＢＡ０〜１
８に等しくなる。セレクタ１０６は水平オフセットレジ
スタ１０２ｂの値ＹＨを選択しているが、マスク回路１
０７はマスク状態なので出力値は０である。また、反転
／非反転回路１０８は非反転状態なのでマスク回路１０
７の出力値０がそのまま出力される。キャリー制御回路
１１０はキャリーをセットしているので、加算器１０９
に対して１を加算するのと同等の効果を持つ。

【００４１】図８において、加算値の名が付いた信号は
反転／非反転回路１０８の出力値とキャリー制御回路１
１０の出力を加算したものであり、信号ＳＡ０〜１８と
この加算値の和が信号ＮＰＡ０〜１８に出力される。加
算値が＋１となっているのでＮＰＡ０〜１８の値はＹ＋
１となり、この値はアドレスレジスタ１０１ｂにフィー
ドバックされる。

【００４２】そのため、アドレスレジスタ１０１ｂの値
は次のクロックでＹ＋１に設定され、アドレスＹ＋１か
ら印字データが読み出されて印字ヘッド４に転送され
る。同様にしてアドレスレジスタ１０１ｂの値はＹ＋２
まで加算され、プリントバッファのアドレスはＹからＹ
＋２まで読み出されて、３バイトのイエロー印字データ
が印字ヘッドに転送される。

【００４３】アドレスＹ＋２が読み出される時には、セ
レクタ１０５は信号ＬＡ０〜１８を選択するので、信号
ＳＡ０〜１８の値は待避レジスタ１０４に保存されてい
た値Ｙとなる。また、マスク回路１５は非マスク状態と
なって水平オフセットレジスタ１０２ｂの値ＹＨを出力
し、キャリー制御回路１８はキャリーをリセットするの
で加算値はＹＨとなる。そのためＮＰＡ０〜１８の値は
Ｙ＋ＹＨとなり、この値はアドレスレジスタ１０１ｂに
設定される。

【００４４】図７に示すように、アドレスＹ＋ＹＨはイ
エローのプリントバッファにおけるアドレスＹの右隣の
印字データであり、アドレスレジスタ１０１ｂの値はイ
エローの印字データが転送後は自動的に右隣のアドレス
に再設定されることになる。同様にしてマゼンタ、シア
ン、ブラックの印字データが順次読み出される。ただ
し、ブラックのみは８バイトの印字データが印字ヘッド
に転送される。

【００４５】各色の印字データの転送が終了する度に、
アドレスレジスタ１０１ａ〜ｄの値は各プリントバッフ
ァのおける右隣のアドレスに再設定されるので、ＣＰＵ
１はキャリッジを走査する前に一度スタートアドレスを
設定すれば、キャリッジを走査している間はアドレスを
設定し直す必要は無い。逆方向印字時には実施例１の場
合と同様、反転／非反転回路１０８を用いてアドレスレ
ジスタ１０１ａ〜ｄの値を左隣のアドレスに設定するこ
とが可能である。

【００４６】なお、上記セレクタ１０３、１０５、１０
６、マスク回路１０７、反転／非反転回路１０８の選択
状態、マスク状態、反転状態は、実施例同様図示しない
タイミング制御回路が上記クロック信号ＣＬＫに基づい
て制御している。

【００４７】以上説明したように、本実施例によるデー
タ転送回路はイエロー、マゼンタ、シアン、ブラック各
色のプリントバッファを独立して管理するため、印字ヘ
ッドへのデータ転送は各色の印字データを決まった順序
で組み合わせて送らなければならないにも係わらず、Ｃ
ＰＵ１は各色のプリントバッファを独立して作成するこ
とが可能になり、プリントバッファ作成の負荷は軽減さ
れる。

【００４８】また、各色のプリントバッファの水平方向
のアドレス変化を水平オフセットレジスタでそれぞれ設
定することにより、垂直方向のアドレス連続量を任意に
設定することが可能になる。そのため印字ヘッドのドッ
ト数とは無関係にプリントバッファの構造を決めること
ができ、ＣＰＵ１の処理とメモリ容量に応じて最適のプ
リントバッファ構造を採用できる。

【００４９】また、以上の説明では４色の印字ヘッドの
利用を前提としていたが、本実施例においては例えば、
上述のタイミング制御回路によってブラックのアドレス
レジスタと水平オフセットレジスタのみを使用するよう
制御することにより、実施例１と同様の処理を行うこと
ができるので、単色のヘッドを使用することも当然可能
である。これにより、本実施例を採用したプリンタは色
数やノズル数の異なる印字ヘッドを装着することが可能
となる。その際には、データ転送回路の設定（モード設
定）を変えるだけで各種の印字ヘッドのデータ転送方法
に対応できるので、プリントバッファの構成は異なる種
類のヘッドに対しても共通化することができ、ＣＰＵ１
の負荷の軽減とプリントバッファ作成処理のためのプロ
グラムサイズの縮小を図ることができる。

【００５０】さらに、印字ヘッドに色数やノズル数等を
識別するための情報を持たせれば、プリンタ側でそれを
検知することにより自動的に印字ヘッドの種類に応じた
印字を行うことも可能となる。

【００５１】以上のとおり、実施例２においてはデータ
転送回路が各色のプリントバッファのアドレスを独立し
て制御するため、印字ヘッドへのデータ転送は各色の印
字データを組み合わせて送る必要があるにもかかわら
ず、ＣＰＵは各色のプリントバッファを別々に作成する
ことが可能となり、プリントバッファ作成の負荷が軽減
される。また色数やドット数の異なる印字ヘッドを使用
することが容易に可能になると共に、異なる種類のヘッ
ドに対してもプリントバッファの構成を共通化すること
ができ、ＣＰＵの負荷が軽減される。

【００５２】（実施例３）次に、本発明の第３の実施例
について説明する。本実施例におけるデータ転送回路を
備えたプリンタの主要な回路構成は図１と同等であり、
ＣＰＵ１、データ転送回路２、ＲＡＭ３、印字ヘッド４
を有している。また、本実施例における印字ヘッドのド
ット構成は図５と同等であり、１３６本のインク噴射ノ
ズルが一列に配置され、上から順にイエロー２４ドッ
ト、マゼンタ２４ドット、シアン２４ドット、ブラック
６４ドットで構成される。

【００５３】本実施例における印字ヘッドの駆動シーケ
ンスを表すタイミングチャートを図９に示す。図９にお
いて印字ヘッドは時分割駆動され、１３６本のノズルは
１６回に分割されて駆動される。隣接するノズルは異な
るタイミングで順次駆動（例えば、Ｙ１６，Ｙ１５，・
・・）され、同時に駆動されるノズルは１６ドットおき
（ノズル群間の８ドット分のギャップを含む）となる。
時分割駆動によって印字ヘッドの駆動に必要な電流のピ
ーク値を減らして電源の負担を軽減できる。さらに、隣
接するノズルを異なるタイミングで駆動することによ
り、インク滴の噴射に伴うヘッド内のインクの振動を軽
減させ、ヘッドのインク噴射特性やインクの再充填時間
（リフィル時間）を向上させることができる。

【００５４】しかしながら、シリアルプリンタは印字ヘ
ッドを記録紙に対して走行させながら駆動するので、駆
動タイミングのずれは記録紙上でのドット位置のずれと
なる。図９に示すような駆動方法においては、時分割に
よる時間差でドット列が鋸状に形成される。従って、印
字ヘッドを時分割駆動する場合は駆動タイミングの時間
差によって印字ずれが生じないように何らかの対策を施
す必要がある。

【００５５】本実施例において時分割駆動による印字ず
れを防ぐ方法を、図１０に基づいて説明する。図１０に
おいて左側の図は、印字ヘッドの上部であるイエローの
１番目（Ｙ１）から２０番目（Ｙ２０）までのノズル配
列を示しており、印字ヘッドは記録紙上の垂直線に対し
て３．５８度傾いた状態でキャリッジに取り付けられ
る。即ち、印字ヘッドは垂直方向１６ドットあたり水平
方向１ドット分の傾きを持つ。キャリッジは記録紙に対
して水平方向に走査される。図中Ｌは、１ドットピッチ
を示し、本実施例では７０．６μｍ（３６０ＤＰＩ）で
ある。

【００５６】この状態において、図９の駆動シーケンス
により記録紙上に形成されたドット配列を図１０の右側
に示す。時分割駆動による駆動タイミングのずれがヘッ
ドの傾きによって相殺されるので、１ノズル目から１６
ノズル目までのドットは垂直に配置されて印字ずれは生
じない。１７ノズル目以降のドットは１ドット分右に離
れて垂直に配置されるので右隣の列のドットを形成する
こととなり、やはり印字ずれは生じない。即ち、印字ヘ
ッド全体で見れば図１１に示すように１６ノズル毎に隣
の列のドットを形成することとなり、印字ヘッドの１回
の駆動によって、記録紙上では階段状（１ドット間隔）
のドット列が１０列に渡って形成される。

【００５７】図１２は、データ転送回路２におけるプリ
ントバッファ読み出しのためのアドレス作成回路のブロ
ック図を示す。図１２において、アドレス（Ｋ〜Ｃ）レ
ジスタ１０１ａ〜ｄ、水平オフセット（ＫＨ〜ＣＨ）レ
ジスタ１０２ａ〜ｄ、セレクタ１０３、待避レジスタ１
０４、セレクタ１０５、セレクタ１０６、マスク回路１
０７、反転／非反転回路１０８、加算器１０９、キャリ
ー制御回路１１０の機能は図６の場合と同等である。

【００５８】１１１は階段パターン（ＺＰ）レジスタ、
１１２はセレクタであり、本実施例では、これらの回路
が先の実施例２に対して特徴的である。

【００５９】階段パターンレジスタ１１１は、データ信
号Ｄ０〜１５に接続され印字ヘッドの階段パターンを格
納する。階段パターンは、印字ヘッドの１回の駆動によ
って形成されるドット列の形状を示すデータである。セ
レクタ１１２は階段パターンデータの選択を行う。セレ
クタ１１２の出力はマスク回路１０７に入力されマスク
状態の制御を行う。

【００６０】プリントバッファのデータ構造を図１３に
示す。プリントバッファの構造そのものは図７と全く同
じであるが、印字ヘッドの１回の駆動によって印字され
るデータは図１３でハッチングされた部分、すなわちア
ドレスＹ、Ｙ＋１、Ｙ＋２＋ＹＨの３バイト、アドレス
Ｍ、Ｍ＋１、Ｍ＋２＋ＭＨの３バイト、アドレスＣ、Ｃ
＋１、Ｃ＋２＋ＣＨの３バイトおよびアドレスＫからＫ
＋７＋３ＫＨまでの８バイトである。従って、印字ヘッ
ドに印字データを転送する場合は図１３で彩色された部
分が示すように、プリントバッファを斜めに読み出す。

【００６１】図１４は図１２のアドレス作成回路の動作
を示すタイミングチャートであり、順方向印字の場合に
ついて示している。図１２に示したアドレス作成回路の
動作を図１４に基づいて具体的に説明する。

【００６２】図１４において、ＣＬＫはアドレス作成回
路を同期的に動かすためのクロック信号であり、アドレ
ス作成回路の各部はＣＬＫの立ち上がりに同期して変化
する。アドレスレジスタ１０１ａ〜ｄの値はＫ、Ｙ、
Ｍ、Ｃに、水平オフセットレジスタ１２の値はＫＨ、Ｙ
Ｈ、ＭＨ、ＣＨに予め設定されている。また、階段パタ
ーンレジスタ１１１の値は印字データ１６ドット当り、
即ち２バイトに１回セットされるように設定されてい
る。データ転送回路２がプリントバッファの読み出しを
開始すると最初にアドレスレジスタ１０１ｂの値Ｙがセ
レクタ１０３によって選択されて信号ＰＢＡ０〜１８に
出力される。信号ＰＢＡ０〜１８の値はＲＡＭ３のアド
レス信号ＡＤＤＲＥＳＳに出力され、リード信号ＲＥＡ
Ｄ−にリードパルスが出力される。そのためスタートア
ドレスＹから印字データが読み出され、印字ヘッド４に
転送される。この読み出し時にスタートアドレスＹは待
避レジスタ１０４に格納され、信号ＬＡ０〜１８の値は
Ｙになる。

【００６３】セレクタ１０５は信号ＰＢＡ０〜１８を選
択しているので、信号ＳＡ０〜１８の値はＰＢＡ０〜１
８に等しくなる。セレクタ１０６は水平オフセットレジ
スタ１０２ｂの値ＹＨを選択しているが、マスク回路１
０７はマスク状態なので出力値は０である。また、反転
／非反転回路１０８は非反転状態なのでマスク回路１０
７の出力値０がそのまま出力される。キャリー制御回路
１１０はキャリーをセットしているので、加算器１０９
に対して１を加算するのと同等の効果を持つ。図１４に
おいて加算値の名が付いた信号は、反転／非反転回路１
０８の出力値とキャリー制御回路１１０の出力を加算し
たものであり、信号ＳＡ０〜１８とこの加算値の和が信
号ＮＰＡ０〜１８に出力される。加算値が＋１となって
いるのでＮＰＡ０〜１８の値はＹ＋１となり、この値は
アドレスレジスタ１０１ｂにフィードバックされる。そ
のためアドレスレジスタ１０１ｂの値は次のクロックで
Ｙ＋１に設定され、アドレスＹ＋１から印字データが読
み出されて印字ヘッド４に転送される。

【００６４】このとき、セレクタ１１２の出力は階段パ
ターンレジスタ１１１の設定によってセット状態となる
ので、マスク回路１０７は非マスク状態となり水平オフ
セットレジスタ１０２ｂの値ＹＨを出力する。そのため
加算値は＋１＋ＹＨとなり、アドレスレジスタ１０１ｂ
の値は次のクロックでＹ＋２＋ＹＨまで加算される。従
って、イエローのプリントバッファについてはアドレス
Ｙ、Ｙ＋１、Ｙ＋２＋ＹＨの３バイトから読み出された
印字データが印字ヘッドに転送される。

【００６５】アドレスＹ＋２＋ＹＨが読み出される時に
はセレクタ１０５は信号ＬＡ０〜１８を選択するので、
信号ＳＡ０〜１８の値は待避レジスタ１０４に保存され
ていた値Ｙとなる。また、マスク回路１５は非マスク状
態となってＹＨを出力し、キャリー制御回路１８はキャ
リーをリセットするので加算値はＹＨとなる。そのため
ＮＰＡ０〜１８の値はＹ＋ＹＨとなり、この値はアドレ
スレジスタ１０１ｂに設定される。同様にしてマゼン
タ、シアン、ブラックの印字データが順次読み出され
る。ただし、ブラックのみは８バイトの印字データが印
字ヘッドに転送される。

【００６６】各色の印字データの転送が終了する度に、
アドレスレジスタ１０１ａ〜ｄの値は各プリントバッフ
ァのおける右隣のアドレスに再設定されるので、ＣＰＵ
１はキャリッジを走査する前に一度スタートアドレスを
設定すれば、キャリッジを走査している間はアドレスを
設定し直す必要は無い。逆方向印字時には、反転／非反
転回路１０８を用いてアドレスレジスタ１０１ａ〜ｄの
値を左隣のアドレスに設定することが可能である。

【００６７】なお、上記セレクタ１０３、１０５、１０
６、１１２、マスク回路１０７、反転／非反転回路１０
８の選択状態、マスク状態、反転状態は、実施例同様図
示しないタイミング制御回路が上記クロック信号ＣＬＫ
に基づいて制御している。

【００６８】以上説明したように本実施例によるデータ
転送回路は、印字ヘッドが形成する階段状のドット配列
形状に対応してプリントバッファを斜めに読み出す機能
を有するため、ＣＰＵ１はドット配列形状を意識するこ
となくプリントバッファ内の印字データを作成すること
ができ、ＣＰＵの負荷を軽減できる。

【００６９】本実施例では１６ドット毎に列が切り替わ
るヘッドの場合について説明したが、切り替えのドット
長が印字データの転送単位すなわち８ドットの倍数であ
れば階段パターンレジスタの設定値を変えるだけで対応
が可能である。また、単色のヘッドを使用することも当
然可能である。

【００７０】以上のように、実施例３においては実施例
２の効果に加え、データ転送回路が印字ヘッドのドット
配列形状に合わせてプリントバッファを読み出す機能を
持つため、ＣＰＵは印字ヘッドのドット配列形状を意識
することなく印字データを作成することができる。

【００７１】（実施例４）次に本発明の第４の実施例に
ついて説明する。本実施例におけるデータ転送回路を備
えたプリンタの主要な回路構成は図１と同等であり、Ｃ
ＰＵ１、データ転送回路２、ＲＡＭ３、印字ヘッド４を
有している。印字ヘッドのノズル構成は図５と同等であ
り、１３６本のインク噴射ノズルが一列に配置され、上
から順にイエロー２４ドット、マゼンタ２４ドット、シ
アン２４ドット、ブラック６４ドットで構成される。ま
た、印字ヘッドの駆動シーケンスは図９と同等であり、
１３６本のノズルは１６回に分割されて駆動される。さ
らに印字ヘッドが形成するドット配列は図１０および図
１１と同等であり、１６ドットずつ垂直にならんだドッ
ト列が１０列に渡って形成される。

【００７２】本実施例におけるプリンタでは、プリント
バッファに格納された印字データは特定のマスクパター
ンでマスクされて印字される。このマスクは記録紙上で
の印字濃度を変えるために印字画像データを間引いて印
字したり、重ね打ちの際に印字パス毎に印字するドット
を変えるために行なわれる。マスク処理は、プリントバ
ッファから転送された（読出された）印字データとマス
クデータのＡＮＤ演算によって行う。

【００７３】マスクデータを格納するためにＲＡＭの一
部がマスクバッファとして使用される。ＣＰＵ１はマス
クデータを作成してマスクバッファに格納した後に印字
動作を行う。一度作成したマスクデータはマスクパター
ンを変える必要が生じない限り、繰り返し使用できる。

【００７４】マスクバッファの構造は図１３に示したプ
リントバッファと同様であるが、各色のスタートアドレ
ス（格納された各色のマスクデータを読出す開始アドレ
ス）はイエローがＹＭ、マゼンタがＭＭ、シアンがＣ
Ｍ、ブラックがＫＭである。また水平オフセットアドレ
スはイエロー、マゼンタ、シアンが共通でＬＨＭ、ブラ
ックがＫＨＭである。

【００７５】本実施例におけるデータ転送回路は、プリ
ントバッファとマスクバッファを交互に読み出し、プリ
ントバッファから読み出した印字データをマスクバッフ
ァから読み出したマスクデータでＡＮＤ演算を行なった
後に、印字ヘッドに転送する。マスクバッファの容量は
２Ｋバイトで、この領域内のデータが繰り返し読み出さ
れる。

【００７６】図１５は、データ転送回路２におけるプリ
ントバッファおよびマスクバッファの読み出しのための
アドレス作成回路のブロック図を示す。

【００７７】図１５において、アドレス（Ｋ〜Ｃ）レジ
スタ１０１ａ〜ｄ、水平オフセット（ＫＨ〜ＫＣ）レジ
スタ１０２ａ〜ｄ、セレクタ１０３、待避レジスタ１０
４、セレクタ１０５、セレクタ１０６、マスク回路１０
７、反転／非反転回路１０８、加算器１０９およびキャ
リー制御回路１１０はプリントバッファ作成回路部であ
り、その機能は図１２と同等である。

【００７８】アドレス（ＫＭ〜ＣＭ）レジスタ２０１ａ
〜ｄ、水平オフセット（ＫＨＭ，ＬＨＭ）レジスタ２０
２ａ〜ｂ、セレクタ２０３、待避レジスタ２０４、セレ
クタ２０５、セレクタ２０６、マスク回路２０７、反転
／非反転回路２０８、加算器２０９およびキャリー制御
回路２１０はマスクバッファ作成回路部であり、本実施
例では、これらの回路が先の実施例３に対して特徴的で
ある。その機能はプリントバッファ作成回路部と同等で
ある。ただし、マスクバッファサイズが２Ｋバイトなの
で各部のビット幅はプリントバッファ作成回路部よりも
小さくなっている。また、イエロー、マゼンタ、シアン
の水平オフセットレジスタは、カラー水平オフセット
（ＬＨＭ）レジスタ２０２ｂとして一本化されている。

【００７９】階段パターン（ＺＰ）レジスタ１１１、セ
レクタ１１２はプリントバッファ作成回路部とマスクバ
ッファ作成回路部で共有され、その機能は図１２と同等
である。セレクタ２１１は、プリントバッファアドレス
ＰＢＡ０〜１８とマスクバッファアドレスＭＢＡ０〜１
０の切り替えを行う。マスクバッファサイズは２Ｋバイ
トしかないので、マスクバッファ選択時には上位アドレ
スは固定値となる。

【００８０】図１６は図１５のアドレス作成回路の動作
を示すタイミングチャートであり、順方向印字の場合に
ついて示している。

【００８１】図１６において、Ｙレジスタ、Ｍレジス
タ、Ｃレジスタ、ＫレジスタおよびＰＢＡ０〜１８はプ
リントバッファ作成回路部の動作を示している。プリン
トバッファ作成回路部の動作は図１４と同等であるが、
ＣＬＫ信号の２クロックで１回しか動作しない。そのた
めプリントバッファ作成回路部の動作周期は図１４に比
べて２倍に延びている。図中、ＹＭレジスタ、ＭＭレジ
スタ、ＣＭレジスタ、ＫＭレジスタおよびＭＢＡ０〜１
０は、マスクバッファ作成回路部の動作を示している。
マスクバッファ作成回路部の動作はプリントバッファ作
成回路部と同等である。

【００８２】セレクタ２１１は、プリントバッファアド
レスＰＢＡ０〜１８とマスクバッファアドレスＭＢＡ０
〜１０を１クロックごとに切り替えて出力する。セレク
タ２１１の出力ＰＭＡ０〜１８はＲＡＭのアドレス信号
ＡＤＤＲＥＳＳに出力される。そのため、プリントバッ
ファとマスクバッファは交互に読み出される。プリント
バッファから読み出された印字データは、続いて読み出
されたマスクデータによってＡＮＤ演算（修飾）を施さ
れた後に印字ヘッドに転送される。ＡＮＤ演算は、バッ
ファメモリと印字ヘッドの間に設けられたＡＮＤ回路
（図示せず）によって行なう。

【００８３】なお、上記セレクタ１０３、１０５、１０
６、１１１、２０３、２０５、２０６、マスク回路１０
７、２０７、反転／非反転回路１０８、２０８の選択状
態、マスク状態、反転状態は、実施例同様図示しないタ
イミング制御回路が上記クロック信号ＣＬＫに基づいて
制御している。

【００８４】以上説明したように本実施例によるデータ
転送回路は、プリントバッファに格納された印字データ
をマスクバッファに格納されたマスクパターンによって
マスクすることが可能である。そのため、ＣＰＵ１は印
字データをマスクするための処理から開放される。マス
クパターンは１回作成すれば何度でも再使用できるの
で、マスクパターンの作成はＣＰＵにとって大きな負荷
とはならない。データ転送回路はプリントバッファおよ
びマスクバッファ内のデータを自動的に読みだすため、
キャリッジを走査している間、ＣＰＵ１はプリントバッ
ファおよびマスクバッファの読み出しに関与する必要は
無い。

【００８５】また、データ転送回路は印字ヘッドのドッ
ト配列に合わせて両バッファを読みだせるので、ＣＰＵ
は印字ヘッドのドット配列を意識することなくプリント
バッファおよびマスクバッファを作成することが可能で
ある。

【００８６】以上のとおり、実施例４においては実施例
３の効果に加え、データ転送回路が印字データをマスク
する機能を有するため、ＣＰＵ１は印字データをマスク
する処理から開放される。マスクパターンをＲＡＭ内の
マスクバッファに格納するため、データ量の大きなマス
クパターンを使用することが可能となり、パターン設定
の自由度が飛躍的に高まる。データ転送回路がプリント
バッファおよびマスクバッファ内のデータを自動的に読
み出すため、ＣＰＵは両バッファの読み出し処理から開
放される。

【００８７】また、データ転送回路は印字ヘッドのドッ
ト配列形状に合わせて両バッファを読み出す機能を持つ
ため、ＣＰＵは印字ヘッドのドット配列形状を意識する
ことなく印字データとマスクパターンを作成することが
できる。

【００８８】（その他）本発明は、特にインクジェット
記録方式の中でも熱エネルギーを利用して飛翔的液的を
形成し、記録を行うインクジェット方式の記録ヘッドを
用いた記録装置において優れた効果をもたらすものであ
る。

【００８９】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書、同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式は所謂オンデマンド型、
コンティニュアス型のいずれにも適用可能であるが、特
に、オンデマンド型の場合には、液体（インク）が保持
されているシートや液路に対応して配置されている電気
熱変換体に、記録情報に対応していて核沸騰を越える急
速な温度上昇を与える少なくとも一つの駆動信号を印加
することによって、電気熱変換体に熱エネルギを発生せ
しめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結
果的にこの駆動信号に一体一で対応した液体（インク）
内の気泡を形成出来るので有効である。この気泡の成
長、収縮により吐出用開口を介して液体（インク）を吐
出させて、少なくとも一つの滴を形成する。この駆動信
号をパルス形状とすると、即時適切に気泡の成長収縮が
行われるので、特に応答性に優れた液体（インク）の吐
出が達成でき、より好ましい。このパルス形状の駆動信
号としては、米国特許第４４６３３５９号明細書、同第
４３４５２６２号明細書に記載されているようなものが
適している。なお、上記熱作用面の温度上昇率に関する
発明の米国特許第４３１３１２４号明細書に記載されて
いる条件を採用すると、更に優れた記録を行うことが出
来る。

【００９０】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組合わせ構成（直線状液流路又は直角液流路）の他に
熱作用部が屈曲する領域に配置されている構成を開示す
る米国特許第４５５８３３３号明細書、米国特許第４４
５９６００号明細書を用いた構成も本発明に含まれるも
のである。加えて、複数の電気熱変換体に対して、共通
するスリットを電気熱変換体の吐出部とする構成を開示
する特開昭５９−１２３６７０号公報や熱エネルギの圧
力波を吸収する開孔を吐出部に対応させる構成を開示す
る特開昭５９−１３８４６１号公報に基いた構成として
も本発明の効果は有効である。すなわち、記録ヘッドの
形態がどのようなものであっても、本発明によれば記録
を確実に効率よく行うことができるようになるからであ
る。

【００９１】さらに、記録装置が記録できる記録媒体の
最大幅に対応した長さを有するフルラインタイプの記録
ヘッドに対しても本発明は有効に適用できる。そのよう
な記録ヘッドとしては、複数記録ヘッドの組合せによっ
てその長さを満たす構成や、一体的に形成された１個の
記録ヘッドとしての構成のいずれでもよい。

【００９２】加えて、上例のようなシリアルタイプのも
のでも、装置本体に固定された記録ヘッド、あるいは装
置本体に装着されることで装置本体との電気的な接続や
装置本体からのインクの供給が可能になる交換自在のチ
ップタイプの記録ヘッド、あるいは記録ヘッド自体に一
体的にインクタンクが設けられたカートリッジタイプの
記録ヘッドを用いた場合にも本発明は有効である。

【００９３】また、本発明の記録装置の構成として、記
録ヘッドの吐出回復手段、予備的な補助手段等を付加す
ることは本発明の効果を一層安定できるので、好ましい
ものである。これらを具体的に挙げれば、記録ヘッドに
対してのキャッピング手段、クリーニング手段、加圧或
は吸引手段、電気熱変換体或はこれとは別の加熱素子或
はこれらの組み合わせを用いて加熱を行う予備加熱手
段、記録とは別の吐出を行なう予備吐出手段を挙げるこ
とができる。

【００９４】また、搭載される記録ヘッドの種類ないし
個数についても、記録色や濃度を異にする複数のインク
に対応して２個以上の個数設けられるものであってもよ
い。すなわち、例えば記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによるかい
ずれでもよいが、異なる色の複色カラー、または混色に
よるフルカラーの各記録モードの少なくとも一つを備え
た装置にも本発明は極めて有効である。

【００９５】さらに加えて、以上説明した本発明実施例
においては、インクを液体として説明しているが、室温
やそれ以下で固化するインクであって、室温で軟化もし
くは液化するものを用いてもよく、あるいはインクジェ
ット方式ではインク自体を３０℃以上７０℃以下の範囲
内で温度調整を行ってインクの粘性を安定吐出範囲にあ
るように温度制御するものが一般的であるから、使用記
録信号付加時にインクが液状をなすものを用いてもよ
い。加えて、熱エネルギによる昇温を、インクの固形状
態から液体状態への状態変化のエネルギとして使用せし
めることで積極的に防止するため、またはインクの蒸発
を防止するため、放置状態で固化し加熱によって液化す
るインクを用いてもよい。いずれにしても熱エネルギの
記録信号に応じた付与によってインクが液化し、液状イ
ンクが吐出されるものや、記録媒体に到達する時点では
すでに固化し始めるもの等のような、熱エネルギの付与
によって初めて液化する性質のインクを使用する場合も
本発明は適用可能である。このような場合のインクは、
特開昭５４−５６８４７号公報あるいは特開昭６０−７
１２６０号公報に記載されるような、多孔質シート凹部
または貫通孔に液状又は固形物として保持された状態
で、電気熱変換体に対して対向するような形態としても
よい。本発明においては、上述した各インクに対して最
も有効なものは、上述した膜沸騰方式を実行するもので
ある。

【００９６】さらに加えて、本発明インクジェット記録
装置の形態としては、コンピュータ等の情報処理機器の
画像出力端末として用いられるものの他、リーダ等と組
合せた複写装置、さらには送受信機能を有するファクシ
ミリ装置の形態を採るもの等であってもよい。

【００９７】なお、本発明はインクジェット記録方式に
限定されるものではなく、他の記録方式、例えば、サー
マル記録方式、ワイヤードット記録方式にも適用でき
る。

【００９８】

【発明の効果】以上説明したように本発明によれば、デ
ータ転送回路がプリントバッファ内のデータを自動的に
読み出すため、ＣＰＵはプリントバッファ読み出し処理
から開放される。また、プリントバッファの水平方向の
アドレス変化量をレジスタで設定することにより、プリ
ントバッファの垂直方向のアドレス連続量を任意に設定
することが可能になる。そのためプリントバッファの構
造を印字ヘッドのドット数とは無関係に決めることがで
き、プリントバッファの作成が容易となる。

【図面の簡単な説明】

【図１】プリンタの主要な回路構成を示すブロック図で
ある。

【図２】アドレス作成回路のブロック図である。

【図３】プリントバッファのデータ構造を示す図であ
る。

【図４】アドレス作成回路の動作を示すタイミングチャ
ートである。

【図５】印字ヘッドのドット構成を示す図である。

【図６】アドレス作成回路のブロック図である。

【図７】プリントバッファのデータ構造を示す図であ
る。

【図８】アドレス作成回路の動作を示すタイミングチャ
ートである。

【図９】印字ヘッドの駆動シーケンスを示すタイミング
チャートである。

【図１０】印字ヘッドの一部のドット配列を詳細に示す
図である。

【図１１】印字ヘッド全体のドット配列を示す図であ
る。

【図１２】アドレス作成回路のブロック図である。

【図１３】プリントバッファのデータ構造を示す図であ
る。

【図１４】アドレス作成回路の動作を示すタイミングチ
ャートである。

【図１５】アドレス作成回路のブロック図である。

【図１６】アドレス作成回路の動作を示すタイミングチ
ャートである。

【符号の説明】

１ＣＰＵ２データ転送回路３ＲＡＭ４印字ヘッド１１アドレスレジスタ１２水平オフセットレジスタ１３待避レジスタ１４セレクタ１５マスク回路１６反転／非反転回路１７加算器１８キャリー制御回路

Claims

【特許請求の範囲】

【請求項１】バッファメモリに対する先頭アドレスを
設定するアドレス設定手段と、前記バッファメモリに対するアドレスオフセットを設定
するオフセット設定手段と、前記先頭アドレスを基準アドレスとして、前記バッファ
メモリに出力する転送アドレスを所定回連続的に生成す
るアドレス生成手段と、前記アドレス生成手段による転送アドレスの生成の後、
前記先頭アドレスに前記アドレスオフセットを演算して
前記アドレス生成手段の基準アドレスとする演算手段と
を有することを特徴とするデータ転送回路。
【請求項２】バッファメモリに対する複数の先頭アド
レスを設定するアドレス設定手段と、前記複数の先頭アドレスを順次選択するアドレス選択手
段と、前記バッファメモリに対する複数のアドレスオフセット
を設定するオフセット設定手段と、前記選択された先頭アドレスに対応する前記複数のアド
レスオフセットを選択するオフセット選択手段と、前記選択された先頭アドレスを基準アドレスとして、前
記バッファメモリに出力する転送アドレスを所定回連続
的に生成するアドレス生成手段と、前記アドレス生成手段による転送アドレスの生成の後、
前記選択された先頭アドレスに前記選択されたアドレス
オフセットを演算して前記アドレス発生手段の基準アド
レスとする演算手段とを有することを特徴とするデータ
転送回路。
【請求項３】バッファメモリに対する先頭アドレスを
設定するアドレス設定手段と、前記バッファメモリに対するアドレスオフセットを設定
するオフセット設定手段と、前記先頭アドレスを基準アドレスとして、前記バッファ
メモリに出力する転送アドレスを生成するものであっ
て、前記転送アドレスをインクリメントする手段と、前
記インクリメントされる転送アドレスに前記アドレスオ
フセットを加算する手段を有するアドレス生成手段と、前記アドレス生成手段による転送アドレスの生成の後、
前記先頭アドレスに前記アドレスオフセットを演算して
前記アドレス生成手段の基準アドレスとする演算手段と
を有することを特徴とするデータ転送回路。
【請求項４】前記演算手段は、加算又は減算を行うこ
とを特徴とする請求項１乃至３のいずれかに記載のデー
タ転送回路。
【請求項５】前記演算手段は、先頭アドレスにアドレ
スオフセットを加算するか減算するかを指定する手段を
有することを特徴とする請求項４記載のデータ転送回
路。
【請求項６】前記バッファメモリは記録データを格納
するプリントバッファであり、前記プリントバッファから転送される記録データを記録
ヘッドによって記録するプリンタに用いられることを特
徴とする請求項１乃至５記載のデータ転送回路。
【請求項７】それぞれバッファメモリに対する先頭ア
ドレスを設定する手段と、前記バッファメモリに対する
アドレスオフセットを設定する手段と、前記先頭アドレ
スを基準アドレスとして、前記バッファメモリに出力す
る転送アドレスを所定回連続的に生成する手段と、前記
アドレス生成手段による転送アドレスの生成の後、前記
先頭アドレスに前記アドレスオフセットを演算して前記
アドレス生成手段の基準アドレスとする手段とを有する
第１及び第２のアドレス生成手段と、前記第１アドレス生成手段によって生成された第１転送
アドレスと、前記第２アドレス生成手段によって生成さ
れた第２転送アドレスを選択する手段とを有することを
特徴とするデータ転送回路。
【請求項８】前記第１転送アドレスに基づいて転送さ
れるデータを、前記第２転送アドレスに基づいて転送さ
れるデータで修飾する修飾手段をさらに有することを特
徴とする請求項７記載のデータ転送回路。
【請求項９】前記第１及び第２のアドレス生成手段に
対するバッファメモリは、それぞれ記録データを格納す
るプリントバッファ及び記録データをマスクするマスク
バッファであり、前記プリントバッファから前記第１転送アドレスに基づ
いて転送される記録データを、前記第２転送アドレスに
基づいて転送されるマスクデータでマスクして、マスク
した記録データを記録ヘッドによって記録するプリンタ
に用いられることを特徴とする請求項７記載のデータ転
送回路。
【請求項１０】前記記録ヘッドは、熱によりインクを
吐出することを特徴とする請求項６又は９記載のデータ
転送回路。