JPH071501B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH071501B2 JPH071501B2 JP62303556A JP30355687A JPH071501B2 JP H071501 B2 JPH071501 B2 JP H071501B2 JP 62303556 A JP62303556 A JP 62303556A JP 30355687 A JP30355687 A JP 30355687A JP H071501 B2 JPH071501 B2 JP H071501B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microcomputer
- input
- clock
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータ（以下「マイコン」と
称す）などの情報処理装置に関し、特に外部から端子に
入力された信号の、同期化回路に係わる。
称す）などの情報処理装置に関し、特に外部から端子に
入力された信号の、同期化回路に係わる。
マイコンにおいて、種々の命令処理は、内部のシステム
クロックに同期して実行されることが知られており、通
常、システムクロックを発生するためには、システムク
ロック発生回路に、基準となる基準クロック信号を供給
する必要がある。この基準クロック信号は、マイクロコ
ンピュータに内蔵された発振器と、これに接続される発
振素子により得るのが一般的である。
クロックに同期して実行されることが知られており、通
常、システムクロックを発生するためには、システムク
ロック発生回路に、基準となる基準クロック信号を供給
する必要がある。この基準クロック信号は、マイクロコ
ンピュータに内蔵された発振器と、これに接続される発
振素子により得るのが一般的である。
一方マイコンは、演算処理などを行うほかに、外部から
入力されるクロックパルスなどの信号を計数するタイマ
ーや、他のマイコンとデータの送受信を専用に行うイン
ターフェイス回路などを内蔵し、より高機能化がはから
れている。又、特に相補型金属酸化膜半導体にて構成さ
れるマイコンでは、より低消費電力化をはかるため、必
要に応じて、基準クロック信号を発生する発振器を停止
し、したがって基準クロック信号が停止され、マイコン
全体のシステムクロックが停止される、いわゆるスタン
バイモード機能なども有するようになってきている。
入力されるクロックパルスなどの信号を計数するタイマ
ーや、他のマイコンとデータの送受信を専用に行うイン
ターフェイス回路などを内蔵し、より高機能化がはから
れている。又、特に相補型金属酸化膜半導体にて構成さ
れるマイコンでは、より低消費電力化をはかるため、必
要に応じて、基準クロック信号を発生する発振器を停止
し、したがって基準クロック信号が停止され、マイコン
全体のシステムクロックが停止される、いわゆるスタン
バイモード機能なども有するようになってきている。
このような従来のマイコンにおいて、例えば、外部から
のクロックパルスを計数するタイマーの計数値を読み出
す場合には、マイコンが有する所定命令によって、すな
わちシステムクロックに同期して読み出すことになる。
一方、外部から入力されるクロックパルスは、マイコン
内のシステムクロックに同期していないため、タイマー
がクロックパルスを計数している途中にタイマーの計数
値を読み出した場合には、計数値が確定しておらず、正
常な計数値を読み出すことができないため、通常は、外
部から入力されるクロックパルスをマイコン内の基準ク
ロック信号あるいは、システムクロックにより、同期化
する回路を備える必要がある。この同期化回路によって
一度クロックパルスをシステムクロックなどに同期化し
た後タイマーに入力することにより、タイマーの計数が
安定したタイミングで計数値を読み出すことができる。
のクロックパルスを計数するタイマーの計数値を読み出
す場合には、マイコンが有する所定命令によって、すな
わちシステムクロックに同期して読み出すことになる。
一方、外部から入力されるクロックパルスは、マイコン
内のシステムクロックに同期していないため、タイマー
がクロックパルスを計数している途中にタイマーの計数
値を読み出した場合には、計数値が確定しておらず、正
常な計数値を読み出すことができないため、通常は、外
部から入力されるクロックパルスをマイコン内の基準ク
ロック信号あるいは、システムクロックにより、同期化
する回路を備える必要がある。この同期化回路によって
一度クロックパルスをシステムクロックなどに同期化し
た後タイマーに入力することにより、タイマーの計数が
安定したタイミングで計数値を読み出すことができる。
上述した従来のマイコンにおいて、スタンバイモードを
設定した場合には基準クロック信号及びシステムクロッ
クが停止するため、例えばタイマーへのクロックパルス
を同期化する回路も、機能を停止する。したがってスタ
ンバイモードの解除をタイマーの計数値が所定値となっ
た時に行うことは、不可能であり、マイコンの応用範囲
が限定されるという欠点がある。上記例では、タイマー
を例にとったがインターフェイス回路や、その他のマイ
コンの外部から入力される信号を、システムクロックな
どのタイミングに同期化している回路、すべてについ
て、同様の欠点を有することになる。
設定した場合には基準クロック信号及びシステムクロッ
クが停止するため、例えばタイマーへのクロックパルス
を同期化する回路も、機能を停止する。したがってスタ
ンバイモードの解除をタイマーの計数値が所定値となっ
た時に行うことは、不可能であり、マイコンの応用範囲
が限定されるという欠点がある。上記例では、タイマー
を例にとったがインターフェイス回路や、その他のマイ
コンの外部から入力される信号を、システムクロックな
どのタイミングに同期化している回路、すべてについ
て、同様の欠点を有することになる。
本発明のマイクロコンピュータは、制御信号により、外
部から入力される信号をマイクロコンピュータ内のクロ
ック信号に同期化して入力するか、同期化せずに直接入
力するかを制御する回路を有している。
部から入力される信号をマイクロコンピュータ内のクロ
ック信号に同期化して入力するか、同期化せずに直接入
力するかを制御する回路を有している。
次に本発明について図面を参照して説明する。
本発明の一実施例の要部を第１図に示す。同図において
外部入力端子１には、マイコンの外部からマイコン内の
システムクロックとは非同期な信号が入力される。入力
された信号は、例えば、システムクロックφがハイレベ
ルの時信号を伝達するＤ型ラッチ２に入力され、Ｄ型ラ
ッチ２の出力Ｑは、システムクロックφがロウレベルの
時、入力信号を伝達するＤ型ラッチ３に入力されてい
る。尚、システムクロックφは、インバータ回路４によ
って論理反転され、Ｄ型ラッチ３に供給されている。次
にＤ型ラッチ３の出力Ｑは、制御信号５により制御され
るトランスファ６に入力され、又、外部入力端子１に入
力された信号は、制御信号５を入力とするインバータ回
路７の出力により制御されるトランスファ８に入力され
ている。トランスファ６と８の他方は、接点９に共通に
接続され接点９の信号が、タイマーなどへの入力信号と
なる。
外部入力端子１には、マイコンの外部からマイコン内の
システムクロックとは非同期な信号が入力される。入力
された信号は、例えば、システムクロックφがハイレベ
ルの時信号を伝達するＤ型ラッチ２に入力され、Ｄ型ラ
ッチ２の出力Ｑは、システムクロックφがロウレベルの
時、入力信号を伝達するＤ型ラッチ３に入力されてい
る。尚、システムクロックφは、インバータ回路４によ
って論理反転され、Ｄ型ラッチ３に供給されている。次
にＤ型ラッチ３の出力Ｑは、制御信号５により制御され
るトランスファ６に入力され、又、外部入力端子１に入
力された信号は、制御信号５を入力とするインバータ回
路７の出力により制御されるトランスファ８に入力され
ている。トランスファ６と８の他方は、接点９に共通に
接続され接点９の信号が、タイマーなどへの入力信号と
なる。
次に第２図のタイミングチャートを参照しながら第１図
の動作を説明する。外部端子１には第２図のような外部
入力信号が入力されると仮定する。ここでまず制御信号
５がロウレベルの時には、インバータ回路７の出力がハ
イレベルとなるでトランスファ８がオン、トランスファ
６がオフ状態となるため、接点９には、外部端子１に入
力される外部入力信号が、直接伝達されることになる。
の動作を説明する。外部端子１には第２図のような外部
入力信号が入力されると仮定する。ここでまず制御信号
５がロウレベルの時には、インバータ回路７の出力がハ
イレベルとなるでトランスファ８がオン、トランスファ
６がオフ状態となるため、接点９には、外部端子１に入
力される外部入力信号が、直接伝達されることになる。
次に制御信号５がハイレベルの場合にはトランスファ６
がオン、トランスファ８がオフ状態となるので、接点９
にはＤ型ラッチ３の出力が伝達されることになる。一
方、外部端子１に入力された信号は、Ｄ型ラッチ２にま
ず入力されるのでＤ型ラッチ２の出力Ｑには、システム
クロックφがハイレベルの時に外部入力信号が伝達され
るロウレベルの時には、伝達したデータが保持される。
又、Ｄ型ラッチ２の出力Ｑは、Ｄ型ラッチ３に入力され
ているので、Ｄ型ラッチ３の出力Ｑには、システムクロ
ックφがロウレベルの時にＤ型ラッチ２の出力が伝達さ
れ、ハイレベルの時には、その伝達されたデータが保持
されるため、結局、Ｄ型ラッチ３の出力Ｑには、システ
ムクロックが、ハイレベルから、ロウレベルに変化する
タイミングに同期化された外部入力信号が得られること
になる。したがって制御信号５がハイレベルの場合に
は、接点９にシステムクロックに同期化された外部入力
信号を得ることができる。
がオン、トランスファ８がオフ状態となるので、接点９
にはＤ型ラッチ３の出力が伝達されることになる。一
方、外部端子１に入力された信号は、Ｄ型ラッチ２にま
ず入力されるのでＤ型ラッチ２の出力Ｑには、システム
クロックφがハイレベルの時に外部入力信号が伝達され
るロウレベルの時には、伝達したデータが保持される。
又、Ｄ型ラッチ２の出力Ｑは、Ｄ型ラッチ３に入力され
ているので、Ｄ型ラッチ３の出力Ｑには、システムクロ
ックφがロウレベルの時にＤ型ラッチ２の出力が伝達さ
れ、ハイレベルの時には、その伝達されたデータが保持
されるため、結局、Ｄ型ラッチ３の出力Ｑには、システ
ムクロックが、ハイレベルから、ロウレベルに変化する
タイミングに同期化された外部入力信号が得られること
になる。したがって制御信号５がハイレベルの場合に
は、接点９にシステムクロックに同期化された外部入力
信号を得ることができる。
上記のように、制御信号５の制御により、接点９には外
部端子１に入力された直接の外部入力信号又は、システ
ムクロックに同期化された外部入力信号を得ることがで
きるため、マイコンが、スタンバイモードに設定されて
いない場合には、制御信号５をハイレベルに設定して、
同期化された外部入力信号をタイマーなどへ供給するこ
とにより、タイマーの計数が完了したタイミングで計数
値を読み出すことが可能になる。又、スタンバイモード
の解除をタイマーが所定の計数値になった時に実行した
い場合には、スタンバイモードに設定される前に制御信
号５をロウレベルに設定して、外部入力信号を直接（同
期化せずに）タイマーなどに供給するようにすればよ
い。スタンバイ解除後、タイマーの計数値を読み出す必
要がある場合には、再び制御信号５をハイレベルに設定
すればよい。
部端子１に入力された直接の外部入力信号又は、システ
ムクロックに同期化された外部入力信号を得ることがで
きるため、マイコンが、スタンバイモードに設定されて
いない場合には、制御信号５をハイレベルに設定して、
同期化された外部入力信号をタイマーなどへ供給するこ
とにより、タイマーの計数が完了したタイミングで計数
値を読み出すことが可能になる。又、スタンバイモード
の解除をタイマーが所定の計数値になった時に実行した
い場合には、スタンバイモードに設定される前に制御信
号５をロウレベルに設定して、外部入力信号を直接（同
期化せずに）タイマーなどに供給するようにすればよ
い。スタンバイ解除後、タイマーの計数値を読み出す必
要がある場合には、再び制御信号５をハイレベルに設定
すればよい。
尚、制御信号５そのものが、スタンバイモードの制御信
号であってもよい。又、上記では、同期化用クロックと
してシステムクロックを例としたが、マイコン内の任意
のクロックを適用することも可能である。
号であってもよい。又、上記では、同期化用クロックと
してシステムクロックを例としたが、マイコン内の任意
のクロックを適用することも可能である。
以上説明したように本発明は、制御信号の制御により、
マイコンの外部端子に入力される信号を、マイコン内の
クロックに同期化して入力するか直接入力するかを切り
換えることにより、外部入力信号を計数するタイマーの
計数値などを誤りなく読み出すことができ、かつ、スタ
ンバイモートの解除も可能にできるという効果がある。
マイコンの外部端子に入力される信号を、マイコン内の
クロックに同期化して入力するか直接入力するかを切り
換えることにより、外部入力信号を計数するタイマーの
計数値などを誤りなく読み出すことができ、かつ、スタ
ンバイモートの解除も可能にできるという効果がある。
第１図は本発明における入力信号同期化回路の一実施
例、第２図は、第１図における各部分のタイミングチャ
ートである。 １……外部入力端子、2,3……Ｄ型ラッチ、4,7……イン
バータ回路、6,8……トランスファ、５……制御信号、
９……接点、φ……システムクロック。
例、第２図は、第１図における各部分のタイミングチャ
ートである。 １……外部入力端子、2,3……Ｄ型ラッチ、4,7……イン
バータ回路、6,8……トランスファ、５……制御信号、
９……接点、φ……システムクロック。
Claims (1)
- 【請求項１】外部から信号を入力する端子を有するマイ
クロコンピュータにおいて、制御信号により、前記外部
から入力される信号を、マイクロコンピュータ内のクロ
ック信号に同期化して入力するか、同期化せずに直接入
力するかを制御する回路手段を有することを特徴とした
マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62303556A JPH071501B2 (ja) | 1987-11-30 | 1987-11-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62303556A JPH071501B2 (ja) | 1987-11-30 | 1987-11-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144150A JPH01144150A (ja) | 1989-06-06 |
| JPH071501B2 true JPH071501B2 (ja) | 1995-01-11 |
Family
ID=17922435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62303556A Expired - Fee Related JPH071501B2 (ja) | 1987-11-30 | 1987-11-30 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071501B2 (ja) |
-
1987
- 1987-11-30 JP JP62303556A patent/JPH071501B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01144150A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676966B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2778222B2 (ja) | 半導体集積回路装置 | |
| US4511993A (en) | Arrangement for reading out defined data from a digital switching device with mutually asynchronous control signals for sequential switching of the device and transfer of the data | |
| US4580243A (en) | Circuit for duplex synchronization of asynchronous signals | |
| JPH071501B2 (ja) | マイクロコンピュータ | |
| EP0209313A2 (en) | Clock synchronization circuit for a timer | |
| JPH04287458A (ja) | シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置 | |
| US5999742A (en) | Dual latch data transfer pacing logic using a timer to maintain a data transfer interval | |
| JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JP3484660B2 (ja) | バッファメモリ容量不足検出回路 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPS62235673A (ja) | マイクロコンピユ−タ | |
| JPS62192815A (ja) | クロツク切替回路 | |
| JPH03171234A (ja) | クロック同期式記憶回路 | |
| JPH0616304B2 (ja) | 低消費電力時におけるｃｐｕの機能代替方法 | |
| JPH08263436A (ja) | データ転送装置 | |
| JPS59231668A (ja) | 二重化クロツク信号切替方式 | |
| JP2626112B2 (ja) | マイクロプロセッサ | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| JPH0142010B2 (ja) | ||
| JPH0210418A (ja) | 同期化論理回路 | |
| JPH05244451A (ja) | 同期信号発生回路 | |
| JPH01243164A (ja) | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ | |
| JPS62251863A (ja) | システムの起動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |