JPH0714891A - 集積回路チップの検査方法及び装置 - Google Patents
集積回路チップの検査方法及び装置Info
- Publication number
- JPH0714891A JPH0714891A JP6081458A JP8145894A JPH0714891A JP H0714891 A JPH0714891 A JP H0714891A JP 6081458 A JP6081458 A JP 6081458A JP 8145894 A JP8145894 A JP 8145894A JP H0714891 A JPH0714891 A JP H0714891A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit chip
- contacts
- burn
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2862—Chambers or ovens; Tanks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 高速、再生可能、低コスト、高スループット
の集積回路チップの検査方法及びシステムを提供する。 【構成】 個々の半導体チップが、Ｉ／Ｏ接点、電源接
点、及び接地接点を有する。本発明では、チップ検査固
定システムが設けられる。このチップ検査固定システム
は半導体チップ上の接点に対応する接点を有する。検査
固定システムの接点はデンドライト表面をもつ。チップ
接点は、チップ検査固定システム上の導電性パッドに導
電的に接触させられる。検査信号入力ベクトルが半導体
チップの入力に与えられ、出力信号ベクトルが取出され
る。検査後、チップは固定検査システムから取外され
る。
の集積回路チップの検査方法及びシステムを提供する。 【構成】 個々の半導体チップが、Ｉ／Ｏ接点、電源接
点、及び接地接点を有する。本発明では、チップ検査固
定システムが設けられる。このチップ検査固定システム
は半導体チップ上の接点に対応する接点を有する。検査
固定システムの接点はデンドライト表面をもつ。チップ
接点は、チップ検査固定システム上の導電性パッドに導
電的に接触させられる。検査信号入力ベクトルが半導体
チップの入力に与えられ、出力信号ベクトルが取出され
る。検査後、チップは固定検査システムから取外され
る。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路チップの検査
に関する。通常、集積回路チップは、チップキャリア、
熱伝導性モジュール・チップキャリア、回路カード又は
ボードに、例えばソルダ・ボンディング、ハンダ付け、
Ｃ４（controlled collapse chip connection）、ワイ
ヤ・リード・ボンディング、金属バンプ・ボンディン
グ、テープ自動化ボンディング等々により取付けられ
る。当初はウェハが切出されていたので、チップを電気
的に検査したり論理的に検査したりしていた。これらの
検査のいくつかは簡単なもので、例えばアクティブ（ac
tive）及びパッシブ(passive)のパターン誤りや１縮退
故障又は０縮退故障について検査する。故障が発見され
た場合、そのチップはカード又はボードから取外され
る。特に高密度の入出力集積回路チップにおいては、チ
ップがカプセル化チップ接続技術により結合されてお
り、また通常マルチチップ・モジュールとして存在する
ので、この取外しステップは簡単な「ハンダはずし」作
業ではない。なぜなら、チップに欠陥があるとわかった
場合、そのチップを除去し、そのチップ箇所を再び整え
た後、新しいチップを検査するために取付けなければな
らないからである。高分子基板の場合、そのチップ箇所
の再調整のために研磨器にかけることもある。
に関する。通常、集積回路チップは、チップキャリア、
熱伝導性モジュール・チップキャリア、回路カード又は
ボードに、例えばソルダ・ボンディング、ハンダ付け、
Ｃ４（controlled collapse chip connection）、ワイ
ヤ・リード・ボンディング、金属バンプ・ボンディン
グ、テープ自動化ボンディング等々により取付けられ
る。当初はウェハが切出されていたので、チップを電気
的に検査したり論理的に検査したりしていた。これらの
検査のいくつかは簡単なもので、例えばアクティブ（ac
tive）及びパッシブ(passive)のパターン誤りや１縮退
故障又は０縮退故障について検査する。故障が発見され
た場合、そのチップはカード又はボードから取外され
る。特に高密度の入出力集積回路チップにおいては、チ
ップがカプセル化チップ接続技術により結合されてお
り、また通常マルチチップ・モジュールとして存在する
ので、この取外しステップは簡単な「ハンダはずし」作
業ではない。なぜなら、チップに欠陥があるとわかった
場合、そのチップを除去し、そのチップ箇所を再び整え
た後、新しいチップを検査するために取付けなければな
らないからである。高分子基板の場合、そのチップ箇所
の再調整のために研磨器にかけることもある。
【０００２】本発明のチップ・テスタは、コストのかか
る再作業の必要性を実質的に軽減するものである。本発
明により、半導体チップの検査方法が提供される。個々
の半導体チップには、入出力（Ｉ／Ｏ）、電源、及び接
地用の接点がある。本発明の方法においては検査固定シ
ステムが設けられる。この検査固定システムには、チッ
プを検査するときにのみ用いる専用の固定具、チップ挿
入具、チップ位置調整具、及びチップ取外し具が含まれ
る。個々の器具すなわちチップ挿入具、チップ位置調整
具及びチップ取外し具の機能を、さらに小型の器具セッ
トに組込むこともできる。このチップ検査固定システム
は、その半導体チップ上の接点に対応する接点を備えて
いる。キャリア接点は、検査中、集積回路チップを定位
置に保持するために適した接触電気抵抗の低い接点であ
り、低インピーダンスである一方検査の後には容易にチ
ップを取外すことができる。
る再作業の必要性を実質的に軽減するものである。本発
明により、半導体チップの検査方法が提供される。個々
の半導体チップには、入出力（Ｉ／Ｏ）、電源、及び接
地用の接点がある。本発明の方法においては検査固定シ
ステムが設けられる。この検査固定システムには、チッ
プを検査するときにのみ用いる専用の固定具、チップ挿
入具、チップ位置調整具、及びチップ取外し具が含まれ
る。個々の器具すなわちチップ挿入具、チップ位置調整
具及びチップ取外し具の機能を、さらに小型の器具セッ
トに組込むこともできる。このチップ検査固定システム
は、その半導体チップ上の接点に対応する接点を備えて
いる。キャリア接点は、検査中、集積回路チップを定位
置に保持するために適した接触電気抵抗の低い接点であ
り、低インピーダンスである一方検査の後には容易にチ
ップを取外すことができる。
【０００３】本発明によれば、この検査固定具接点はデ
ンドライトによる表面を有する。デンドライトによると
は、実質的に垂直な部品が導電性材料の通常平坦な領域
から外方向へ延びていることを意味する。デンドライト
は、柱状成長プロセスにより製造され、一般に、アスペ
クト比すなわち縦と横の長さの比が少なくとも約１．０
であり、導電性材料の平坦領域からの高さが約１０乃至
１００μｍである。
ンドライトによる表面を有する。デンドライトによると
は、実質的に垂直な部品が導電性材料の通常平坦な領域
から外方向へ延びていることを意味する。デンドライト
は、柱状成長プロセスにより製造され、一般に、アスペ
クト比すなわち縦と横の長さの比が少なくとも約１．０
であり、導電性材料の平坦領域からの高さが約１０乃至
１００μｍである。
【０００４】チップ接点は、チップ検査固定システム上
にあるデンドライト支柱の導電性パッドをもつ導電性接
点に挿入される。導電性接点は、基板又は固定具に対し
て横方向に動かないようにした集積回路に対して低イン
ピーダンスすなわち低接触抵抗の接点であることが必要
とされる。検査信号入力ベクトルが、半導体チップの入
力に適用され、そして出力信号ベクトルが半導体チップ
から取出される。本発明のチップ検査の好適例では、１
又は複数の集積回路チップを加熱することにより検査を
短縮することができる。チップは固定具から取外された
後、廃棄されるか又は適切な基板に取付けられる。
にあるデンドライト支柱の導電性パッドをもつ導電性接
点に挿入される。導電性接点は、基板又は固定具に対し
て横方向に動かないようにした集積回路に対して低イン
ピーダンスすなわち低接触抵抗の接点であることが必要
とされる。検査信号入力ベクトルが、半導体チップの入
力に適用され、そして出力信号ベクトルが半導体チップ
から取出される。本発明のチップ検査の好適例では、１
又は複数の集積回路チップを加熱することにより検査を
短縮することができる。チップは固定具から取外された
後、廃棄されるか又は適切な基板に取付けられる。
【０００５】
【従来の技術】熱伝導性モジュール、セラミック基板、
及び高分子基板を含む数多くの集積回路チップキャリア
においては、欠陥のある集積回路チップを持つモジュー
ルの出荷を最少限にする一方、検査及び交換のコストも
最少限にすることが求められる。
及び高分子基板を含む数多くの集積回路チップキャリア
においては、欠陥のある集積回路チップを持つモジュー
ルの出荷を最少限にする一方、検査及び交換のコストも
最少限にすることが求められる。
【０００６】集積回路は、切出されるに先立ち、様々な
作製段階において種々のウェハ・レベルの検査を受け
る。しかしながら、切出された後に集積回路チップの検
査をすることは非常に困難でかつコストがかかる。１つ
の理由としては、集積回路チップをキャリア、カード、
ボード等々に搭載する前にそのピン及びパッドを介して
検査しなければならないことがある。
作製段階において種々のウェハ・レベルの検査を受け
る。しかしながら、切出された後に集積回路チップの検
査をすることは非常に困難でかつコストがかかる。１つ
の理由としては、集積回路チップをキャリア、カード、
ボード等々に搭載する前にそのピン及びパッドを介して
検査しなければならないことがある。
【０００７】カード、ボード又は他のパッケージへ搭載
する場合、集積回路チップは回路カードやボードに、例
えばソルダ・ボンディング、制御崩壊チップ接続、ワイ
ヤ・リード・ボンディング等により取付けられる。その
後チップはアセンブリの一部として検査される。例えば
電気的検査や論理的検査である。これらの検査のいくつ
かは簡単なものであり、例えばアクティブ（active）及
びパッシブ(passive)のパターン誤りや１縮退故障又は
０縮退故障について検査する。故障が発見された場合、
そのチップはカード又はボードから取外される。特に取
外さなければならないチップが、高密度の入出力集積回
路チップ、カプセル化チップ接続、及びマルチチップ・
モジュールである場合、この取外しステップは簡単な
「ハンダはずし」作業ではない。さらにそのチップ箇所
を再び整えた後、新しいチップを検査するために取付け
なければならない。高分子基板の場合、そのチップ箇所
の再調整のために研磨器にかけることもある。
する場合、集積回路チップは回路カードやボードに、例
えばソルダ・ボンディング、制御崩壊チップ接続、ワイ
ヤ・リード・ボンディング等により取付けられる。その
後チップはアセンブリの一部として検査される。例えば
電気的検査や論理的検査である。これらの検査のいくつ
かは簡単なものであり、例えばアクティブ（active）及
びパッシブ(passive)のパターン誤りや１縮退故障又は
０縮退故障について検査する。故障が発見された場合、
そのチップはカード又はボードから取外される。特に取
外さなければならないチップが、高密度の入出力集積回
路チップ、カプセル化チップ接続、及びマルチチップ・
モジュールである場合、この取外しステップは簡単な
「ハンダはずし」作業ではない。さらにそのチップ箇所
を再び整えた後、新しいチップを検査するために取付け
なければならない。高分子基板の場合、そのチップ箇所
の再調整のために研磨器にかけることもある。
【０００８】デンドライト・チップ・テスタ 「High Performance Test System」, IBM Technical Di
sclosure Bulletin, Volume 33, No. 1A (June 1990),
pp 124-125には、ＵＬＳＩ集積回路メモリ及び論理チッ
プのための検査システムが記載されている。この方法で
は、第１のシリコンウェハ「テスト・ボード」が、検査
される第２のシリコンウェハのメタル化に対して相補的
にメタル化されている。この第２のシリコンウェハは、
その接点上にＣ４用のＰｂ／Ｓｎソルダ・ボールを備え
る。第１及び第２のシリコンウェハは、実質上平坦であ
りかつ平行な面を有し、そして検査のために最小の押圧
力が必要とされている。
sclosure Bulletin, Volume 33, No. 1A (June 1990),
pp 124-125には、ＵＬＳＩ集積回路メモリ及び論理チッ
プのための検査システムが記載されている。この方法で
は、第１のシリコンウェハ「テスト・ボード」が、検査
される第２のシリコンウェハのメタル化に対して相補的
にメタル化されている。この第２のシリコンウェハは、
その接点上にＣ４用のＰｂ／Ｓｎソルダ・ボールを備え
る。第１及び第２のシリコンウェハは、実質上平坦であ
りかつ平行な面を有し、そして検査のために最小の押圧
力が必要とされている。
【０００９】同様に、「New Products Test Interpose
r」Research Disclosure, January 1990, Number 309
(Kenneth Mason Publications Ltd., England)には、部
品のアセンブリに先立ってプリント回路カード及びボー
ドの電気的検査を行うためのインターポーザ型検査ヘッ
ドの作製方法が記載されている。この検査インターポー
ザ、検査される回路の鏡像回路として作られるが、ラン
ドやパッドのような検査されるポイントのみが存在す
る。この検査インターポーザ・パッドは、検査されるプ
リント回路部品上の対応するポイントに電気的に接触さ
せるためにデンドライト材料で被覆されている。そし
て、回路カード又はボードとこのテスタとを接触させて
検査を行う。
r」Research Disclosure, January 1990, Number 309
(Kenneth Mason Publications Ltd., England)には、部
品のアセンブリに先立ってプリント回路カード及びボー
ドの電気的検査を行うためのインターポーザ型検査ヘッ
ドの作製方法が記載されている。この検査インターポー
ザ、検査される回路の鏡像回路として作られるが、ラン
ドやパッドのような検査されるポイントのみが存在す
る。この検査インターポーザ・パッドは、検査されるプ
リント回路部品上の対応するポイントに電気的に接触さ
せるためにデンドライト材料で被覆されている。そし
て、回路カード又はボードとこのテスタとを接触させて
検査を行う。
【００１０】テスタ（検査器） 押圧型のテスタについては、米国特許第４７１６１２４
号「TAPE AUTOMATED MANUFACTURE OF POWER SEMICONDUC
TOR DEVICES」、米国特許第４８２０９７６号「TEST FI
XTURE CAPABLE OF ELECTRICALLY TESTING AN INTEGRATE
D CIRCUIT DIEHAVING A PLANAR ARRAY OF CONTACTS」、
及び米国特許第４１８９８２５号「INTEGRATED TEST AN
D ASSSEMBLY DEVICE」にほぼ記載されている。
号「TAPE AUTOMATED MANUFACTURE OF POWER SEMICONDUC
TOR DEVICES」、米国特許第４８２０９７６号「TEST FI
XTURE CAPABLE OF ELECTRICALLY TESTING AN INTEGRATE
D CIRCUIT DIEHAVING A PLANAR ARRAY OF CONTACTS」、
及び米国特許第４１８９８２５号「INTEGRATED TEST AN
D ASSSEMBLY DEVICE」にほぼ記載されている。
【００１１】米国特許第４１８９８２５号「INTEGRATED
TEST AND ASSSEMBLY DEVICE」には、基板リード側に尖
った針を有し、半導体側にエッチングされた円錐状の穴
を有するビーム・リード（beam lead）型のチップが記
載されている。この半導体と円錐状の穴は、密着した金
属薄膜で被覆されているが円錐状の開口の部分はそのま
まにしてある。これらの開口は基板上の尖った針に対応
する。この特許の記載によれば、チップを搭載して検査
することができ、かつ接合の前に故障のあるチップを取
外して交換できるとしている。接合は超音波溶接により
行う。
TEST AND ASSSEMBLY DEVICE」には、基板リード側に尖
った針を有し、半導体側にエッチングされた円錐状の穴
を有するビーム・リード（beam lead）型のチップが記
載されている。この半導体と円錐状の穴は、密着した金
属薄膜で被覆されているが円錐状の開口の部分はそのま
まにしてある。これらの開口は基板上の尖った針に対応
する。この特許の記載によれば、チップを搭載して検査
することができ、かつ接合の前に故障のあるチップを取
外して交換できるとしている。接合は超音波溶接により
行う。
【００１２】デンドライト接続 デンドライト接続については、米国特許第５１３７４６
１号「SEPARABLE ELECTRICAL CONNECTION TECHNOLOGY」
に記載されている。この特許では、電気的部品に対する
分離可能でかつ再接続可能な電気的接続が開示されてい
る。開示されたコネクタは、長い円柱状の形態を特徴と
するデンドライトを有する。これらの円柱状のデンドラ
イトは、希釈電解質を用いた高周波、高電圧及び高電流
密度のパルスめっき法により作製される。パルスめっき
技術により、５モルの塩化アンモニウム溶液中の１０乃
至１５０ｍｍｏｌのテトラアミン塩化パラジウムから、
５０乃至４５０Ｈｚ及び２００乃至１１００ｍＡ／ｃｍ
2の条件下でパラジウム（Ｐｄ）がパルス電気めっきさ
れる。Ｐｄデンドライトの電気めっきについてはさら
に、ヨーロッパ特許第００５４６９５号及び米国特許第
４３２８２８６号（ヨーロッパ特許第００２００２０
号）にも記載されている。
１号「SEPARABLE ELECTRICAL CONNECTION TECHNOLOGY」
に記載されている。この特許では、電気的部品に対する
分離可能でかつ再接続可能な電気的接続が開示されてい
る。開示されたコネクタは、長い円柱状の形態を特徴と
するデンドライトを有する。これらの円柱状のデンドラ
イトは、希釈電解質を用いた高周波、高電圧及び高電流
密度のパルスめっき法により作製される。パルスめっき
技術により、５モルの塩化アンモニウム溶液中の１０乃
至１５０ｍｍｏｌのテトラアミン塩化パラジウムから、
５０乃至４５０Ｈｚ及び２００乃至１１００ｍＡ／ｃｍ
2の条件下でパラジウム（Ｐｄ）がパルス電気めっきさ
れる。Ｐｄデンドライトの電気めっきについてはさら
に、ヨーロッパ特許第００５４６９５号及び米国特許第
４３２８２８６号（ヨーロッパ特許第００２００２０
号）にも記載されている。
【００１３】米国特許第４３２８２８６号（ヨーロッパ
特許第２００２０号）「ELECTROPLATING A SUBSTRATE W
ITH TWO LAYERS OF PALLADIUM」には、電気的接点のた
めの多孔度の低いＰｄ被覆の作製方法が記載されてい
る。Ｐｄ被覆は、支持アニオン（Ｃｌ-、Ｂｒ-、ＮＨ2
ＳＯ3 -、ＮＯ2 -及びＮＯ3 -）をもつカチオン錯体Ｐｄ
（ＮＨ3）4 ++とフリーアンモニアを含む水溶液から第１
のＰｄ層を電気めっきした後、支持カチオンをもつアニ
オン錯体Ｐｄ（ＮＯ2）2 4-を含む水溶液から第２のＰｄ
層を電気めっきすることにより作製される。
特許第２００２０号）「ELECTROPLATING A SUBSTRATE W
ITH TWO LAYERS OF PALLADIUM」には、電気的接点のた
めの多孔度の低いＰｄ被覆の作製方法が記載されてい
る。Ｐｄ被覆は、支持アニオン（Ｃｌ-、Ｂｒ-、ＮＨ2
ＳＯ3 -、ＮＯ2 -及びＮＯ3 -）をもつカチオン錯体Ｐｄ
（ＮＨ3）4 ++とフリーアンモニアを含む水溶液から第１
のＰｄ層を電気めっきした後、支持カチオンをもつアニ
オン錯体Ｐｄ（ＮＯ2）2 4-を含む水溶液から第２のＰｄ
層を電気めっきすることにより作製される。
【００１４】ヨーロッパ特許第５４６９５号（米国特許
出願第２１９６６０号）には、容器に入れられた溶液表
面の完全に外側である上方に配置された陰極上に比較的
稀薄な溶液を吹付けて電気めっきすることにより、Ｐｄ
の電気的接点を作製する方法が記載されている。この溶
液は、陰極の底端から落ちてタンクへ戻っていく連続的
なカーテンを形成する。この電気めっきプロセスでは、
通常よりも大きな電流が用いられる。得られるデンドラ
イトは、汎用的なプロセスにより得られるものよりも大
きな断面積を有する。
出願第２１９６６０号）には、容器に入れられた溶液表
面の完全に外側である上方に配置された陰極上に比較的
稀薄な溶液を吹付けて電気めっきすることにより、Ｐｄ
の電気的接点を作製する方法が記載されている。この溶
液は、陰極の底端から落ちてタンクへ戻っていく連続的
なカーテンを形成する。この電気めっきプロセスでは、
通常よりも大きな電流が用いられる。得られるデンドラ
イトは、汎用的なプロセスにより得られるものよりも大
きな断面積を有する。
【００１５】結論 上記の方法では、高速、再生可能、低コスト及び高スル
ープットである集積回路チップの検査手段を与えること
ができなかった。
ープットである集積回路チップの検査手段を与えること
ができなかった。
【００１６】
【発明が解決しようとする課題】本発明の目的は、高
速、再生可能、低コスト及び高スループットである集積
回路チップの検査を可能にすることである。さらに本発
明の目的は、高速、再生可能、低コスト及び高スループ
ットである集積回路チップの検査のための方法及び装置
を提供することである。さらに本発明の目的は、チップ
の位置調整を容易にしかつ一時的な取付けと検査後の取
外しを容易にすることが可能な、高速、再生可能、低コ
スト及び高スループットである集積回路チップの検査の
ための方法及び装置を提供することである。
速、再生可能、低コスト及び高スループットである集積
回路チップの検査を可能にすることである。さらに本発
明の目的は、高速、再生可能、低コスト及び高スループ
ットである集積回路チップの検査のための方法及び装置
を提供することである。さらに本発明の目的は、チップ
の位置調整を容易にしかつ一時的な取付けと検査後の取
外しを容易にすることが可能な、高速、再生可能、低コ
スト及び高スループットである集積回路チップの検査の
ための方法及び装置を提供することである。
【００１７】
【課題を解決するための手段】本発明によれば、半導体
チップを検査する方法が提供される。集積回路チップ
は、特殊な器具より検査固定具に設置され、この検査固
定具内で慎重に維持される検査条件下において検査さ
れ、そして損傷を与えずに取外すことが確保される。本
発明によれば、チップ検査固定システムが提供される。
このチップ検査固定システムは、半導体チップの接点に
対応する接点を有する。このキャリア接点は、デントラ
イト表面を有する。
チップを検査する方法が提供される。集積回路チップ
は、特殊な器具より検査固定具に設置され、この検査固
定具内で慎重に維持される検査条件下において検査さ
れ、そして損傷を与えずに取外すことが確保される。本
発明によれば、チップ検査固定システムが提供される。
このチップ検査固定システムは、半導体チップの接点に
対応する接点を有する。このキャリア接点は、デントラ
イト表面を有する。
【００１８】チップ接点は、チップ検査固定システム上
の導電性パッドに対して押圧力により接触させられる。
このチップ接点は、Ｃ４ソルダ・ボール、ソルダ・バン
プ、ハンダ付合金バンプ、Ａｕ、Ａｇ、Ｃｕ若しくはア
ルミニウム等の金属のパッド若しくはバンプ、ワイヤ・
リード接続パッド、又はテープ自動化ボンディング接続
パッドであってもよい。デンドライト表面とチップ接点
との間の押圧接触は、チップ接点表面を変形させて、導
電性の高い一時的な結合を可能にするように見える。検
査信号入力ベクトルが、これらの高導電性結合を介して
半導体チップの入力に適用され、そして出力信号ベクト
ルが、これらの高導電性結合を介して半導体チップから
取出される。
の導電性パッドに対して押圧力により接触させられる。
このチップ接点は、Ｃ４ソルダ・ボール、ソルダ・バン
プ、ハンダ付合金バンプ、Ａｕ、Ａｇ、Ｃｕ若しくはア
ルミニウム等の金属のパッド若しくはバンプ、ワイヤ・
リード接続パッド、又はテープ自動化ボンディング接続
パッドであってもよい。デンドライト表面とチップ接点
との間の押圧接触は、チップ接点表面を変形させて、導
電性の高い一時的な結合を可能にするように見える。検
査信号入力ベクトルが、これらの高導電性結合を介して
半導体チップの入力に適用され、そして出力信号ベクト
ルが、これらの高導電性結合を介して半導体チップから
取出される。
【００１９】検査の後、チップやチップ接点を損うこと
なく一時的結合は解消され、チップは検査固定具から慎
重に取外される。上記で用いたように、「デンドライ
ト」は、導電性材料の一般的に平坦な領域から外側へ延
びている本質的に垂直な部品で形成された高い表面導電
性をもつパッド及び接点である。デンドライトは柱状成
長プロセスにより作製され、通常、アスペクト比すなわ
ち縦横の長さ比が少なくとも約０．１であり、導電性材
料の平坦領域からの高さが約１０乃至１００μｍであ
る。
なく一時的結合は解消され、チップは検査固定具から慎
重に取外される。上記で用いたように、「デンドライ
ト」は、導電性材料の一般的に平坦な領域から外側へ延
びている本質的に垂直な部品で形成された高い表面導電
性をもつパッド及び接点である。デンドライトは柱状成
長プロセスにより作製され、通常、アスペクト比すなわ
ち縦横の長さ比が少なくとも約０．１であり、導電性材
料の平坦領域からの高さが約１０乃至１００μｍであ
る。
【００２０】デンドライト形態は、柱状成長を発生させ
る条件下において下層を電気めっきすることにより得ら
れる。この条件とは、電解質中のカチオン濃度が非常に
低いことであり、かつ高電圧、高電流及び高電流密度に
おいて電気めっきを行うことである。好適には、電気め
っき用の電流はパルス状電流である。得られたデンドラ
イトは、頂点の高さが約１０乃至１００μｍであり、密
度（単位面積あたりのデンドライト）が約２００乃至５
００デンドライト／ｍｍ2である。デンドライトは、チ
ップ接続パッドからデンドライト・パッドへの接触抵抗
が約３乃至５ｍΩである。
る条件下において下層を電気めっきすることにより得ら
れる。この条件とは、電解質中のカチオン濃度が非常に
低いことであり、かつ高電圧、高電流及び高電流密度に
おいて電気めっきを行うことである。好適には、電気め
っき用の電流はパルス状電流である。得られたデンドラ
イトは、頂点の高さが約１０乃至１００μｍであり、密
度（単位面積あたりのデンドライト）が約２００乃至５
００デンドライト／ｍｍ2である。デンドライトは、チ
ップ接続パッドからデンドライト・パッドへの接触抵抗
が約３乃至５ｍΩである。
【００２１】
【実施例】本発明によれば、半導体チップを検査する方
法が提供される。好適例においては、半導体チップをテ
スタに設置し、検査中にその半導体チップを位置調整し
かつ保持し、そして検査後にその半導体チップを取外す
ための装置が提供される。個々の半導体チップは、Ｉ／
Ｏ、電源、及び接地用接点を有している。本発明の方法
においては、チップ検査固定システムが提供される。チ
ップ検査固定システムは、デンドライト状チップ接点を
もつバーンイン・ボードと、このバーンイン・ボード・
テスタ上に集積回路チップを設置するための手段と、検
査中に集積回路チップへ熱及び押圧力を与える手段と、
検査終了後にバーンイン・ボード・テスタから集積回路
チップを取外す手段とを有する。
法が提供される。好適例においては、半導体チップをテ
スタに設置し、検査中にその半導体チップを位置調整し
かつ保持し、そして検査後にその半導体チップを取外す
ための装置が提供される。個々の半導体チップは、Ｉ／
Ｏ、電源、及び接地用接点を有している。本発明の方法
においては、チップ検査固定システムが提供される。チ
ップ検査固定システムは、デンドライト状チップ接点を
もつバーンイン・ボードと、このバーンイン・ボード・
テスタ上に集積回路チップを設置するための手段と、検
査中に集積回路チップへ熱及び押圧力を与える手段と、
検査終了後にバーンイン・ボード・テスタから集積回路
チップを取外す手段とを有する。
【００２２】集積回路チップ検査固定具及びそのシステ
ムにおけるバーンイン・ボードは、半導体集積回路チッ
プ上の接点に対応する接点を有する。検査固定具接点
は、デンドライト表面又は高分子コアをもつ円錐状コネ
クタ表面として面導電性をもつ表面を有する。
ムにおけるバーンイン・ボードは、半導体集積回路チッ
プ上の接点に対応する接点を有する。検査固定具接点
は、デンドライト表面又は高分子コアをもつ円錐状コネ
クタ表面として面導電性をもつ表面を有する。
【００２３】チップ接点は、チップ検査固定システム上
の導電性パッドと、導電的に接触させられる。フリップ
式チップ・コネクタをもつチップの場合、通常の通りコ
ネクタを下方に向けた配置で検査される。他の装着技術
によりチップ上面に接点をもつチップの場合、例えば、
テープ自動化ボンディングによるチップやワイヤ・リー
ド・コネクタによるチップでは、検査のために接点を下
方に向けた逆向きの配置で装着することができる。検査
信号入力ベクトルが半導体チップの入力に適用され、そ
して出力信号ベクトルが半導体チップから取出される。
検査後は、チップを基板から取外すことができる。
の導電性パッドと、導電的に接触させられる。フリップ
式チップ・コネクタをもつチップの場合、通常の通りコ
ネクタを下方に向けた配置で検査される。他の装着技術
によりチップ上面に接点をもつチップの場合、例えば、
テープ自動化ボンディングによるチップやワイヤ・リー
ド・コネクタによるチップでは、検査のために接点を下
方に向けた逆向きの配置で装着することができる。検査
信号入力ベクトルが半導体チップの入力に適用され、そ
して出力信号ベクトルが半導体チップから取出される。
検査後は、チップを基板から取外すことができる。
【００２４】本発明の好適例では、半導体集積回路チッ
プを検査するための方法及び装置が提供される。検査さ
れるチップは、底面側で電気的接続をする「フリップ
式」結合によるチップであってもよい。またそれ以外
の、上面側にコネクタをもつ汎用的チップであってもよ
い。これらのチップは、第１の複数のＩ／Ｏ、電源及び
接地用接点を有する。通常これらの接点は、ソルダ・ボ
ール、ハンダ付け合金バンプ及びボール等のハンダすな
わち２００゜Ｃ以下の融点をもつ低融点合金と、Ａｕ、
Ａｇ、Ｃｕ若しくはアルミニウム等の導電性金属による
接点と、Ｃ４ボールと、ワイヤ・リード・ボンディング
及びテープ自動化ボンディングのためのパッドとからな
るグループから選択される。一般にチップ・コネクタ
は、金属材料で形成される構造に特徴がある。金属材料
の電気的接触抵抗は検査パッド材料による切削又は浸透
のために低減される。チップ・コネクタは、「フリップ
式」チップのようにチップの底面側にあってもよく、テ
ープ自動化ボンディング又はワイヤ・リード・ボンディ
ング等のようにチップの上面側にあってもよい。
プを検査するための方法及び装置が提供される。検査さ
れるチップは、底面側で電気的接続をする「フリップ
式」結合によるチップであってもよい。またそれ以外
の、上面側にコネクタをもつ汎用的チップであってもよ
い。これらのチップは、第１の複数のＩ／Ｏ、電源及び
接地用接点を有する。通常これらの接点は、ソルダ・ボ
ール、ハンダ付け合金バンプ及びボール等のハンダすな
わち２００゜Ｃ以下の融点をもつ低融点合金と、Ａｕ、
Ａｇ、Ｃｕ若しくはアルミニウム等の導電性金属による
接点と、Ｃ４ボールと、ワイヤ・リード・ボンディング
及びテープ自動化ボンディングのためのパッドとからな
るグループから選択される。一般にチップ・コネクタ
は、金属材料で形成される構造に特徴がある。金属材料
の電気的接触抵抗は検査パッド材料による切削又は浸透
のために低減される。チップ・コネクタは、「フリップ
式」チップのようにチップの底面側にあってもよく、テ
ープ自動化ボンディング又はワイヤ・リード・ボンディ
ング等のようにチップの上面側にあってもよい。
【００２５】本発明によるプロセスは、先ず、特別な独
自のバーンイン・ボード・テスタを有する集積回路チッ
プ検査システムを設ける。このテスタは、第１の複数の
接点に対応する第２の複数の接点を有する。この第２の
複数の接点すなわちバーンイン・ボード・テスタ上の接
点は、高い面導電性をもつ表面を有する。実施例では、
平滑なＰｄ膜上の多孔性Ｐｄの柱状デンドライトであ
る。さらにバーンイン・ボードは、第２の複数の接点へ
の、そしてさらに集積回路チップ上の接点への検査信号
を与えるための信号ラインを有する。
自のバーンイン・ボード・テスタを有する集積回路チッ
プ検査システムを設ける。このテスタは、第１の複数の
接点に対応する第２の複数の接点を有する。この第２の
複数の接点すなわちバーンイン・ボード・テスタ上の接
点は、高い面導電性をもつ表面を有する。実施例では、
平滑なＰｄ膜上の多孔性Ｐｄの柱状デンドライトであ
る。さらにバーンイン・ボードは、第２の複数の接点へ
の、そしてさらに集積回路チップ上の接点への検査信号
を与えるための信号ラインを有する。
【００２６】システムは、半導体集積回路チップをバー
ンイン・ボード・テスタ上に設置し、押圧力をそのチッ
プに与え、そして検査完了時にそのチップをバーンイン
・ボードから取外すための固定具を含む。このシステム
には、１又は複数の加熱システムを含めることが好まし
い。加熱要素が押圧手段内にあるように、例えば、抵抗
ヒータをバーンイン・ボード・テスタへ一体化させて組
入れることができる。これらの加熱システムは、検査さ
れている半導体チップを加熱する。検査中の半導体チッ
プを加熱することにより、初期故障を促進し、また検査
プロセスを速めることもできる。
ンイン・ボード・テスタ上に設置し、押圧力をそのチッ
プに与え、そして検査完了時にそのチップをバーンイン
・ボードから取外すための固定具を含む。このシステム
には、１又は複数の加熱システムを含めることが好まし
い。加熱要素が押圧手段内にあるように、例えば、抵抗
ヒータをバーンイン・ボード・テスタへ一体化させて組
入れることができる。これらの加熱システムは、検査さ
れている半導体チップを加熱する。検査中の半導体チッ
プを加熱することにより、初期故障を促進し、また検査
プロセスを速めることもできる。
【００２７】検査を実行する場合、半導体チップの第１
の複数の接点は、チップ検査固定システム上の第２の複
数の接点に導電的に接触させられる。これは、単に触れ
るだけの接触ではない。これは、接点上の酸化膜を突破
りさらに接点同士を一時的に結合させ又は吸着させさえ
する押圧接触である。チップにかけられる押圧力は、こ
れらの酸化膜を突破ることにより、半導体チップ上の第
１の複数の接点とバーンイン・ボード・テスタ上の第２
の複数の接点との間に低インピーダンスの吸着性接触を
生じる。
の複数の接点は、チップ検査固定システム上の第２の複
数の接点に導電的に接触させられる。これは、単に触れ
るだけの接触ではない。これは、接点上の酸化膜を突破
りさらに接点同士を一時的に結合させ又は吸着させさえ
する押圧接触である。チップにかけられる押圧力は、こ
れらの酸化膜を突破ることにより、半導体チップ上の第
１の複数の接点とバーンイン・ボード・テスタ上の第２
の複数の接点との間に低インピーダンスの吸着性接触を
生じる。
【００２８】半導体集積回路チップの機能検査は、半導
体チップに検査信号入力ベクトルを通過させ、半導体チ
ップから検査信号出力ベクトルを受信するプロセスを含
む。これについては以下に詳述する。検査完了後、バー
ンイン・ボード・テスタから遠い側の半導体チップ表面
を真空しかつバーンイン・ボード・テスタと半導体チッ
プとの間に正圧力をかけることにより、チップ底面とバ
ーンイン・ボード・テスタ表面との間が自然に離れるよ
うにして、半導体チップの第１の複数の接点とバーンイ
ン・ボード・テスタ上の第２の複数の接点との間の吸着
を壊すことが必要である。これにより、半導体チップを
バーンイン・ボード・テスタから取外すことができる。
検査後、合格したチップは、不合格のチップと分別され
る。本発明の別の実施例ではさらに、「高速の」チップ
と「低速の」チップを分別することができる。
体チップに検査信号入力ベクトルを通過させ、半導体チ
ップから検査信号出力ベクトルを受信するプロセスを含
む。これについては以下に詳述する。検査完了後、バー
ンイン・ボード・テスタから遠い側の半導体チップ表面
を真空しかつバーンイン・ボード・テスタと半導体チッ
プとの間に正圧力をかけることにより、チップ底面とバ
ーンイン・ボード・テスタ表面との間が自然に離れるよ
うにして、半導体チップの第１の複数の接点とバーンイ
ン・ボード・テスタ上の第２の複数の接点との間の吸着
を壊すことが必要である。これにより、半導体チップを
バーンイン・ボード・テスタから取外すことができる。
検査後、合格したチップは、不合格のチップと分別され
る。本発明の別の実施例ではさらに、「高速の」チップ
と「低速の」チップを分別することができる。
【００２９】デンドライトは、高い面導電性をもつコネ
クタである。このコネクタは、「パッド・オン・パッ
ド」コネクタとして、またチップのバーンインのために
用いることができる。デンドライトは図１に示すよう
に、（ａ）Ｃｕパッド等の導電性のパッド又は基板、
（ｂ）平滑なＰｄ下層のような「平滑な」下層、及び
（ｃ）多孔性Ｐｄ層のような多孔性の上層をもつ構造と
なっている。導電性パッドの下側の基板としては、プリ
ント回路基板、メタル化セラミック、又はフレキシブル
回路上の金属パッドが可能である。下層としてはＰｄ薄
膜が可能であり、例えば比較的濃い電気めっき浴から直
流めっきされたＰｄ層がある。上層は多孔性で柱状のＰ
ｄ層であり、通常、希釈な電気めっき溶液からパルス状
の高電圧、高電流、高電流密度において電着される。さ
らに多孔性Ｐｄ層の上に、Ａｕの層又はＢｉ−Ｓｎ、Ｐ
ｄ−Ｓｎ層のようなハンダ層を結合のために任意に設け
てもよい。
クタである。このコネクタは、「パッド・オン・パッ
ド」コネクタとして、またチップのバーンインのために
用いることができる。デンドライトは図１に示すよう
に、（ａ）Ｃｕパッド等の導電性のパッド又は基板、
（ｂ）平滑なＰｄ下層のような「平滑な」下層、及び
（ｃ）多孔性Ｐｄ層のような多孔性の上層をもつ構造と
なっている。導電性パッドの下側の基板としては、プリ
ント回路基板、メタル化セラミック、又はフレキシブル
回路上の金属パッドが可能である。下層としてはＰｄ薄
膜が可能であり、例えば比較的濃い電気めっき浴から直
流めっきされたＰｄ層がある。上層は多孔性で柱状のＰ
ｄ層であり、通常、希釈な電気めっき溶液からパルス状
の高電圧、高電流、高電流密度において電着される。さ
らに多孔性Ｐｄ層の上に、Ａｕの層又はＢｉ−Ｓｎ、Ｐ
ｄ−Ｓｎ層のようなハンダ層を結合のために任意に設け
てもよい。
【００３０】デンドライト形態は、柱状成長を生じるよ
うな条件下で下層に電気めっきすることにより得られ
る。すなわち、非常低いカチオン濃度の電解質に対し
て、高電圧、高電流かつ高電流密度において電気めっき
を行うことである。さらに、電気めっき電流がパルス電
流であることが好ましい。特に好ましい実施例では、こ
の電気めっき電流が、パルス状の正と負の電流である。
うな条件下で下層に電気めっきすることにより得られ
る。すなわち、非常低いカチオン濃度の電解質に対し
て、高電圧、高電流かつ高電流密度において電気めっき
を行うことである。さらに、電気めっき電流がパルス電
流であることが好ましい。特に好ましい実施例では、こ
の電気めっき電流が、パルス状の正と負の電流である。
【００３１】デンドライト表面は、先ず、平滑なＰｄ被
覆を電気めっきすることにより調整を行う。この電気め
っきはＣｕパッド上へ光沢のある又は反射性のあるめっ
きを行うものである。この平滑なＰｄ層は、Ｐｄが約１
００ｍｍｏｌ／ｌ以上の比較的濃いＰｄ電気めっき溶液
から、約５０乃至１００ｍＡ／ｃｍ2以下の低い電流密
度において電着されたものである。柱状の多孔性Ｐｄ層
は、この平滑なＰｄ層上に設けられる。この柱状の多孔
性被覆は、Ｐｄが約１０乃至５０ｍｍｏｌ／ｌの（一般
的な電気めっきのためのＰｄ約１００ｍｍｏｌ／ｌに対
して）比較的希釈な濃度のＰｄ電気めっき溶液から、作
製される。通常の電気めっき溶液は、テトラアミン塩化
パラジウム／塩化アンモニウムをｐＨ約９乃至１０で含
む。通常のパルス電気めっきの設定は、デューティ・サ
イクルが１０乃至２０％、電流密度が約５００乃至１０
００ｍＡ／ｃｍ2である。
覆を電気めっきすることにより調整を行う。この電気め
っきはＣｕパッド上へ光沢のある又は反射性のあるめっ
きを行うものである。この平滑なＰｄ層は、Ｐｄが約１
００ｍｍｏｌ／ｌ以上の比較的濃いＰｄ電気めっき溶液
から、約５０乃至１００ｍＡ／ｃｍ2以下の低い電流密
度において電着されたものである。柱状の多孔性Ｐｄ層
は、この平滑なＰｄ層上に設けられる。この柱状の多孔
性被覆は、Ｐｄが約１０乃至５０ｍｍｏｌ／ｌの（一般
的な電気めっきのためのＰｄ約１００ｍｍｏｌ／ｌに対
して）比較的希釈な濃度のＰｄ電気めっき溶液から、作
製される。通常の電気めっき溶液は、テトラアミン塩化
パラジウム／塩化アンモニウムをｐＨ約９乃至１０で含
む。通常のパルス電気めっきの設定は、デューティ・サ
イクルが１０乃至２０％、電流密度が約５００乃至１０
００ｍＡ／ｃｍ2である。
【００３２】図１６に従来技術として示すような単相の
パルス電流を用いても満足な結果が得られるが、図１７
に示すような約２．５乃至２５％の電圧反転をもつ２相
の電気めっきサイクルを用いればさらに良い結果が得ら
れることがわかった。「単相」パルス電気めっきサイク
ルとは、ゼロと正の値によるパルス電気めっき電流を意
味する。「２相」パルス電気めっきサイクルとは、図１
７のように、ゼロと正の値によるパルス及びゼロと負の
値によるパルスを意味する。
パルス電流を用いても満足な結果が得られるが、図１７
に示すような約２．５乃至２５％の電圧反転をもつ２相
の電気めっきサイクルを用いればさらに良い結果が得ら
れることがわかった。「単相」パルス電気めっきサイク
ルとは、ゼロと正の値によるパルス電気めっき電流を意
味する。「２相」パルス電気めっきサイクルとは、図１
７のように、ゼロと正の値によるパルス及びゼロと負の
値によるパルスを意味する。
【００３３】特に顕著であると認められたこのようなパ
ルスのパターンは、以下の特徴を有する。 正パルス条件 ピーク電流密度 ：２２０乃至４３０ｍＡ／ｃｍ2 パルス・オン時間 ：０．５乃至１．０ｍＳ パルス・オフ時間 ：２．０乃至９．０ｍＳ デューティ・サイクル：１０％乃至２０％ 正方向時間 ：２０乃至４０Ｓ 反転パルス条件 ピーク電流密度 ：３２０乃至８６０ｍＡ／ｃｍ
2 パルス・オン時間 ：０．５乃至１．０ｍＳ パルス・オフ時間 ：２．０乃至９．０ｍＳ デューティ・サイクル ：１０％乃至２０％ 反転方向時間 ：１乃至５Ｓ
ルスのパターンは、以下の特徴を有する。 正パルス条件 ピーク電流密度 ：２２０乃至４３０ｍＡ／ｃｍ2 パルス・オン時間 ：０．５乃至１．０ｍＳ パルス・オフ時間 ：２．０乃至９．０ｍＳ デューティ・サイクル：１０％乃至２０％ 正方向時間 ：２０乃至４０Ｓ 反転パルス条件 ピーク電流密度 ：３２０乃至８６０ｍＡ／ｃｍ
2 パルス・オン時間 ：０．５乃至１．０ｍＳ パルス・オフ時間 ：２．０乃至９．０ｍＳ デューティ・サイクル ：１０％乃至２０％ 反転方向時間 ：１乃至５Ｓ
【００３４】このようにして形成されたデンドライトの
上に、Ａｕ、Ａｇ（Ｐｂ−Ｓｎ若しくはＢｉ−Ｓｎも同
様）又はさらにＰｄの薄い被覆を設けてもよい。得られ
たデンドライトは、ピーク高さが約１０乃至１００μ
ｍ、密度（単位面積あたりのデンドライト）が約２００
乃至５００デンドライト／ｍｍ2である。チップの接続
パッドとデンドライト・パッドとの接触抵抗は約３乃至
５ｍΩである。本発明をデンドライトに関して記載して
きたが、もちろん、円錐状コネクタを基板又は固定具と
して用いることもできることは自明である。円錐状コネ
クタについては米国特許第５１１８２９９号「CONE ELE
CTRICAL CONTACT」をここに参照する。円錐状コネクタ
は、鏡像的なポリイミド等の高分子材料に電着し、そし
てレーザ・アブレーション等により高分子の円錐を形成
することにより作製される。その後円錐状コネクタは、
例えばクロミウムのスパッタ吸着等により約０．０１５
μｍの厚さで被覆された後、約１乃至１０μｍの厚さの
Ｃｕ層をスパッタ被覆される。Ｃｕの上に約２．５μｍ
乃至２５μｍのＮｉを蒸着した後、さらにＡｕで被覆す
る。
上に、Ａｕ、Ａｇ（Ｐｂ−Ｓｎ若しくはＢｉ−Ｓｎも同
様）又はさらにＰｄの薄い被覆を設けてもよい。得られ
たデンドライトは、ピーク高さが約１０乃至１００μ
ｍ、密度（単位面積あたりのデンドライト）が約２００
乃至５００デンドライト／ｍｍ2である。チップの接続
パッドとデンドライト・パッドとの接触抵抗は約３乃至
５ｍΩである。本発明をデンドライトに関して記載して
きたが、もちろん、円錐状コネクタを基板又は固定具と
して用いることもできることは自明である。円錐状コネ
クタについては米国特許第５１１８２９９号「CONE ELE
CTRICAL CONTACT」をここに参照する。円錐状コネクタ
は、鏡像的なポリイミド等の高分子材料に電着し、そし
てレーザ・アブレーション等により高分子の円錐を形成
することにより作製される。その後円錐状コネクタは、
例えばクロミウムのスパッタ吸着等により約０．０１５
μｍの厚さで被覆された後、約１乃至１０μｍの厚さの
Ｃｕ層をスパッタ被覆される。Ｃｕの上に約２．５μｍ
乃至２５μｍのＮｉを蒸着した後、さらにＡｕで被覆す
る。
【００３５】集積回路チップのバーンイン検査システム
本発明の好適例において、システムは以下の構成要素を
含む。 １）検査される１又は複数の集積回路チップ上のＣ４ソ
ルダ・ボールへ接続するためのデンドライト・パッドを
備えたバーンイン・ボード ２）検査される１又は複数の集積回路チップを加熱する
ための加熱部品、好ましくは時間対温度変化の設定可能
な加熱部品。 ３）バーンイン・ボード上に１又は複数の集積回路チッ
プを設置するためのサブシステム、及び検査完了時にバ
ーンイン・ボードから集積回路を取外すためのサブシス
テム。
本発明の好適例において、システムは以下の構成要素を
含む。 １）検査される１又は複数の集積回路チップ上のＣ４ソ
ルダ・ボールへ接続するためのデンドライト・パッドを
備えたバーンイン・ボード ２）検査される１又は複数の集積回路チップを加熱する
ための加熱部品、好ましくは時間対温度変化の設定可能
な加熱部品。 ３）バーンイン・ボード上に１又は複数の集積回路チッ
プを設置するためのサブシステム、及び検査完了時にバ
ーンイン・ボードから集積回路を取外すためのサブシス
テム。
【００３６】もちろん、加熱部品、集積回路チップを挿
入するためのサブシステム、及び検査終了時に集積回路
チップを取外すためのサブシステムを１つのユニット、
固定具、器具又は要素とすることができることは自明で
ある。バーンイン・ボードは、集積回路チップとの一時
的な電気的接続のための複数の独立したパッド、ラン
ド、又は凹部を有する。このような各パッド、ランド、
又は凹部は、集積回路チップの、Ｐｂ／Ｓｎソルダ・ボ
ール等の各向き合う接点上の薄い酸化物層を突破るため
に、以下に記述するデンドライト又は円錐を有し、これ
らのパッド、ランド、又は凹部と集積回路チップ上の接
点との間で接触抵抗の低い電気的接続を可能にする。
入するためのサブシステム、及び検査終了時に集積回路
チップを取外すためのサブシステムを１つのユニット、
固定具、器具又は要素とすることができることは自明で
ある。バーンイン・ボードは、集積回路チップとの一時
的な電気的接続のための複数の独立したパッド、ラン
ド、又は凹部を有する。このような各パッド、ランド、
又は凹部は、集積回路チップの、Ｐｂ／Ｓｎソルダ・ボ
ール等の各向き合う接点上の薄い酸化物層を突破るため
に、以下に記述するデンドライト又は円錐を有し、これ
らのパッド、ランド、又は凹部と集積回路チップ上の接
点との間で接触抵抗の低い電気的接続を可能にする。
【００３７】チップは、各チップの各接点がバーンイン
・ボードのパッド、ランド、又は凹部に合うように、手
であるいはロボットによりバーンイン・ボード上に置か
れ固定される。本発明の一実施例では、加熱部品を、集
積回路チップのアレイの上に配列しかつチップ上で低く
することにより、集積回路チップを覆い、チップへ熱を
与えるとともに押圧力を与える。この押圧力をかけるこ
とで、加熱部品とチップとの間の熱伝導がよくなり、集
積回路チップ接点とバーンイン・ボードとの間の接触抵
抗が低くなる。好適例では、加熱部品は各集積回路チッ
プのための凹部を有する。このような凹部のそれぞれ
は、個々のチップから隣接するチップへの熱の損失を防
ぐためにその側壁が断熱されている。それによってこの
検査の有益性がさらに増すことになる。
・ボードのパッド、ランド、又は凹部に合うように、手
であるいはロボットによりバーンイン・ボード上に置か
れ固定される。本発明の一実施例では、加熱部品を、集
積回路チップのアレイの上に配列しかつチップ上で低く
することにより、集積回路チップを覆い、チップへ熱を
与えるとともに押圧力を与える。この押圧力をかけるこ
とで、加熱部品とチップとの間の熱伝導がよくなり、集
積回路チップ接点とバーンイン・ボードとの間の接触抵
抗が低くなる。好適例では、加熱部品は各集積回路チッ
プのための凹部を有する。このような凹部のそれぞれ
は、個々のチップから隣接するチップへの熱の損失を防
ぐためにその側壁が断熱されている。それによってこの
検査の有益性がさらに増すことになる。
【００３８】特に好ましい例では、バーンイン・ボード
自体が加熱手段を一体化することができ、それにより集
積回路チップを上面からも下面からも加熱することがで
きる。チップへの加熱を制御するために、各チップ位置
において、また他の様々な場所においても温度をモニタ
ーすることができる。
自体が加熱手段を一体化することができ、それにより集
積回路チップを上面からも下面からも加熱することがで
きる。チップへの加熱を制御するために、各チップ位置
において、また他の様々な場所においても温度をモニタ
ーすることができる。
【００３９】図２は、本発明における方法の流れ図であ
る。図３は、全体的なシステム及びプロセスの双方を外
観を描いた本発明における方法の流れを示す図である。
最初何も載せていないバーンイン・ボード１１に、普通
の構造の「フリップ式」チップ結合のチップであれ、上
面に接点をもつ逆転型のチップであれ、集積回路チップ
３１を載せる。集積回路チップ３１とバーンイン・ボー
ド１１上の接点１３との間を電気的に接触させるために
バーンイン・ボード１１上の集積回路チップ３１に加熱
部品５１を載せる。その後、集積回路チップ３１は、後
述のように電気的、論理的、かつ熱的に検査される。検
査後、加熱部品５１は集積回路チップ３１とバーンイン
・ボード１１から取外され、そして個々の集積回路チッ
プ３１は、欠陥チップと、プリント回路基板、カード、
又は他の基板上に設置されるチップとに分別される。
る。図３は、全体的なシステム及びプロセスの双方を外
観を描いた本発明における方法の流れを示す図である。
最初何も載せていないバーンイン・ボード１１に、普通
の構造の「フリップ式」チップ結合のチップであれ、上
面に接点をもつ逆転型のチップであれ、集積回路チップ
３１を載せる。集積回路チップ３１とバーンイン・ボー
ド１１上の接点１３との間を電気的に接触させるために
バーンイン・ボード１１上の集積回路チップ３１に加熱
部品５１を載せる。その後、集積回路チップ３１は、後
述のように電気的、論理的、かつ熱的に検査される。検
査後、加熱部品５１は集積回路チップ３１とバーンイン
・ボード１１から取外され、そして個々の集積回路チッ
プ３１は、欠陥チップと、プリント回路基板、カード、
又は他の基板上に設置されるチップとに分別される。
【００４０】図４は、バーンイン・ボード１１の部分的
な断面斜視図である。この図には、集積回路チップの個
々の接点に検査ベクトルを適用するための電気的接点を
備えた、バーンイン・ボード表面上の個々のデンドライ
ト接点１３が示されている。さらに、抵抗ヒータにより
表される任意の加熱手段５１も示されている。
な断面斜視図である。この図には、集積回路チップの個
々の接点に検査ベクトルを適用するための電気的接点を
備えた、バーンイン・ボード表面上の個々のデンドライ
ト接点１３が示されている。さらに、抵抗ヒータにより
表される任意の加熱手段５１も示されている。
【００４１】図５は、加熱部品５１の斜視図であり、加
熱部品５１を載せられるバーンイン・ボード１１と関連
させて示している。図５の実施例では、加熱部品５１の
ボード５３は、個々のフィーダ・ケーブル５７に接続さ
れた電力ケーブル５５を備えている。これらのフィーダ
・ケーブル５７は、スロット５９を通って集積回路チッ
プ３１の上にある加熱素子（図示せず）まで延びてい
る。
熱部品５１を載せられるバーンイン・ボード１１と関連
させて示している。図５の実施例では、加熱部品５１の
ボード５３は、個々のフィーダ・ケーブル５７に接続さ
れた電力ケーブル５５を備えている。これらのフィーダ
・ケーブル５７は、スロット５９を通って集積回路チッ
プ３１の上にある加熱素子（図示せず）まで延びてい
る。
【００４２】図６は、図５に示した加熱部品の底面６１
の斜視図である。この図では、個々の集積回路チップ３
１のための個々のスロット５９が示されている。熱フレ
ーム６３が各スロット５９を囲み、同形のヒータ６５が
スロット５９及び同形の接触バッドの壁の周りを包んで
いる。同形の接触パッド６７は弾性のある材料から形成
することができ、加熱手段をこの中に任意に収容しても
よい。
の斜視図である。この図では、個々の集積回路チップ３
１のための個々のスロット５９が示されている。熱フレ
ーム６３が各スロット５９を囲み、同形のヒータ６５が
スロット５９及び同形の接触バッドの壁の周りを包んで
いる。同形の接触パッド６７は弾性のある材料から形成
することができ、加熱手段をこの中に任意に収容しても
よい。
【００４３】この検査プロセスは、コネクタ接触面上の
酸化物膜を突破って接触抵抗を低くするために初期高圧
力を必要とし、また、酸化物の形成と電気的接触面積の
損失を防ぐために高圧を保持することも必要である。そ
れにより、検査中のバーンイン・ボード・テスタ１１と
集積回路チップ３１との間の接触抵抗を低減し良好な電
気的相互接続を可能にする。さらに、集積回路チップを
所定の制御可能な力により定位置に保持することが重要
である。例えば、チップにおける特定の力、検査工程具
における特定の力、又は検査手順における特定の力等に
よる。チップにおける特定の力は、チップ上のＣ４コネ
クタの数やソルダ・バンプ接続の量のようなＩ／Ｏの数
と形式により決るものである。
酸化物膜を突破って接触抵抗を低くするために初期高圧
力を必要とし、また、酸化物の形成と電気的接触面積の
損失を防ぐために高圧を保持することも必要である。そ
れにより、検査中のバーンイン・ボード・テスタ１１と
集積回路チップ３１との間の接触抵抗を低減し良好な電
気的相互接続を可能にする。さらに、集積回路チップを
所定の制御可能な力により定位置に保持することが重要
である。例えば、チップにおける特定の力、検査工程具
における特定の力、又は検査手順における特定の力等に
よる。チップにおける特定の力は、チップ上のＣ４コネ
クタの数やソルダ・バンプ接続の量のようなＩ／Ｏの数
と形式により決るものである。
【００４４】このように、チップ３１を検査前に挿入す
るためにもまた検査中に保持するためにも、電気的接触
面の反対側である負荷を支える面に対して力をかけるこ
とが必要である。これは集積回路保持固定具により実現
される。このような固定具の一例が図７及び図８に示さ
れており、また、さらに別の例が図９及び図１０に示さ
れている。
るためにもまた検査中に保持するためにも、電気的接触
面の反対側である負荷を支える面に対して力をかけるこ
とが必要である。これは集積回路保持固定具により実現
される。このような固定具の一例が図７及び図８に示さ
れており、また、さらに別の例が図９及び図１０に示さ
れている。
【００４５】検査中の１又は複数のチップ３１に対して
押圧力をかけるためのチップ保持固定具９１の形式の１
つが図７及び図８に示されている。力の大きさは、荷重
又はばねにより決定される。固定具９１は、４つの主要
な要素すなわち、バーンイン・ボード・テスタ１１上の
集積回路チップ３１及び固定具９１の配列のための手段
９５と、バーンイン・ボード・テスタ１１上の固定具９
１を保持するための手段１０１と、検査中の集積回路チ
ップ３１へ力をかけるための手段１１１と、検査される
集積回路チップ３１及びバーンイン・ボード・テスタ１
１に対して固定具９１を設置しかつ取外すための手段１
１６とを備えている。
押圧力をかけるためのチップ保持固定具９１の形式の１
つが図７及び図８に示されている。力の大きさは、荷重
又はばねにより決定される。固定具９１は、４つの主要
な要素すなわち、バーンイン・ボード・テスタ１１上の
集積回路チップ３１及び固定具９１の配列のための手段
９５と、バーンイン・ボード・テスタ１１上の固定具９
１を保持するための手段１０１と、検査中の集積回路チ
ップ３１へ力をかけるための手段１１１と、検査される
集積回路チップ３１及びバーンイン・ボード・テスタ１
１に対して固定具９１を設置しかつ取外すための手段１
１６とを備えている。
【００４６】集積回路チップ３１へ力をかけるための手
段１１１は、固定具９１から集積回路チップ３１の位置
まで差し渡されたフレキシブルな支持材１０６であって
もよい。力をかけるための手段１１１はまた、検査中の
集積回路チップ３１への押圧力を直接かけるために適し
た本体部分１０７も含む。この本体部分１０７は、受け
台、重り、又はチップ回転台であってもよい。別の例と
しては、本体部分１０７が、ガス圧駆動ピストン、ばね
駆動ピストン、又は真空引きピストンを含むピストンで
あってもよい。
段１１１は、固定具９１から集積回路チップ３１の位置
まで差し渡されたフレキシブルな支持材１０６であって
もよい。力をかけるための手段１１１はまた、検査中の
集積回路チップ３１への押圧力を直接かけるために適し
た本体部分１０７も含む。この本体部分１０７は、受け
台、重り、又はチップ回転台であってもよい。別の例と
しては、本体部分１０７が、ガス圧駆動ピストン、ばね
駆動ピストン、又は真空引きピストンを含むピストンで
あってもよい。
【００４７】集積回路チップ３１に押圧力をかける手段
１１１のチップに接する面１０８は平面であるが、集積
回路チップ３１の背面に平行に設置されるようにある程
度動くことができる。それによって、集積回路チップ３
１に均等に力をかけることができる。
１１１のチップに接する面１０８は平面であるが、集積
回路チップ３１の背面に平行に設置されるようにある程
度動くことができる。それによって、集積回路チップ３
１に均等に力をかけることができる。
【００４８】バーンイン・ボード・テスタ１１上に固定
具９１を配列し、取付け、そして取外すための手段９５
としては、種々の形式が可能である。図７及び図８は、
２つのバーンイン・ボード保持片９６をもつ実施例を示
している。この保持片９６は、例えば「Ｌ」字型であ
り、バーンイン・ボード・テスタ１１の底面１２に引っ
かけるための形状となっている。図７及び図８の固定具
９１はまた、１対の負荷／非負荷アクチュエータ９７を
有する。これらのアクチュエータは、固定具９１を取付
けたり取外したりする場合に保持片９６を開くための曲
げアームを備えている。
具９１を配列し、取付け、そして取外すための手段９５
としては、種々の形式が可能である。図７及び図８は、
２つのバーンイン・ボード保持片９６をもつ実施例を示
している。この保持片９６は、例えば「Ｌ」字型であ
り、バーンイン・ボード・テスタ１１の底面１２に引っ
かけるための形状となっている。図７及び図８の固定具
９１はまた、１対の負荷／非負荷アクチュエータ９７を
有する。これらのアクチュエータは、固定具９１を取付
けたり取外したりする場合に保持片９６を開くための曲
げアームを備えている。
【００４９】別の固定具が、図９及び図１０に示されて
いる。この設計は、検査される１又は複数の集積回路チ
ップ３１の背面に対して連続的に力をかける。図９及び
図１０に示された固定具のベースは保持スロット１２１
を備えており、例えば、バーンイン・ボード・テスタ１
１と集積回路チップ３１を検査中に保持するような寸法
である２つの保持スロット１２１である。図９及び図１
０に示された固定具９１については、平らな末端１２５
をもつ貫通軸１２３を用いることにより、かける押圧力
を制御することができる。調整可能なトルク限界と緩和
限界システムにより検査中の１又は複数の集積回路チッ
プ３１にトルクをかけることができる。
いる。この設計は、検査される１又は複数の集積回路チ
ップ３１の背面に対して連続的に力をかける。図９及び
図１０に示された固定具のベースは保持スロット１２１
を備えており、例えば、バーンイン・ボード・テスタ１
１と集積回路チップ３１を検査中に保持するような寸法
である２つの保持スロット１２１である。図９及び図１
０に示された固定具９１については、平らな末端１２５
をもつ貫通軸１２３を用いることにより、かける押圧力
を制御することができる。調整可能なトルク限界と緩和
限界システムにより検査中の１又は複数の集積回路チッ
プ３１にトルクをかけることができる。
【００５０】図７、図８、図９及び図１０のチップ挿入
及び保持用固定具は、図５及び図６の加熱部品から分離
した固定具として示されているが、集積回路チップ３１
に制御可能に圧力をかけるための手段を、同形の加熱パ
ッド６７に圧力をかけるための手段とともに加熱部品に
組入れてもよい。同形の加熱パッド６７に圧力をかける
ための手段は、図７及び図８に示したように固定された
圧力手段でもよく、又は図９及び図１０に示したように
制御可能な圧力手段でもよく、又は図１１に示され以下
に詳述するガス圧や真空手段であってもよい。
及び保持用固定具は、図５及び図６の加熱部品から分離
した固定具として示されているが、集積回路チップ３１
に制御可能に圧力をかけるための手段を、同形の加熱パ
ッド６７に圧力をかけるための手段とともに加熱部品に
組入れてもよい。同形の加熱パッド６７に圧力をかける
ための手段は、図７及び図８に示したように固定された
圧力手段でもよく、又は図９及び図１０に示したように
制御可能な圧力手段でもよく、又は図１１に示され以下
に詳述するガス圧や真空手段であってもよい。
【００５１】上記のように検査プロセスは、ソルダ・ボ
ールと接点の表面上の酸化膜を突破るための初期高圧
力、及びバーンイン・ボードと集積回路チップとの間の
接触抵抗を低減しかつ良好な電気的接続を得るための持
続的な高圧力を必要とするので、検査中に集積回路チッ
プ３１がバーンイン・ボード・テスタに吸着してしまう
可能性がある。さらに検査中は、熱エネルギーが個々の
集積回路チップ３１内でも発生し、またチップへの加熱
も行われる。その結果、しばしば、集積回路チップ３１
とバーンイン・ボード１１との間の接点同士の吸着が生
じ、さらには結合さえ生じる虞れがある。個々の集積回
路チップ３１の損傷を避けるためには、特にソルダ・ボ
ール又は他の相互接続の表面上の酸化膜を破るべくチッ
プへ十分な力をかけた後に、そして持続的に機械的な
力、電気エネルギー、及び熱をかけた後に、バーンイン
・ボード１１から集積回路チップ３１を取外すための特
殊な器具を用いることがしばしば必要である。
ールと接点の表面上の酸化膜を突破るための初期高圧
力、及びバーンイン・ボードと集積回路チップとの間の
接触抵抗を低減しかつ良好な電気的接続を得るための持
続的な高圧力を必要とするので、検査中に集積回路チッ
プ３１がバーンイン・ボード・テスタに吸着してしまう
可能性がある。さらに検査中は、熱エネルギーが個々の
集積回路チップ３１内でも発生し、またチップへの加熱
も行われる。その結果、しばしば、集積回路チップ３１
とバーンイン・ボード１１との間の接点同士の吸着が生
じ、さらには結合さえ生じる虞れがある。個々の集積回
路チップ３１の損傷を避けるためには、特にソルダ・ボ
ール又は他の相互接続の表面上の酸化膜を破るべくチッ
プへ十分な力をかけた後に、そして持続的に機械的な
力、電気エネルギー、及び熱をかけた後に、バーンイン
・ボード１１から集積回路チップ３１を取外すための特
殊な器具を用いることがしばしば必要である。
【００５２】図１１にそのような器具の一例を示す。こ
の器具１３１は、硬い材料で作製される。この装置に
は、必須の要素として真空ライン１３３と高圧ライン１
３５が設けられており、それぞれ外部の真空源１３７及
び圧力源１３９へ任意の可動的な挿入部１４１及び１４
３を介して連結されている。この器具１３１には、集積
回路チップ３１よりも大きい外周壁１４７をもつ真空室
１４５と、集積回路チップ３１よりも小さい長さ及び幅
であるが高さ若しくは奥行は大きい内室１４９とが設け
られている。密閉のために集積回路チップ３１の周囲に
Ｏリング１５１が設けられる。
の器具１３１は、硬い材料で作製される。この装置に
は、必須の要素として真空ライン１３３と高圧ライン１
３５が設けられており、それぞれ外部の真空源１３７及
び圧力源１３９へ任意の可動的な挿入部１４１及び１４
３を介して連結されている。この器具１３１には、集積
回路チップ３１よりも大きい外周壁１４７をもつ真空室
１４５と、集積回路チップ３１よりも小さい長さ及び幅
であるが高さ若しくは奥行は大きい内室１４９とが設け
られている。密閉のために集積回路チップ３１の周囲に
Ｏリング１５１が設けられる。
【００５３】図１２は、複数のバーンイン・ボードが大
型のテスタ１６１に挿入される、本発明の別の実施例の
斜視図である。個々のバーンイン・ボード１１が、コン
テナ１６１の内側のコネクタに接続される一方、個々の
加熱要素５７は、別のさらに大きいワット数の接点（図
示せず）に接続されている。
型のテスタ１６１に挿入される、本発明の別の実施例の
斜視図である。個々のバーンイン・ボード１１が、コン
テナ１６１の内側のコネクタに接続される一方、個々の
加熱要素５７は、別のさらに大きいワット数の接点（図
示せず）に接続されている。
【００５４】集積回路チップ検査手順（検査固定具） 図２は、全体的なシステム及びプロセスの概要を示した
ものである。先ず、何も載せられていないバーンイン・
ボード１１に、集積回路チップ３１が載せられる。集積
回路チップは、実質的に図２に示したように検査され
る。底面側に向いたコネクタをもつ集積回路チップが検
査固定具上に設置される。好適例では、チップ接続面上
のチップ接点又はコネクタは、２００゜Ｃ以下の融点を
もつ低融点合金であるハンダと、ソルダ・ボールと、ハ
ンダ合金バンプ及びボールと、Ａｕ、Ａｇ、Ｃｕ又はＡ
ｌ等の導電性金属接点と、Ｃ４ボールと、基板への接続
用のワイヤ・リード・ボンディング及びテープ自動化ボ
ンディングのためのパッドとからなるグループから選択
される。
ものである。先ず、何も載せられていないバーンイン・
ボード１１に、集積回路チップ３１が載せられる。集積
回路チップは、実質的に図２に示したように検査され
る。底面側に向いたコネクタをもつ集積回路チップが検
査固定具上に設置される。好適例では、チップ接続面上
のチップ接点又はコネクタは、２００゜Ｃ以下の融点を
もつ低融点合金であるハンダと、ソルダ・ボールと、ハ
ンダ合金バンプ及びボールと、Ａｕ、Ａｇ、Ｃｕ又はＡ
ｌ等の導電性金属接点と、Ｃ４ボールと、基板への接続
用のワイヤ・リード・ボンディング及びテープ自動化ボ
ンディングのためのパッドとからなるグループから選択
される。
【００５５】バーンイン・ボード１１は、チップ接続表
面上にデンドライト、すなわち実質的には前述のような
接点又はパッドを有する。チップ３１及びバーンイン・
ボード１１は接触させられ、そしてチップ３１とバーン
イン・ボード１１とに押圧力ける。この押圧力は、デン
ドライトがチップ上のソルダ・ボール又はＣ４コネクタ
上の酸化膜又は腐蝕膜を突破るために十分な力である。
これにより、接触抵抗が１０ｍΩ以下、さらに好ましく
は６ｍΩ以下の特性をもつ直接的な金属間結合を可能に
する。
面上にデンドライト、すなわち実質的には前述のような
接点又はパッドを有する。チップ３１及びバーンイン・
ボード１１は接触させられ、そしてチップ３１とバーン
イン・ボード１１とに押圧力ける。この押圧力は、デン
ドライトがチップ上のソルダ・ボール又はＣ４コネクタ
上の酸化膜又は腐蝕膜を突破るために十分な力である。
これにより、接触抵抗が１０ｍΩ以下、さらに好ましく
は６ｍΩ以下の特性をもつ直接的な金属間結合を可能に
する。
【００５６】図７及び図８のチップ保持固定具９１を用
いる場合、チップの搭載と取外しはいずれも、手によ
り、あるいは半自動的に、又はロボットを含めて完全に
自動的に行うことができる。固定具９１の設置及び取外
しには、バーンイン・ボード・テスタ保持片９６に力を
かけて十分に広く開くことによりバーンイン・ボード・
テスタ１１を解放するために、負荷／非負荷アクチュエ
ータ９７の上側部分を圧迫することが含まれる。保持片
９６が互いに元の位置に戻ることにより、固定具９１を
所定の位置にロックし、そして検査中のチップ３１へ押
圧力をかける。
いる場合、チップの搭載と取外しはいずれも、手によ
り、あるいは半自動的に、又はロボットを含めて完全に
自動的に行うことができる。固定具９１の設置及び取外
しには、バーンイン・ボード・テスタ保持片９６に力を
かけて十分に広く開くことによりバーンイン・ボード・
テスタ１１を解放するために、負荷／非負荷アクチュエ
ータ９７の上側部分を圧迫することが含まれる。保持片
９６が互いに元の位置に戻ることにより、固定具９１を
所定の位置にロックし、そして検査中のチップ３１へ押
圧力をかける。
【００５７】図９及び図１０の別のチップ保持固定具９
１の搭載及び取外しには、バーンイン・ボード・テスタ
１１を保持スロット１２１へはめ込み、固定具９１の位
置調整をすることにより、ピストンが検査されるチップ
３１の真上にあるようにすることが含まれる。固定具９
１が適切に中央に設置された後、ネジ溝のある止めヘッ
ドを時計方向に回して予め補正された止めピンをその凹
部から解放させる。
１の搭載及び取外しには、バーンイン・ボード・テスタ
１１を保持スロット１２１へはめ込み、固定具９１の位
置調整をすることにより、ピストンが検査されるチップ
３１の真上にあるようにすることが含まれる。固定具９
１が適切に中央に設置された後、ネジ溝のある止めヘッ
ドを時計方向に回して予め補正された止めピンをその凹
部から解放させる。
【００５８】加熱部品５１が押圧器具９１を兼ねてもよ
く、バーンイン・ボード１１上の集積回路チップ３１に
適用することにより、集積回路チップ３１と接点１３と
の間を電気的に接触させる。その後集積回路チップは、
後述のように電気的、論理的、及び熱的に検査される。
一般的に、検査プロセスにおいて集積回路チップは、例
えばＶＤＤ又はＶＣＣ入力と接地入力との間で電力供給
され、そして様々な論理検査及びメモリ検査並びに熱負
荷を受ける。これらの検査に合格できなかったチップは
破棄される一方、これらの品質検査に合格した集積回路
チップは、システムに搭載される。
く、バーンイン・ボード１１上の集積回路チップ３１に
適用することにより、集積回路チップ３１と接点１３と
の間を電気的に接触させる。その後集積回路チップは、
後述のように電気的、論理的、及び熱的に検査される。
一般的に、検査プロセスにおいて集積回路チップは、例
えばＶＤＤ又はＶＣＣ入力と接地入力との間で電力供給
され、そして様々な論理検査及びメモリ検査並びに熱負
荷を受ける。これらの検査に合格できなかったチップは
破棄される一方、これらの品質検査に合格した集積回路
チップは、システムに搭載される。
【００５９】検査後、加熱部品５１は集積回路チップ３
１及びバーンイン・ボード１１から取外され、個々のチ
ップは、欠陥チップと、プリント回路基板、カード、又
は他の基板に設置されるチップとに分別される。前述の
ように、検査プロセスでは集積回路チップに押圧力及び
熱負荷を与えるが、これはソルダ・ボール及び接点の表
面上の酸化膜を突破り、接触抵抗を低減し、バーンイン
・ボード１１と集積回路チップ３１との間の良好な電気
的接続を確立するために必要である一方、しばしば、個
々の集積回路チップ３１とバーンイン・ボード１１との
間の接点の吸着を生じ、さらには結合さえ生じる虞れが
ある。従って、集積回路チップ３１の損傷を避けるため
に、高圧及び真空を用いて集積回路チップ３１をバーン
イン・ボード１１から取外すことが必要な場合もある。
１及びバーンイン・ボード１１から取外され、個々のチ
ップは、欠陥チップと、プリント回路基板、カード、又
は他の基板に設置されるチップとに分別される。前述の
ように、検査プロセスでは集積回路チップに押圧力及び
熱負荷を与えるが、これはソルダ・ボール及び接点の表
面上の酸化膜を突破り、接触抵抗を低減し、バーンイン
・ボード１１と集積回路チップ３１との間の良好な電気
的接続を確立するために必要である一方、しばしば、個
々の集積回路チップ３１とバーンイン・ボード１１との
間の接点の吸着を生じ、さらには結合さえ生じる虞れが
ある。従って、集積回路チップ３１の損傷を避けるため
に、高圧及び真空を用いて集積回路チップ３１をバーン
イン・ボード１１から取外すことが必要な場合もある。
【００６０】集積回路集積回路チップを取外すために、
器具１３１をバーンイン・ボード１１の上に置き、凹部
１４５が集積回路チップ３１の真上になるようにする。
チップ３１の上から真空に引き、そして圧力ライン１３
５を介して、例えば７００乃至３５００ｇ／ｃｍ2又は
それ以上の高圧がかけられる。集積回路チップ３１の上
面に適用される真空引きと、集積回路チップ３１の底面
に適用される高圧との組合せにより、集積回路チップが
バーンイン・ボードから上方に離されて容易に取外すこ
とができる。
器具１３１をバーンイン・ボード１１の上に置き、凹部
１４５が集積回路チップ３１の真上になるようにする。
チップ３１の上から真空に引き、そして圧力ライン１３
５を介して、例えば７００乃至３５００ｇ／ｃｍ2又は
それ以上の高圧がかけられる。集積回路チップ３１の上
面に適用される真空引きと、集積回路チップ３１の底面
に適用される高圧との組合せにより、集積回路チップが
バーンイン・ボードから上方に離されて容易に取外すこ
とができる。
【００６１】集積回路チップ検査手順（検査ベクトル） 集積回路チップがデンドライト表面をもつパッドデンド
ライト接触している間に、種々の欠陥についての検査を
することができる。ここで記述する例は、メモリ・チッ
プ、特にＣＭＯＳメモリ・チップに対して通常用いられ
る検査手順方式であるが、もちろん本発明の方法は論理
チップに対しても、またアナログ集積回路チップや電源
用チップや増幅器用チップに対してさえも同様に適用可
能である。メモリ・チップの場合、１又は複数のチップ
が、「セル縮退故障」について検査される。「セル縮退
故障」においては、１又は複数のセル又はゲートが「１
縮退故障」又は「０縮退故障」を起す。セル又はゲート
が「ｘ縮退故障」を起すと、そのセルに対して又は周囲
のセル若しくはゲートに対して行われた操作に拘らずセ
ル又はゲートがｘに縮退されたままになる。
ライト接触している間に、種々の欠陥についての検査を
することができる。ここで記述する例は、メモリ・チッ
プ、特にＣＭＯＳメモリ・チップに対して通常用いられ
る検査手順方式であるが、もちろん本発明の方法は論理
チップに対しても、またアナログ集積回路チップや電源
用チップや増幅器用チップに対してさえも同様に適用可
能である。メモリ・チップの場合、１又は複数のチップ
が、「セル縮退故障」について検査される。「セル縮退
故障」においては、１又は複数のセル又はゲートが「１
縮退故障」又は「０縮退故障」を起す。セル又はゲート
が「ｘ縮退故障」を起すと、そのセルに対して又は周囲
のセル若しくはゲートに対して行われた操作に拘らずセ
ル又はゲートがｘに縮退されたままになる。
【００６２】メモリ・チップは、デコーダを有する。デ
コーダは、アドレスに対応する固有のメモリ・ワードを
選択する組合せ回路である。デコーダ論理の誤りは、
「無アクセス故障」及び「多重アクセス故障」を生じ
る。「無アクセス故障」では、デコーダがアクセスされ
たセルをアドレス指定しないことになる。「多重アクセ
ス故障」では、デコーダが、アドレス指定されたセルも
含むであろうが多数のセルをアドレス指定することにな
る。「無アクセス故障」は、デコーダ内の故障であって
メモリ・アレイ内の故障でない点を除けば「ｘ縮退故
障」に似ている。そして「多重アクセス故障」は、やは
りデコーダ内の故障であってメモリ・アレイ内の故障で
ない点を除けば「結合故障」又は「パターン感度故障」
に似ている。
コーダは、アドレスに対応する固有のメモリ・ワードを
選択する組合せ回路である。デコーダ論理の誤りは、
「無アクセス故障」及び「多重アクセス故障」を生じ
る。「無アクセス故障」では、デコーダがアクセスされ
たセルをアドレス指定しないことになる。「多重アクセ
ス故障」では、デコーダが、アドレス指定されたセルも
含むであろうが多数のセルをアドレス指定することにな
る。「無アクセス故障」は、デコーダ内の故障であって
メモリ・アレイ内の故障でない点を除けば「ｘ縮退故
障」に似ている。そして「多重アクセス故障」は、やは
りデコーダ内の故障であってメモリ・アレイ内の故障で
ない点を除けば「結合故障」又は「パターン感度故障」
に似ている。
【００６３】集積回路もまた、「パターン感度故障」が
起きやすい。「パターン感度故障」は、セルが「結合さ
れた」場合に起きる。セルへの書込み動作によるそのセ
ルにおける変化が、次のセルの内容や他のいずれのセル
の内容に関係なく次のセルの内容を変えてしまう場合に
セル同士が「結合される」。結合が一方向的である場
合、すなわちセルｉの状態の変化がセルｊの状態を変え
ることはあってもセルｊの状態の変化がセルｉの状態を
変化させることはない場合もあるし、双方向的である場
合、すなわちセルｉの状態の変化がセルｊの状態を変え
るとともにセルｊの状態の変化がセルｉの状態を変える
場合もある。通常、パターン感度故障は、容量結合及び
漏れ電流から識別される。
起きやすい。「パターン感度故障」は、セルが「結合さ
れた」場合に起きる。セルへの書込み動作によるそのセ
ルにおける変化が、次のセルの内容や他のいずれのセル
の内容に関係なく次のセルの内容を変えてしまう場合に
セル同士が「結合される」。結合が一方向的である場
合、すなわちセルｉの状態の変化がセルｊの状態を変え
ることはあってもセルｊの状態の変化がセルｉの状態を
変化させることはない場合もあるし、双方向的である場
合、すなわちセルｉの状態の変化がセルｊの状態を変え
るとともにセルｊの状態の変化がセルｉの状態を変える
場合もある。通常、パターン感度故障は、容量結合及び
漏れ電流から識別される。
【００６４】集積回路チップ特にメモリ・チップに起き
やすい別の種類の故障は、アクセス回路の故障である。
アクセス故障は、読取り又は書込み動作の間に複数のメ
モリ・セルがアクセスされる場合に起きる。あるアドレ
スにおける読取り動作中に複数のセルｉ、ｊがアドレス
指定されることがあると、その出力は双方のセルの内容
の何らかの組合せによる関数となる。「結合された」ア
ドレスの１つにおける書込み動作中に、全てのアクティ
ブ化されたセル又はアクセスされたセルは、同時に書込
まれる。他の形のアクセス故障は、感度増幅論理又は書
込みドライバ論理が、ｘ縮退した場合に起きる。これら
の故障は、容量結合又は短絡によるものと考えられる。
やすい別の種類の故障は、アクセス回路の故障である。
アクセス故障は、読取り又は書込み動作の間に複数のメ
モリ・セルがアクセスされる場合に起きる。あるアドレ
スにおける読取り動作中に複数のセルｉ、ｊがアドレス
指定されることがあると、その出力は双方のセルの内容
の何らかの組合せによる関数となる。「結合された」ア
ドレスの１つにおける書込み動作中に、全てのアクティ
ブ化されたセル又はアクセスされたセルは、同時に書込
まれる。他の形のアクセス故障は、感度増幅論理又は書
込みドライバ論理が、ｘ縮退した場合に起きる。これら
の故障は、容量結合又は短絡によるものと考えられる。
【００６５】図１３に、行と列のデコーダをもつメモリ
・アレイが示されている。１列あたり４ワードで８列の
単純化された８×４メモリ・アレイをもつＲＡＭを想定
する。以下に示すルーチンは４ｎ回の検査を必要とし
（ｎは、メモリ・アレイ中のメモリ・セルの数）、デコ
ーダ故障とセルの縮退故障を検知する。 For i=0 to i=n-1 Write (ci,0) For i=0 to i=n-1 Read (ci,=0) Write (ci,=1) Read (ci,=1)
・アレイが示されている。１列あたり４ワードで８列の
単純化された８×４メモリ・アレイをもつＲＡＭを想定
する。以下に示すルーチンは４ｎ回の検査を必要とし
（ｎは、メモリ・アレイ中のメモリ・セルの数）、デコ
ーダ故障とセルの縮退故障を検知する。 For i=0 to i=n-1 Write (ci,0) For i=0 to i=n-1 Read (ci,=0) Write (ci,=1) Read (ci,=1)
【００６６】ＣＭＯＳ集積メモリ回路の検査に用いられ
る別の検査が、マーチ・テスト（March Test）である。
マーチ・テストは、マーチ・エレメント（March Elemen
ts）の有限シーケンスである。マーチ・エレメントは、
メモリ・アレイの各セルに適用される操作の有限シーケ
ンス（読取り、１の書込み、０の書込み、補数の書込
み）である。これらの操作は、アドレスの昇順（アドレ
ス０から）又はアドレスの降順（アドレスｎ−１から）
のいずれかで適用することができる。同じ操作を各セル
に対して適用する。マーチ・テストのパターンを発生す
るためのいろいろな手順がある。それらの手順の具体例
としては、メモリに機能的に影響を与える可能性のある
物理的欠陥（短絡、開放、薄すぎる酸化膜等々）を分類
し、発生確率の高いものから開始するものがある。
る別の検査が、マーチ・テスト（March Test）である。
マーチ・テストは、マーチ・エレメント（March Elemen
ts）の有限シーケンスである。マーチ・エレメントは、
メモリ・アレイの各セルに適用される操作の有限シーケ
ンス（読取り、１の書込み、０の書込み、補数の書込
み）である。これらの操作は、アドレスの昇順（アドレ
ス０から）又はアドレスの降順（アドレスｎ−１から）
のいずれかで適用することができる。同じ操作を各セル
に対して適用する。マーチ・テストのパターンを発生す
るためのいろいろな手順がある。それらの手順の具体例
としては、メモリに機能的に影響を与える可能性のある
物理的欠陥（短絡、開放、薄すぎる酸化膜等々）を分類
し、発生確率の高いものから開始するものがある。
【００６７】次に、ＳＰＩＣＥやＡＳＴＡＰのような回
路シミュレータにより回路がシミュレートされる。この
シミュレーションの目的は、物理的欠陥のメモリへの影
響を判断することである。欠陥は、メモリに対して機能
的にも性能的にも影響を及す可能性がある。ＳＰＩＣＥ
又はＡＳＴＡＰのシミュレーションにより判断された故
障は、特定のメモリ故障モード、すなわち「ｘ縮退故
障」モード、「アクセス故障」モード又は「結合故障」
モードへマッピングされる。それから、この故障モード
から機能検査パターンが導出される。この検査パターン
は、メモリに対して識別された全ての故障モードをカバ
ーするために導出される。そして、この検査パターンが
定義された故障モードを検知することを確証するために
再びこの検査パターンをシミュレータに対して実行す
る。ほとんどの欠陥は、初期に「ｘ縮退」欠陥として現
れるメモリ・セル欠陥である。しかしながら欠陥のある
セルであっても、完全な列である完全な出力を導出した
り、パターン感度故障のように見えたりすることがとき
どきある。
路シミュレータにより回路がシミュレートされる。この
シミュレーションの目的は、物理的欠陥のメモリへの影
響を判断することである。欠陥は、メモリに対して機能
的にも性能的にも影響を及す可能性がある。ＳＰＩＣＥ
又はＡＳＴＡＰのシミュレーションにより判断された故
障は、特定のメモリ故障モード、すなわち「ｘ縮退故
障」モード、「アクセス故障」モード又は「結合故障」
モードへマッピングされる。それから、この故障モード
から機能検査パターンが導出される。この検査パターン
は、メモリに対して識別された全ての故障モードをカバ
ーするために導出される。そして、この検査パターンが
定義された故障モードを検知することを確証するために
再びこの検査パターンをシミュレータに対して実行す
る。ほとんどの欠陥は、初期に「ｘ縮退」欠陥として現
れるメモリ・セル欠陥である。しかしながら欠陥のある
セルであっても、完全な列である完全な出力を導出した
り、パターン感度故障のように見えたりすることがとき
どきある。
【００６８】マーチ・テストは、デコーダの検査に特に
好適である。マーチ・テストは、セルの縮退故障を検査
し、また結合故障を検査する。ところが、マーチ・テス
トはパターン感度故障を検査しない。なぜなら、マーチ
・テストは一方向な順次検査であるので、パターン感度
故障が隠される虞れがある。マーチ・テストにおける信
号パターンは次のとおりであり、 For i=0,1,...,n-1 Write (ci,0) For i=0,1,...,n-1 Read (ci,=0) Write (ci,=1) Read (ci,=1) For i=n-1,n-2,..,0 Read (ci,=1) Write (ci,=0) Read (ci,=0) ０と１を入替えて上記のステップを繰返す。
好適である。マーチ・テストは、セルの縮退故障を検査
し、また結合故障を検査する。ところが、マーチ・テス
トはパターン感度故障を検査しない。なぜなら、マーチ
・テストは一方向な順次検査であるので、パターン感度
故障が隠される虞れがある。マーチ・テストにおける信
号パターンは次のとおりであり、 For i=0,1,...,n-1 Write (ci,0) For i=0,1,...,n-1 Read (ci,=0) Write (ci,=1) Read (ci,=1) For i=n-1,n-2,..,0 Read (ci,=1) Write (ci,=0) Read (ci,=0) ０と１を入替えて上記のステップを繰返す。
【００６９】マーチ・テストは以下の故障を検知する。 ａ）縮退セル：メモリ・セル内の１縮退故障を検知する
ために、セルは０に初期化されなければならない。そし
てこの値０は実際に読取られなければならない。もし０
が読取られるならば、１縮退故障はない。同様にメモリ
・セル内の０縮退故障を検知するために、セルは１に初
期化されなければならない。そしてこの値１は実際に読
取られなければならない。もし１が読取られるならば、
０縮退故障はない。 ｂ）書込み時の非選択：書込み時の非選択故障は、書込
みデコーダ故障である。ｆ0ｆ1ｆ2ｆ3ｆ4ｆ5ｆ6ｆ7を故
障のために選択されないメモリ・ワードと定義する。書
込み時の非選択故障を検知するために必要かつ十分な条
件は、次のとおりである。 i)ワードｆにおいてパターンａを書込む。 ii)ｆからパターンａの補数を書込み及び読取る。 ワードｆを書込み動作のために選択できないなら、この
ワードはランダムなパターンを含む。特定のパターンの
書込み及び読取りは、この故障モードを検知するために
必要である。 ｃ）読取り時の非選択：これは、読みとりでコーダ故障
モードである。
ために、セルは０に初期化されなければならない。そし
てこの値０は実際に読取られなければならない。もし０
が読取られるならば、１縮退故障はない。同様にメモリ
・セル内の０縮退故障を検知するために、セルは１に初
期化されなければならない。そしてこの値１は実際に読
取られなければならない。もし１が読取られるならば、
０縮退故障はない。 ｂ）書込み時の非選択：書込み時の非選択故障は、書込
みデコーダ故障である。ｆ0ｆ1ｆ2ｆ3ｆ4ｆ5ｆ6ｆ7を故
障のために選択されないメモリ・ワードと定義する。書
込み時の非選択故障を検知するために必要かつ十分な条
件は、次のとおりである。 i)ワードｆにおいてパターンａを書込む。 ii)ｆからパターンａの補数を書込み及び読取る。 ワードｆを書込み動作のために選択できないなら、この
ワードはランダムなパターンを含む。特定のパターンの
書込み及び読取りは、この故障モードを検知するために
必要である。 ｃ）読取り時の非選択：これは、読みとりでコーダ故障
モードである。
【００７０】ｄ）書込み多重ワード：ｉをアドレス指定
されたワードとし、ｆを書込み多重ワード故障のために
実際に書込まれたワードとする。書込み多重ワード故障
を検知するためには、 1)ｆは、ｉにおいて書かれたパターンの補数を含むべき
である。これは、ｉ及びｆにおけるパターン間を判別す
るために必要である。 2)各ワードｉについての検査シーケンスは次のものを含
むべきである。 ａ．場所ｉにおける読取りパターンａ ｂ．場所ｉにおけるａの補数を書込む。これはｆの値が
破壊される前にｆにおける補数データを読取る。 ｃ．メモリを通る一方向のアドレス指定をリップルす
る。 もしｆ＞ｉかつ条件1）及び2)が満足されるならば、こ
の故障は昇順のアドレス指定のときに検知される。もし
ｆ＜ｉであれば、この故障は降順のアドレス指定のとき
に検知される。 ｅ）読取り多重ワード：この故障は、多重選択とも呼ば
れ、２つのワードが同時に読取られる場合に生じる。こ
の故障モードに対する検査では、２つのワードｉ及びｆ
が相補的データをもつべきである。感度増幅器は、同じ
ライン上での０と１の同時読取りと、通常の０及び１の
読取りとの間の区別ができるものである。 ｆ）読取りポート間の短絡：これは電気的故障であり、
Read To Write Port短絡、Write To Read Port短絡、又
はWrite To Write Port短絡を生じる虞れがある。
されたワードとし、ｆを書込み多重ワード故障のために
実際に書込まれたワードとする。書込み多重ワード故障
を検知するためには、 1)ｆは、ｉにおいて書かれたパターンの補数を含むべき
である。これは、ｉ及びｆにおけるパターン間を判別す
るために必要である。 2)各ワードｉについての検査シーケンスは次のものを含
むべきである。 ａ．場所ｉにおける読取りパターンａ ｂ．場所ｉにおけるａの補数を書込む。これはｆの値が
破壊される前にｆにおける補数データを読取る。 ｃ．メモリを通る一方向のアドレス指定をリップルす
る。 もしｆ＞ｉかつ条件1）及び2)が満足されるならば、こ
の故障は昇順のアドレス指定のときに検知される。もし
ｆ＜ｉであれば、この故障は降順のアドレス指定のとき
に検知される。 ｅ）読取り多重ワード：この故障は、多重選択とも呼ば
れ、２つのワードが同時に読取られる場合に生じる。こ
の故障モードに対する検査では、２つのワードｉ及びｆ
が相補的データをもつべきである。感度増幅器は、同じ
ライン上での０と１の同時読取りと、通常の０及び１の
読取りとの間の区別ができるものである。 ｆ）読取りポート間の短絡：これは電気的故障であり、
Read To Write Port短絡、Write To Read Port短絡、又
はWrite To Write Port短絡を生じる虞れがある。
【００７１】本発明の装置及び方法において利用可能な
改良されたマーチ・テストは、以下のとおりである。 １）バックグラウンド・パターンを書込むための初期
化。 For i=1 to n-1 Write to the ith row a background p
attern, ai. ２）前向きリップル：これは、アドレス空間を０からｎ
へとリップルしながらバックグラウンド・パターンを読
取り、そして補数を書込む。ｉ＝１からｉ＝ｎ−１につ
いて、バックグラウンド・パターンを読取り、バックグ
ラウンドの補数を行へ書き戻し、行を読取り、そして行
デコーダを増す。 ３）逆向きリップル：これは、新バックグラウンド・パ
ターン（望ましくは、行の先の内容の補数）、補数を書
込み（望ましくは、行の元々のバックグラウンド・パタ
ーン）、そしてアドレス空間をｎ−１から０へとリップ
ルする。ｉ＝ｎ−１から０について、行の内容を読取
り、行の補数を行に書き戻し、そしてアドレス空間をｎ
−１から０へとリップルする。
改良されたマーチ・テストは、以下のとおりである。 １）バックグラウンド・パターンを書込むための初期
化。 For i=1 to n-1 Write to the ith row a background p
attern, ai. ２）前向きリップル：これは、アドレス空間を０からｎ
へとリップルしながらバックグラウンド・パターンを読
取り、そして補数を書込む。ｉ＝１からｉ＝ｎ−１につ
いて、バックグラウンド・パターンを読取り、バックグ
ラウンドの補数を行へ書き戻し、行を読取り、そして行
デコーダを増す。 ３）逆向きリップル：これは、新バックグラウンド・パ
ターン（望ましくは、行の先の内容の補数）、補数を書
込み（望ましくは、行の元々のバックグラウンド・パタ
ーン）、そしてアドレス空間をｎ−１から０へとリップ
ルする。ｉ＝ｎ−１から０について、行の内容を読取
り、行の補数を行に書き戻し、そしてアドレス空間をｎ
−１から０へとリップルする。
【００７２】本発明による装置及び方法は、パターン感
度故障についての検査に用いることができる。パターン
感度故障は、パッシブ・パターンのこともアクティブ・
パターンのこともある。パッシブ・パターン感度故障
は、セルの値のパターンがセルへの値の書込みを妨げる
ような故障である。パッシブ・パターン感度故障のパタ
ーンは、図１４に示されている。この図では、セルの状
態Ａ、Ｂ、Ｃ、及びＤがセルＥの状態を決定する。すな
わち、Ａ＝Ｂ＝Ｃ＝Ｄ＝０ ＝＞ Ｅ＝０である。アク
ティブ・パターン感度故障は、１つのメモリ・セルの値
の変化が別のセルに格納された値を変える原因となる場
合に生じる。すなわち、Ａ＝Ｂ＝Ｃ ≠＞Ｄ、Ｅである
が、Ｄ↑＝＞Ｅ↑である。
度故障についての検査に用いることができる。パターン
感度故障は、パッシブ・パターンのこともアクティブ・
パターンのこともある。パッシブ・パターン感度故障
は、セルの値のパターンがセルへの値の書込みを妨げる
ような故障である。パッシブ・パターン感度故障のパタ
ーンは、図１４に示されている。この図では、セルの状
態Ａ、Ｂ、Ｃ、及びＤがセルＥの状態を決定する。すな
わち、Ａ＝Ｂ＝Ｃ＝Ｄ＝０ ＝＞ Ｅ＝０である。アク
ティブ・パターン感度故障は、１つのメモリ・セルの値
の変化が別のセルに格納された値を変える原因となる場
合に生じる。すなわち、Ａ＝Ｂ＝Ｃ ≠＞Ｄ、Ｅである
が、Ｄ↑＝＞Ｅ↑である。
【００７３】パッシブ・パターン感度故障は、隣接する
メモリ・セルＡ、Ｂ、Ｃ、Ｄの内容を｛０，１｝から設
定し、ベース・セルＥをＥ＝↑及びＥ＝↓に設定し、そ
してベース・セルＥを読取ることにより検査される。パ
ッシブ・パターン感度故障については、セルＥの内容の
測定値が周囲のセルの内容の関数であり、しかも検査プ
ログラムにより設定される値によらないことが予想され
る。アクティブ・パターン感度故障では、隣接する４個
のセルのうち３個（すなわち、４個のセルＡ、Ｂ、Ｃ、
Ｄのうちの３個）及びベース・セルを一定値とする。そ
の後、残りの隣接するセルを変化させ、そしてこれによ
りベース・セルＥの内容が変るか否かを調べる。パッシ
ブ・パターン感度故障の検査は、ｎをセルの数とすると
６５ｎ回の検査を必要とする。アクティブ・パターン感
度故障の検査は、ｎをセルの数とすると１００ｎ回の検
査を必要とする。
メモリ・セルＡ、Ｂ、Ｃ、Ｄの内容を｛０，１｝から設
定し、ベース・セルＥをＥ＝↑及びＥ＝↓に設定し、そ
してベース・セルＥを読取ることにより検査される。パ
ッシブ・パターン感度故障については、セルＥの内容の
測定値が周囲のセルの内容の関数であり、しかも検査プ
ログラムにより設定される値によらないことが予想され
る。アクティブ・パターン感度故障では、隣接する４個
のセルのうち３個（すなわち、４個のセルＡ、Ｂ、Ｃ、
Ｄのうちの３個）及びベース・セルを一定値とする。そ
の後、残りの隣接するセルを変化させ、そしてこれによ
りベース・セルＥの内容が変るか否かを調べる。パッシ
ブ・パターン感度故障の検査は、ｎをセルの数とすると
６５ｎ回の検査を必要とする。アクティブ・パターン感
度故障の検査は、ｎをセルの数とすると１００ｎ回の検
査を必要とする。
【００７４】上記の集積回路チップに対する検査及び検
査手順は、集積回路チップが実際にファンアウトや遅延
の影響を受けながら機能する環境よりも厳しい環境にお
いて行われる。この点は、既存の検査手順よりも特に有
益である。以上、本発明について一好適例に関して記載
したが、本発明の範囲をこれに限定するものではない。
査手順は、集積回路チップが実際にファンアウトや遅延
の影響を受けながら機能する環境よりも厳しい環境にお
いて行われる。この点は、既存の検査手順よりも特に有
益である。以上、本発明について一好適例に関して記載
したが、本発明の範囲をこれに限定するものではない。
【００７５】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００７６】１）第１の複数のＩ／Ｏ接点と、電源接点
と、接地接点とを有する集積回路半導体チップを検査す
る方法であって、ａ）１．高い面導電性の表面を有し、
前記第１の複数の接点に対応する第２の複数の接点と、
該第２の複数の接点に検査信号を供給する信号ライン手
段とを具備するバーンイン・ボード・テスタと、２．前
記集積回路チップを前記バーンイン・ボード・テスタに
設置し、該集積回路回路チップに押圧力を与え、そして
検査終了時に該バーンイン・ボード・テスタから該集積
回路チップを取外すための手段と、３．検査中に前記集
積回路チップを加熱するための加熱手段とを含むチップ
検査システムを設けるステップと、ｂ）前記集積回路チ
ップの前記第１の複数の接点を前記チップ検査システム
上の前記第２の複数の接点と導電的に接触させるステッ
プと、ｃ）前記集積回路チップの前記第１の複数の接点
と前記バーンイン・ボード・テスタ上の前記複数の第２
の接点との間を低インピーダンスで接触させるための押
圧力を該集積回路チップに与えるステップと、ｄ）検査
信号入力ベクトルを前記集積回路チップへ送り、該集積
回路チップから検査信号出力ベクトルを受信するステッ
プと、ｅ）前記集積回路チップの前記バーンイン・ボー
ド・テスタから遠い方の表面に真空を与え、かつ該バー
ンイン・ボード・テスタと該集積回路チップとの間に正
の圧力を与えて該集積回路チップを該バーンイン・ボー
ド・テスタから取外すステップと、ｆ）不合格の集積回
路チップと合格の集積回路チップとを分別するステップ
とを有する集積回路チップを検査する方法。 ２）前記集積回路チップの前記第１の複数の接点が、ハ
ンダ、２００℃以下の融点をもつ低融点合金、ソルダ・
ボール、ハンダ付合金バンプ及びボール、Ａｕ、Ａｇ、
Ｃｕ又はＡｌ等の導電性金属の接点、Ｃ４（controlled
collapse chipconnector）ボール、並びにワイヤ・リ
ード・ボンディング及びテープ自動化ボンディングのた
めのパッドからなるグループから選択される上記１）に
記載の方法。 ３）前記高い面導電性の第２の複数の接点が、柱状デン
ドライト及びポリマーコア円錐状コネクタからなるグル
ープから選択される上記１）に記載の方法。 ４）前記高い面導電性の第２の複数の接点が、平滑なＰ
ｄ膜上の多孔性の柱状Ｐｄからなる柱状デンドライトで
ある上記３）に記載の方法。 ５）前記柱状Ｐｄデンドライトが、約１０乃至１００μ
ｍの高さと約２００乃至５００デンドライト／ｍｍ2の
密度を有する上記４）に記載の方法。 ６）前記多孔性の柱状Ｐｄが、２相パルス化電気めっき
により電着される上記５）に記載の方法。 ７）ａ）前記集積回路チップの前記第１の複数の接点
が、ハンダ、２００℃以下の融点をもつ低融点合金、ソ
ルダ・ボール、ハンダ付合金バンプ及びボール、Ａｕ、
Ａｇ、Ｃｕ又はＡｌ等の導電性金属の接点、Ｃ４（cont
rolled collapsechip connector）ボール、並びにワイ
ヤ・リード・ボンディング及びテープ自動化ボンディン
グのためのパッドからなるグループから選択され、ｂ）
前記高い面導電性の第２の複数の接点が、平滑なＰｄ膜
上の多孔性の柱状Ｐｄからなる柱状デンドライトであっ
て、ｃ）１．前記集積回路チップの前記第１の複数の接
点と前記バーンイン・ボード・テスタ上の前記複数の第
２の接点との間を低インピーダンスで接触させるための
押圧力を該集積回路チップに与え、該押圧力が、該第１
の複数の接点と該第２の複数の接点との間の吸着に影響
を及すステップと、２．前記集積回路チップの前記バー
ンイン・ボード・テスタから遠い方の表面に真空を与
え、かつ該バーンイン・ボード・テスタと該集積回路チ
ップとの間に正の圧力を与えて、該集積回路チップ上の
第１の複数の接点と該バーンイン・ボード・テスタ上の
第２の複数の接点との間の吸着を壊し、それにより該集
積回路チップを該バーンイン・ボードテスタから離すス
テップとを有する上記１）に記載の方法。 ８）第１の複数のＩ／Ｏ接点、電源接点、及び接地接点
を有し、前記接点が、ハンダ、２００℃以下の融点をも
つ低融点合金、ソルダ・ボール、ハンダ付合金バンプ及
びボール、Ａｕ、Ａｇ、Ｃｕ又はＡｌ等の導電性金属の
接点、Ｃ４（controlled collapse chip connector）ボ
ール、並びにワイヤ・リード・ボンディング及びテープ
自動化ボンディングのためのパッドからなるグループか
ら選択される集積回路チップを検査する方法であって、
ａ）１．高い面導電性の表面を有しかつ平滑なＰｄ膜上
の多孔性の柱状Ｐｄからなる柱状デンドライトを含む前
記第１の複数の接点に対応する第２の複数の接点と、該
第２の複数の接点に検査信号を供給する信号ライン手段
とを具備するバーンイン・ボード・テスタと、２．前記
集積回路チップを前記バーンイン・ボード・テスタに設
置し、該集積回路回路チップに押圧力を与え、そして検
査終了時に該バーンイン・ボード・テスタから該集積回
路チップを取外すための手段と、３．検査中に前記集積
回路チップを加熱するための加熱手段とを含むチップ検
査システムを設けるステップと、ｂ）前記集積回路チッ
プの前記第１の複数の接点を前記チップ検査システム上
の前記第２の複数の接点と導電的に接触させるステップ
と、ｃ）前記集積回路チップの前記第１の複数の接点と
前記バーンイン・ボード・テスタ上の前記複数の第２の
接点との間を低インピーダンスで接触させ、また該第１
の複数の接点と該第２の複数の接点との間の吸着に影響
を及す押圧力を該集積回路チップに与えるステップと、
ｄ）検査信号入力ベクトルを前記集積回路チップへ送
り、該集積回路チップから検査信号出力ベクトルを受信
するステップと、ｅ）前記集積回路チップの前記バーン
イン・ボード・テスタから遠い方の表面に真空を与え、
かつ該バーンイン・ボード・テスタと該集積回路チップ
との間に正の圧力を与えることにより、該集積回路チッ
プ上の第１の複数の接点と該バーンイン・ボード・テス
タ上の第２の複数の接点の間の吸着を壊し、それにより
該集積回路チップを該バーンイン・ボード・テスタから
取外すステップと、ｆ）不合格の集積回路チップと合格
の集積回路チップとを分別するステップとを有する集積
回路チップを検査する方法。 ９）第１の複数のＩ／Ｏ接点と、電源接点と、接地接点
とを有する集積回路半導体チップを検査する方法であっ
て、ａ）１．高い面導電性の表面を有し、前記第１の複
数の接点に対応する第２の複数の接点と、該第２の複数
の接点に検査信号を供給する信号ライン手段とを具備す
るバーンイン・ボード・テスタと、２．前記集積回路チ
ップを前記バーンイン・ボード・テスタに設置し、該集
積回路回路チップに押圧力を与え、そして検査終了時に
該バーンイン・ボード・テスタから該集積回路チップを
取外すための手段と、３．検査中に前記集積回路チップ
を加熱するための加熱手段とを含むチップ検査システム
を設けるステップと、ｂ）前記集積回路チップの前記第
１の複数の接点を前記チップ検査システム上の前記第２
の複数の接点と導電的に接触させるステップと、ｃ）前
記集積回路チップの前記第１の複数の接点と前記バーン
イン・ボード・テスタ上の前記複数の第２の接点との間
を低インピーダンスで接触させるための押圧力を該集積
回路チップに与えるステップと、ｄ）検査信号入力ベク
トルを前記集積回路チップへ送り、該集積回路チップか
ら検査信号出力ベクトルを受信するステップと、ｅ）前
記集積回路チップの前記バーンイン・ボード・テスタか
ら遠い方の表面に真空を与え、かつ該バーンイン・ボー
ド・テスタと該集積回路チップとの間に正の圧力を与え
て該集積回路チップを該バーンイン・ボード・テスタか
ら取外すステップと、ｆ）高速の集積回路チップと低速
の集積回路チップとを分別するステップとを有する集積
回路チップを検査する方法。 １０）第１の複数のＩ／Ｏ接点、電源接点、及び接地接
点を有し、前記接点が、ハンダ、２００℃以下の融点を
もつ低融点合金、ソルダ・ボール、ハンダ付合金バンプ
及びボール、Ａｕ、Ａｇ、Ｃｕ又はＡｌ等の導電性金属
の接点、Ｃ４（controlled collapse chip connector）
ボール、並びにワイヤ・リード・ボンディング及びテー
プ自動化ボンディングのためのパッドからなるグループ
から選択される集積回路チップを検査する方法であっ
て、ａ）１．高い面導電性の表面を有しかつ平滑なＰｄ
膜上の多孔性の柱状Ｐｄからなる柱状デンドライトを含
む前記第１の複数の接点に対応する第２の複数の接点
と、該第２の複数の接点に検査信号を供給する信号ライ
ン手段とを具備するバーンイン・ボード・テスタと、
２．前記集積回路チップを前記バーンイン・ボード・テ
スタに設置し、該集積回路回路チップに押圧力を与え、
そして検査終了時に該バーンイン・ボード・テスタから
該集積回路チップを取外すための手段と、３．検査中に
前記集積回路チップを加熱するための加熱手段とを含む
チップ検査システムを設けるステップと、ｂ）前記集積
回路チップの前記第１の複数の接点を前記チップ検査シ
ステム上の前記第２の複数の接点と導電的に接触させる
ステップと、ｃ）前記集積回路チップの前記第１の複数
の接点と前記バーンイン・ボード・テスタ上の前記複数
の第２の接点との間を低インピーダンスで接触させ、ま
た該第１の複数の接点と該第２の複数の接点との間の吸
着に影響を及す押圧力を該集積回路チップに与えるステ
ップと、ｄ）検査信号入力ベクトルを前記集積回路チッ
プへ送り、該集積回路チップから検査信号出力ベクトル
を受信するステップと、ｅ）前記集積回路チップの前記
バーンイン・ボード・テスタから遠い方の表面に真空を
与え、かつ該バーンイン・ボード・テスタと該集積回路
チップとの間に正の圧力を与えることにより、該集積回
路チップ上の第１の複数の接点と該バーンイン・ボード
・テスタ上の第２の複数の接点の間の吸着を壊し、それ
により該集積回路チップを該バーンイン・ボード・テス
タから取外すステップと、ｆ）高速の集積回路チップと
低速の集積回路チップとを分別するステップとを有する
集積回路チップを検査する方法。 １１）１．高い面導電性の表面を有し、前記第１の複数
の接点に対応する第２の複数の接点と、該第２の複数の
接点に検査信号を供給する信号ライン手段とを具備する
バーンイン・ボード・テスタと、２．前記集積回路チッ
プを前記バーンイン・ボード・テスタに設置し、該集積
回路回路チップに押圧力を与え、そして検査終了時に該
バーンイン・ボード・テスタから該集積回路チップを取
外すための手段と、３．検査中に前記集積回路チップを
加熱するための加熱手段とを有する集積回路チップ検査
システム。
と、接地接点とを有する集積回路半導体チップを検査す
る方法であって、ａ）１．高い面導電性の表面を有し、
前記第１の複数の接点に対応する第２の複数の接点と、
該第２の複数の接点に検査信号を供給する信号ライン手
段とを具備するバーンイン・ボード・テスタと、２．前
記集積回路チップを前記バーンイン・ボード・テスタに
設置し、該集積回路回路チップに押圧力を与え、そして
検査終了時に該バーンイン・ボード・テスタから該集積
回路チップを取外すための手段と、３．検査中に前記集
積回路チップを加熱するための加熱手段とを含むチップ
検査システムを設けるステップと、ｂ）前記集積回路チ
ップの前記第１の複数の接点を前記チップ検査システム
上の前記第２の複数の接点と導電的に接触させるステッ
プと、ｃ）前記集積回路チップの前記第１の複数の接点
と前記バーンイン・ボード・テスタ上の前記複数の第２
の接点との間を低インピーダンスで接触させるための押
圧力を該集積回路チップに与えるステップと、ｄ）検査
信号入力ベクトルを前記集積回路チップへ送り、該集積
回路チップから検査信号出力ベクトルを受信するステッ
プと、ｅ）前記集積回路チップの前記バーンイン・ボー
ド・テスタから遠い方の表面に真空を与え、かつ該バー
ンイン・ボード・テスタと該集積回路チップとの間に正
の圧力を与えて該集積回路チップを該バーンイン・ボー
ド・テスタから取外すステップと、ｆ）不合格の集積回
路チップと合格の集積回路チップとを分別するステップ
とを有する集積回路チップを検査する方法。 ２）前記集積回路チップの前記第１の複数の接点が、ハ
ンダ、２００℃以下の融点をもつ低融点合金、ソルダ・
ボール、ハンダ付合金バンプ及びボール、Ａｕ、Ａｇ、
Ｃｕ又はＡｌ等の導電性金属の接点、Ｃ４（controlled
collapse chipconnector）ボール、並びにワイヤ・リ
ード・ボンディング及びテープ自動化ボンディングのた
めのパッドからなるグループから選択される上記１）に
記載の方法。 ３）前記高い面導電性の第２の複数の接点が、柱状デン
ドライト及びポリマーコア円錐状コネクタからなるグル
ープから選択される上記１）に記載の方法。 ４）前記高い面導電性の第２の複数の接点が、平滑なＰ
ｄ膜上の多孔性の柱状Ｐｄからなる柱状デンドライトで
ある上記３）に記載の方法。 ５）前記柱状Ｐｄデンドライトが、約１０乃至１００μ
ｍの高さと約２００乃至５００デンドライト／ｍｍ2の
密度を有する上記４）に記載の方法。 ６）前記多孔性の柱状Ｐｄが、２相パルス化電気めっき
により電着される上記５）に記載の方法。 ７）ａ）前記集積回路チップの前記第１の複数の接点
が、ハンダ、２００℃以下の融点をもつ低融点合金、ソ
ルダ・ボール、ハンダ付合金バンプ及びボール、Ａｕ、
Ａｇ、Ｃｕ又はＡｌ等の導電性金属の接点、Ｃ４（cont
rolled collapsechip connector）ボール、並びにワイ
ヤ・リード・ボンディング及びテープ自動化ボンディン
グのためのパッドからなるグループから選択され、ｂ）
前記高い面導電性の第２の複数の接点が、平滑なＰｄ膜
上の多孔性の柱状Ｐｄからなる柱状デンドライトであっ
て、ｃ）１．前記集積回路チップの前記第１の複数の接
点と前記バーンイン・ボード・テスタ上の前記複数の第
２の接点との間を低インピーダンスで接触させるための
押圧力を該集積回路チップに与え、該押圧力が、該第１
の複数の接点と該第２の複数の接点との間の吸着に影響
を及すステップと、２．前記集積回路チップの前記バー
ンイン・ボード・テスタから遠い方の表面に真空を与
え、かつ該バーンイン・ボード・テスタと該集積回路チ
ップとの間に正の圧力を与えて、該集積回路チップ上の
第１の複数の接点と該バーンイン・ボード・テスタ上の
第２の複数の接点との間の吸着を壊し、それにより該集
積回路チップを該バーンイン・ボードテスタから離すス
テップとを有する上記１）に記載の方法。 ８）第１の複数のＩ／Ｏ接点、電源接点、及び接地接点
を有し、前記接点が、ハンダ、２００℃以下の融点をも
つ低融点合金、ソルダ・ボール、ハンダ付合金バンプ及
びボール、Ａｕ、Ａｇ、Ｃｕ又はＡｌ等の導電性金属の
接点、Ｃ４（controlled collapse chip connector）ボ
ール、並びにワイヤ・リード・ボンディング及びテープ
自動化ボンディングのためのパッドからなるグループか
ら選択される集積回路チップを検査する方法であって、
ａ）１．高い面導電性の表面を有しかつ平滑なＰｄ膜上
の多孔性の柱状Ｐｄからなる柱状デンドライトを含む前
記第１の複数の接点に対応する第２の複数の接点と、該
第２の複数の接点に検査信号を供給する信号ライン手段
とを具備するバーンイン・ボード・テスタと、２．前記
集積回路チップを前記バーンイン・ボード・テスタに設
置し、該集積回路回路チップに押圧力を与え、そして検
査終了時に該バーンイン・ボード・テスタから該集積回
路チップを取外すための手段と、３．検査中に前記集積
回路チップを加熱するための加熱手段とを含むチップ検
査システムを設けるステップと、ｂ）前記集積回路チッ
プの前記第１の複数の接点を前記チップ検査システム上
の前記第２の複数の接点と導電的に接触させるステップ
と、ｃ）前記集積回路チップの前記第１の複数の接点と
前記バーンイン・ボード・テスタ上の前記複数の第２の
接点との間を低インピーダンスで接触させ、また該第１
の複数の接点と該第２の複数の接点との間の吸着に影響
を及す押圧力を該集積回路チップに与えるステップと、
ｄ）検査信号入力ベクトルを前記集積回路チップへ送
り、該集積回路チップから検査信号出力ベクトルを受信
するステップと、ｅ）前記集積回路チップの前記バーン
イン・ボード・テスタから遠い方の表面に真空を与え、
かつ該バーンイン・ボード・テスタと該集積回路チップ
との間に正の圧力を与えることにより、該集積回路チッ
プ上の第１の複数の接点と該バーンイン・ボード・テス
タ上の第２の複数の接点の間の吸着を壊し、それにより
該集積回路チップを該バーンイン・ボード・テスタから
取外すステップと、ｆ）不合格の集積回路チップと合格
の集積回路チップとを分別するステップとを有する集積
回路チップを検査する方法。 ９）第１の複数のＩ／Ｏ接点と、電源接点と、接地接点
とを有する集積回路半導体チップを検査する方法であっ
て、ａ）１．高い面導電性の表面を有し、前記第１の複
数の接点に対応する第２の複数の接点と、該第２の複数
の接点に検査信号を供給する信号ライン手段とを具備す
るバーンイン・ボード・テスタと、２．前記集積回路チ
ップを前記バーンイン・ボード・テスタに設置し、該集
積回路回路チップに押圧力を与え、そして検査終了時に
該バーンイン・ボード・テスタから該集積回路チップを
取外すための手段と、３．検査中に前記集積回路チップ
を加熱するための加熱手段とを含むチップ検査システム
を設けるステップと、ｂ）前記集積回路チップの前記第
１の複数の接点を前記チップ検査システム上の前記第２
の複数の接点と導電的に接触させるステップと、ｃ）前
記集積回路チップの前記第１の複数の接点と前記バーン
イン・ボード・テスタ上の前記複数の第２の接点との間
を低インピーダンスで接触させるための押圧力を該集積
回路チップに与えるステップと、ｄ）検査信号入力ベク
トルを前記集積回路チップへ送り、該集積回路チップか
ら検査信号出力ベクトルを受信するステップと、ｅ）前
記集積回路チップの前記バーンイン・ボード・テスタか
ら遠い方の表面に真空を与え、かつ該バーンイン・ボー
ド・テスタと該集積回路チップとの間に正の圧力を与え
て該集積回路チップを該バーンイン・ボード・テスタか
ら取外すステップと、ｆ）高速の集積回路チップと低速
の集積回路チップとを分別するステップとを有する集積
回路チップを検査する方法。 １０）第１の複数のＩ／Ｏ接点、電源接点、及び接地接
点を有し、前記接点が、ハンダ、２００℃以下の融点を
もつ低融点合金、ソルダ・ボール、ハンダ付合金バンプ
及びボール、Ａｕ、Ａｇ、Ｃｕ又はＡｌ等の導電性金属
の接点、Ｃ４（controlled collapse chip connector）
ボール、並びにワイヤ・リード・ボンディング及びテー
プ自動化ボンディングのためのパッドからなるグループ
から選択される集積回路チップを検査する方法であっ
て、ａ）１．高い面導電性の表面を有しかつ平滑なＰｄ
膜上の多孔性の柱状Ｐｄからなる柱状デンドライトを含
む前記第１の複数の接点に対応する第２の複数の接点
と、該第２の複数の接点に検査信号を供給する信号ライ
ン手段とを具備するバーンイン・ボード・テスタと、
２．前記集積回路チップを前記バーンイン・ボード・テ
スタに設置し、該集積回路回路チップに押圧力を与え、
そして検査終了時に該バーンイン・ボード・テスタから
該集積回路チップを取外すための手段と、３．検査中に
前記集積回路チップを加熱するための加熱手段とを含む
チップ検査システムを設けるステップと、ｂ）前記集積
回路チップの前記第１の複数の接点を前記チップ検査シ
ステム上の前記第２の複数の接点と導電的に接触させる
ステップと、ｃ）前記集積回路チップの前記第１の複数
の接点と前記バーンイン・ボード・テスタ上の前記複数
の第２の接点との間を低インピーダンスで接触させ、ま
た該第１の複数の接点と該第２の複数の接点との間の吸
着に影響を及す押圧力を該集積回路チップに与えるステ
ップと、ｄ）検査信号入力ベクトルを前記集積回路チッ
プへ送り、該集積回路チップから検査信号出力ベクトル
を受信するステップと、ｅ）前記集積回路チップの前記
バーンイン・ボード・テスタから遠い方の表面に真空を
与え、かつ該バーンイン・ボード・テスタと該集積回路
チップとの間に正の圧力を与えることにより、該集積回
路チップ上の第１の複数の接点と該バーンイン・ボード
・テスタ上の第２の複数の接点の間の吸着を壊し、それ
により該集積回路チップを該バーンイン・ボード・テス
タから取外すステップと、ｆ）高速の集積回路チップと
低速の集積回路チップとを分別するステップとを有する
集積回路チップを検査する方法。 １１）１．高い面導電性の表面を有し、前記第１の複数
の接点に対応する第２の複数の接点と、該第２の複数の
接点に検査信号を供給する信号ライン手段とを具備する
バーンイン・ボード・テスタと、２．前記集積回路チッ
プを前記バーンイン・ボード・テスタに設置し、該集積
回路回路チップに押圧力を与え、そして検査終了時に該
バーンイン・ボード・テスタから該集積回路チップを取
外すための手段と、３．検査中に前記集積回路チップを
加熱するための加熱手段とを有する集積回路チップ検査
システム。
【００７７】
【発明の効果】本発明により、高速、再生可能、低コス
ト及び高スループットである集積回路チップの検査が可
能になる。さらに本発明により、チップの位置調整を容
易にしかつ一時的な取付けと検査後の取外しを容易にす
ることが可能な、高速、再生可能、低コスト及び高スル
ープットである集積回路チップの検査のための方法及び
装置が提供される。
ト及び高スループットである集積回路チップの検査が可
能になる。さらに本発明により、チップの位置調整を容
易にしかつ一時的な取付けと検査後の取外しを容易にす
ることが可能な、高速、再生可能、低コスト及び高スル
ープットである集積回路チップの検査のための方法及び
装置が提供される。
【図１】デンドライト・コネクタを表す断面図である。
【図２】本発明の方法の流れ図である。
【図３】本発明のプロセス及びシステムを示す斜視図で
ある。
ある。
【図４】本発明のバーンイン・ボード・テスタの部分断
面図である。
面図である。
【図５】本発明の方法及びシステムにおいて有用な加熱
部品の斜視図である。
部品の斜視図である。
【図６】図５の加熱部品の底面の斜視図である。
【図７】本発明の方法及びシステムにおいて有用なチッ
プ挿入及び押圧器具の一例の図である。
プ挿入及び押圧器具の一例の図である。
【図８】図７と同じ器具の図である。
【図９】本発明の方法及びシステムにおいて有用なチッ
プ挿入及び押圧器具の別の例の図である。
プ挿入及び押圧器具の別の例の図である。
【図１０】図９と同じ器具の図である。
【図１１】集積回路チップをバーンイン・ボード・テス
タから取外すために真空及び高圧を順次適用する器具の
図である。
タから取外すために真空及び高圧を順次適用する器具の
図である。
【図１２】複数用バーンイン・ボード・テスタ
【図１３】検査ベクトルを描くために用いられるＲＡＭ
及びデコーダの回路図である。
及びデコーダの回路図である。
【図１４】ＲＡＭセル内のパッシブ故障を表す図であ
る。
る。
【図１５】ＲＡＭセル内のアクティブ故障を表す図であ
る。
る。
【図１６】従来の「オン／オフ」電気めっき法におけ
る、時間に対する電圧を表す図である。
る、時間に対する電圧を表す図である。
【図１７】本発明の好適例の反転法における、時間に対
する電圧を表す図である。
する電圧を表す図である。
１１ バーンイン・ボード １３ デンドライト接点 ３１ 集積回路チップ ５１ 加熱部品 ５５ 電力ケーブル ５７ フィーダ・ケーブル ５９ スロット ６３ 熱フレーム ６５ ヒータ ９１ 押圧器具
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー・ポール・イングラハム アメリカ合衆国13760 ニューヨーク州、 エンディコット、チューダー・ドライブ 20 (72)発明者 チャールズ・ロバート・ラム アメリカ合衆国13760 ニューヨーク州、 エンドウエル、アイアンウッド・ドライブ 2929 (72)発明者 マイケル・デビッド・ロウエル アメリカ合衆国13760 ニューヨーク州、 エンディコット、ウオーカー・ロード 615 (72)発明者 ボーヤ・リスタ・マルコビッチ アメリカ合衆国13760 ニューヨーク州、 エンドウエル、ジョエル・ドライブ 3611 (72)発明者 ウオルフガング・マイヤー アメリカ合衆国12603 ニューヨーク州、 ポウキプシー、ベントン・ロード 11 (72)発明者 リチャード・ジェラルド・マーフィー アメリカ合衆国13905 ニューヨーク州、 ビンハムトン、ボーランド・ロード 14 (72)発明者 マーク・ビンセント・ピエルソン アメリカ合衆国13901 ニューヨーク州、 ビンハムトン、ホスピタル・ヒル・ロード 65 (72)発明者 タマー・アレーン・パワーズ アメリカ合衆国13760 ニューヨーク州、 エンディコット、イー・キャンプビル・ロ ード 1656 (72)発明者 ティモシー・ショウン・レニー アメリカ合衆国05490 バーモント州、ア ンダーヒル・センター、アイリッシュ・セ トルメント・ロード、ピー・オー・ボック ス ワンオーシックス （番地なし) (72)発明者 スコット・デビッド・レイノルズ アメリカ合衆国13760 ニューヨーク州、 エンドウエル、ローズウッド・テラス 844 (72)発明者 バーガット・ガレブ・サマキア アメリカ合衆国13811 ニューヨーク州、 ニューアーク・バレイ、ベイリー・ホロ ウ・ロード 218 (72)発明者 ウエイン・ラッセル・ストア アメリカ合衆国18821 ペンシルバニア州、 グレイト・ベンド、アール・ディ・ナンバ ーワン、ボックス フィフティフォー （番地なし)
Claims (11)
- 【請求項１】第１の複数のＩ／Ｏ接点と、電源接点と、
接地接点とを有する集積回路半導体チップを検査する方
法であって、 ａ）１）高い面導電性の表面を有し、前記第１の複数の
接点に対応する第２の複数の接点と、該第２の複数の接
点に検査信号を供給する信号ライン手段とを具備するバ
ーンイン・ボード・テスタと、 ２）前記集積回路チップを前記バーンイン・ボード・テ
スタに設置し、該集積回路回路チップに押圧力を与え、
そして検査終了時に該バーンイン・ボード・テスタから
該集積回路チップを取外すための手段と、 ３）検査中に前記集積回路チップを加熱するための加熱
手段とを含むチップ検査システムを設けるステップと、 ｂ）前記集積回路チップの前記第１の複数の接点を前記
チップ検査システム上の前記第２の複数の接点と導電的
に接触させるステップと、 ｃ）前記集積回路チップの前記第１の複数の接点と前記
バーンイン・ボード・テスタ上の前記複数の第２の接点
との間を低インピーダンスで接触させるための押圧力を
該集積回路チップに与えるステップと、 ｄ）検査信号入力ベクトルを前記集積回路チップへ送
り、該集積回路チップから検査信号出力ベクトルを受信
するステップと、 ｅ）前記集積回路チップの前記バーンイン・ボード・テ
スタから遠い方の表面に真空を与え、かつ該バーンイン
・ボード・テスタと該集積回路チップとの間に正の圧力
を与えて該集積回路チップを該バーンイン・ボード・テ
スタから取外すステップと、 ｆ）不合格の集積回路チップと合格の集積回路チップと
を分別するステップとを有する集積回路チップを検査す
る方法。 - 【請求項２】前記集積回路チップの前記第１の複数の接
点が、ハンダ、２００℃以下の融点をもつ低融点合金、
ソルダ・ボール、ハンダ付合金バンプ及びボール、Ａ
ｕ、Ａｇ、Ｃｕ又はＡｌ等の導電性金属の接点、Ｃ４
（controlled collapse chip connector）ボール、並び
にワイヤ・リード・ボンディング及びテープ自動化ボン
ディングのためのパッドからなるグループから選択され
る請求項１に記載の方法。 - 【請求項３】前記高い面導電性の第２の複数の接点が、
柱状デンドライト及びポリマーコア円錐状コネクタから
なるグループから選択される請求項１に記載の方法。 - 【請求項４】前記高い面導電性の第２の複数の接点が、
平滑なＰｄ膜上の多孔性の柱状Ｐｄからなる柱状デンド
ライトである請求項３に記載の方法。 - 【請求項５】前記柱状Ｐｄデンドライトが、約１０乃至
１００μｍの高さと約２００乃至５００デンドライト／
ｍｍ2の密度を有する請求項４に記載の方法。 - 【請求項６】前記多孔性の柱状Ｐｄが、２相パルス化電
気めっきにより電着される請求項５に記載の方法。 - 【請求項７】ａ）前記集積回路チップの前記第１の複数
の接点が、ハンダ、２００℃以下の融点をもつ低融点合
金、ソルダ・ボール、ハンダ付合金バンプ及びボール、
Ａｕ、Ａｇ、Ｃｕ又はＡｌ等の導電性金属の接点、Ｃ４
（controlled collapse chipconnector）ボール、並び
にワイヤ・リード・ボンディング及びテープ自動化ボン
ディングのためのパッドからなるグループから選択さ
れ、 ｂ）前記高い面導電性の第２の複数の接点が、平滑なＰ
ｄ膜上の多孔性の柱状Ｐｄからなる柱状デンドライトで
あって、 ｃ）１）前記集積回路チップの前記第１の複数の接点と
前記バーンイン・ボード・テスタ上の前記複数の第２の
接点との間を低インピーダンスで接触させるための押圧
力を該集積回路チップに与え、該押圧力が、該第１の複
数の接点と該第２の複数の接点との間の吸着に影響を及
すステップと、 ２）前記集積回路チップの前記バーンイン・ボード・テ
スタから遠い方の表面に真空を与え、かつ該バーンイン
・ボード・テスタと該集積回路チップとの間に正の圧力
を与えて、該集積回路チップ上の第１の複数の接点と該
バーンイン・ボード・テスタ上の第２の複数の接点との
間の吸着を壊し、それにより該集積回路チップを該バー
ンイン・ボードテスタから離すステップとを有する請求
項１に記載の方法。 - 【請求項８】第１の複数のＩ／Ｏ接点、電源接点、及び
接地接点を有し、前記接点が、ハンダ、２００℃以下の
融点をもつ低融点合金、ソルダ・ボール、ハンダ付合金
バンプ及びボール、Ａｕ、Ａｇ、Ｃｕ又はＡｌ等の導電
性金属の接点、Ｃ４（controlled collapse chip conne
ctor）ボール、並びにワイヤ・リード・ボンディング及
びテープ自動化ボンディングのためのパッドからなるグ
ループから選択される集積回路チップを検査する方法で
あって、 ａ）１）高い面導電性の表面を有しかつ平滑なＰｄ膜上
の多孔性の柱状Ｐｄからなる柱状デンドライトを含む前
記第１の複数の接点に対応する第２の複数の接点と、該
第２の複数の接点に検査信号を供給する信号ライン手段
とを具備するバーンイン・ボード・テスタと、 ２）前記集積回路チップを前記バーンイン・ボード・テ
スタに設置し、該集積回路回路チップに押圧力を与え、
そして検査終了時に該バーンイン・ボード・テスタから
該集積回路チップを取外すための手段と、 ３）検査中に前記集積回路チップを加熱するための加熱
手段とを含むチップ検査システムを設けるステップと、 ｂ）前記集積回路チップの前記第１の複数の接点を前記
チップ検査システム上の前記第２の複数の接点と導電的
に接触させるステップと、 ｃ）前記集積回路チップの前記第１の複数の接点と前記
バーンイン・ボード・テスタ上の前記複数の第２の接点
との間を低インピーダンスで接触させ、また該第１の複
数の接点と該第２の複数の接点との間の吸着に影響を及
す押圧力を該集積回路チップに与えるステップと、 ｄ）検査信号入力ベクトルを前記集積回路チップへ送
り、該集積回路チップから検査信号出力ベクトルを受信
するステップと、 ｅ）前記集積回路チップの前記バーンイン・ボード・テ
スタから遠い方の表面に真空を与え、かつ該バーンイン
・ボード・テスタと該集積回路チップとの間に正の圧力
を与えることにより、該集積回路チップ上の第１の複数
の接点と該バーンイン・ボード・テスタ上の第２の複数
の接点の間の吸着を壊し、それにより該集積回路チップ
を該バーンイン・ボード・テスタから取外すステップ
と、 ｆ）不合格の集積回路チップと合格の集積回路チップと
を分別するステップとを有する集積回路チップを検査す
る方法。 - 【請求項９】第１の複数のＩ／Ｏ接点と、電源接点と、
接地接点とを有する集積回路半導体チップを検査する方
法であって、 ａ）１）高い面導電性の表面を有し、前記第１の複数の
接点に対応する第２の複数の接点と、該第２の複数の接
点に検査信号を供給する信号ライン手段とを具備するバ
ーンイン・ボード・テスタと、 ２）前記集積回路チップを前記バーンイン・ボード・テ
スタに設置し、該集積回路回路チップに押圧力を与え、
そして検査終了時に該バーンイン・ボード・テスタから
該集積回路チップを取外すための手段と、 ３）検査中に前記集積回路チップを加熱するための加熱
手段とを含むチップ検査システムを設けるステップと、 ｂ）前記集積回路チップの前記第１の複数の接点を前記
チップ検査システム上の前記第２の複数の接点と導電的
に接触させるステップと、 ｃ）前記集積回路チップの前記第１の複数の接点と前記
バーンイン・ボード・テスタ上の前記複数の第２の接点
との間を低インピーダンスで接触させるための押圧力を
該集積回路チップに与えるステップと、 ｄ）検査信号入力ベクトルを前記集積回路チップへ送
り、該集積回路チップから検査信号出力ベクトルを受信
するステップと、 ｅ）前記集積回路チップの前記バーンイン・ボード・テ
スタから遠い方の表面に真空を与え、かつ該バーンイン
・ボード・テスタと該集積回路チップとの間に正の圧力
を与えて該集積回路チップを該バーンイン・ボード・テ
スタから取外すステップと、 ｆ）高速の集積回路チップと低速の集積回路チップとを
分別するステップとを有する集積回路チップを検査する
方法。 - 【請求項１０】第１の複数のＩ／Ｏ接点、電源接点、及
び接地接点を有し、前記接点が、ハンダ、２００℃以下
の融点をもつ低融点合金、ソルダ・ボール、ハンダ付合
金バンプ及びボール、Ａｕ、Ａｇ、Ｃｕ又はＡｌ等の導
電性金属の接点、Ｃ４（controlled collapse chip con
nector）ボール、並びにワイヤ・リード・ボンディング
及びテープ自動化ボンディングのためのパッドからなる
グループから選択される集積回路チップを検査する方法
であって、 ａ）１）高い面導電性の表面を有しかつ平滑なＰｄ膜上
の多孔性の柱状Ｐｄからなる柱状デンドライトを含む前
記第１の複数の接点に対応する第２の複数の接点と、該
第２の複数の接点に検査信号を供給する信号ライン手段
とを具備するバーンイン・ボード・テスタと、 ２）前記集積回路チップを前記バーンイン・ボード・テ
スタに設置し、該集積回路回路チップに押圧力を与え、
そして検査終了時に該バーンイン・ボード・テスタから
該集積回路チップを取外すための手段と、 ３）検査中に前記集積回路チップを加熱するための加熱
手段とを含むチップ検査システムを設けるステップと、 ｂ）前記集積回路チップの前記第１の複数の接点を前記
チップ検査システム上の前記第２の複数の接点と導電的
に接触させるステップと、 ｃ）前記集積回路チップの前記第１の複数の接点と前記
バーンイン・ボード・テスタ上の前記複数の第２の接点
との間を低インピーダンスで接触させ、また該第１の複
数の接点と該第２の複数の接点との間の吸着に影響を及
す押圧力を該集積回路チップに与えるステップと、 ｄ）検査信号入力ベクトルを前記集積回路チップへ送
り、該集積回路チップから検査信号出力ベクトルを受信
するステップと、 ｅ）前記集積回路チップの前記バーンイン・ボード・テ
スタから遠い方の表面に真空を与え、かつ該バーンイン
・ボード・テスタと該集積回路チップとの間に正の圧力
を与えることにより、該集積回路チップ上の第１の複数
の接点と該バーンイン・ボード・テスタ上の第２の複数
の接点の間の吸着を壊し、それにより該集積回路チップ
を該バーンイン・ボード・テスタから取外すステップ
と、 ｆ）高速の集積回路チップと低速の集積回路チップとを
分別するステップとを有する集積回路チップを検査する
方法。 - 【請求項１１】１）高い面導電性の表面を有し、前記第
１の複数の接点に対応する第２の複数の接点と、該第２
の複数の接点に検査信号を供給する信号ライン手段とを
具備するバーンイン・ボード・テスタと、 ２）前記集積回路チップを前記バーンイン・ボード・テ
スタに設置し、該集積回路回路チップに押圧力を与え、
そして検査終了時に該バーンイン・ボード・テスタから
該集積回路チップを取外すための手段と、 ３）検査中に前記集積回路チップを加熱するための加熱
手段とを有する集積回路チップ検査システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/076,069 US5420520A (en) | 1993-06-11 | 1993-06-11 | Method and apparatus for testing of integrated circuit chips |
| US076069 | 1993-06-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714891A true JPH0714891A (ja) | 1995-01-17 |
| JP2604979B2 JP2604979B2 (ja) | 1997-04-30 |
Family
ID=22129752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6081458A Expired - Lifetime JP2604979B2 (ja) | 1993-06-11 | 1994-04-20 | 集積回路チップの検査方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5420520A (ja) |
| EP (1) | EP0631149A1 (ja) |
| JP (1) | JP2604979B2 (ja) |
| KR (1) | KR970004079B1 (ja) |
| CA (1) | CA2120557A1 (ja) |
| TW (1) | TW244399B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7614884B2 (en) | 2007-05-23 | 2009-11-10 | Japan Aviation Electronics Industry, Limited | Connector connectable with low contact pressure |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828812B2 (en) * | 1991-06-04 | 2004-12-07 | Micron Technology, Inc. | Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections |
| US5578934A (en) * | 1991-06-04 | 1996-11-26 | Micron Technology, Inc. | Method and apparatus for testing unpackaged semiconductor dice |
| CA2110472C (en) * | 1993-03-01 | 1999-08-10 | Anilkumar Chinuprasad Bhatt | Method and apparatus for in-situ testing of integrated circuit chips |
| KR100291110B1 (ko) * | 1993-06-19 | 2001-06-01 | 히가시 데쓰로 | 프로우브장치 및 그것을 사용한 피검사체의 검사방법 |
| US6025732A (en) * | 1993-07-09 | 2000-02-15 | Aehr Test Systems | Reusable die carrier for burn-in and burn-in process |
| US5478779A (en) | 1994-03-07 | 1995-12-26 | Micron Technology, Inc. | Electrically conductive projections and semiconductor processing method of forming same |
| US6414506B2 (en) | 1993-09-03 | 2002-07-02 | Micron Technology, Inc. | Interconnect for testing semiconductor dice having raised bond pads |
| US5326428A (en) * | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
| JP2725615B2 (ja) * | 1994-10-31 | 1998-03-11 | 日本電気株式会社 | 集積回路試験装置 |
| US5854558A (en) * | 1994-11-18 | 1998-12-29 | Fujitsu Limited | Test board for testing a semiconductor device and method of testing the semiconductor device |
| US5785535A (en) * | 1996-01-17 | 1998-07-28 | International Business Machines Corporation | Computer system with surface mount socket |
| JPH09321102A (ja) * | 1996-05-31 | 1997-12-12 | Tokyo Electron Ltd | 検査装置 |
| US5949246A (en) * | 1997-01-28 | 1999-09-07 | International Business Machines | Test head for applying signals in a burn-in test of an integrated circuit |
| US6025730A (en) * | 1997-03-17 | 2000-02-15 | Micron Technology, Inc. | Direct connect interconnect for testing semiconductor dice and wafers |
| US6016060A (en) * | 1997-03-25 | 2000-01-18 | Micron Technology, Inc. | Method, apparatus and system for testing bumped semiconductor components |
| US5962921A (en) * | 1997-03-31 | 1999-10-05 | Micron Technology, Inc. | Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps |
| US5931685A (en) * | 1997-06-02 | 1999-08-03 | Micron Technology, Inc. | Interconnect for making temporary electrical connections with bumped semiconductor components |
| JPH112657A (ja) * | 1997-06-13 | 1999-01-06 | Advantest Corp | 複合ｉｃ試験装置 |
| US6137299A (en) * | 1997-06-27 | 2000-10-24 | International Business Machines Corporation | Method and apparatus for testing integrated circuit chips |
| US6040702A (en) | 1997-07-03 | 2000-03-21 | Micron Technology, Inc. | Carrier and system for testing bumped semiconductor components |
| US6072326A (en) | 1997-08-22 | 2000-06-06 | Micron Technology, Inc. | System for testing semiconductor components |
| US7898275B1 (en) * | 1997-10-03 | 2011-03-01 | Texas Instruments Incorporated | Known good die using existing process infrastructure |
| US6833613B1 (en) | 1997-12-18 | 2004-12-21 | Micron Technology, Inc. | Stacked semiconductor package having laser machined contacts |
| US6114240A (en) * | 1997-12-18 | 2000-09-05 | Micron Technology, Inc. | Method for fabricating semiconductor components using focused laser beam |
| US6107109A (en) | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
| US6620731B1 (en) | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| US6107812A (en) * | 1998-03-05 | 2000-08-22 | International Business Machines Corporation | Apparatus and method for testing integrated circuit components of a multi-component card |
| US6288559B1 (en) * | 1998-03-30 | 2001-09-11 | International Business Machines Corporation | Semiconductor testing using electrically conductive adhesives |
| US5918107A (en) * | 1998-04-13 | 1999-06-29 | Micron Technology, Inc. | Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice |
| US6175245B1 (en) | 1998-06-25 | 2001-01-16 | International Business Machines Corporation | CMOS SOI contact integrity test method |
| US6389225B1 (en) | 1998-07-14 | 2002-05-14 | Delta Design, Inc. | Apparatus, method and system of liquid-based, wide range, fast response temperature control of electronic device |
| US6235630B1 (en) * | 1998-08-19 | 2001-05-22 | Micron Technology, Inc. | Silicide pattern structures and methods of fabricating the same |
| US6222280B1 (en) | 1999-03-22 | 2001-04-24 | Micron Technology, Inc. | Test interconnect for semiconductor components having bumped and planar contacts |
| US6437591B1 (en) | 1999-03-25 | 2002-08-20 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
| US6396291B1 (en) | 1999-04-23 | 2002-05-28 | Micron Technology, Inc. | Method for testing semiconductor components |
| US6258625B1 (en) | 1999-05-18 | 2001-07-10 | International Business Machines Corporation | Method of interconnecting electronic components using a plurality of conductive studs |
| US6285203B1 (en) | 1999-06-14 | 2001-09-04 | Micron Technology, Inc. | Test system having alignment member for aligning semiconductor components |
| DE60010890T2 (de) * | 1999-07-15 | 2005-05-19 | Delta Design, Inc., Poway | Gerät und verfahren zur temperaturkontrolle von integrierten schaltungen während der prüfung |
| US6249138B1 (en) * | 1999-11-23 | 2001-06-19 | United Microelectronics Corp. | Method for testing leakage current caused self-aligned silicide |
| US6331119B1 (en) | 1999-12-28 | 2001-12-18 | International Business Machines Corporation | Conductive adhesive having a palladium matrix interface between two metal surfaces |
| JP3711873B2 (ja) * | 2001-02-19 | 2005-11-02 | ソニーケミカル株式会社 | バンプレスｉｃチップの製造方法 |
| US6747472B2 (en) * | 2002-01-18 | 2004-06-08 | International Business Machines Corporation | Temporary device attach structure for test and burn in of microjoint interconnects and method for fabricating the same |
| US6825681B2 (en) * | 2002-07-19 | 2004-11-30 | Delta Design, Inc. | Thermal control of a DUT using a thermal control substrate |
| KR100486531B1 (ko) * | 2002-09-18 | 2005-05-03 | 엘지전자 주식회사 | 아이씨 패키지 테스트 장치 |
| US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
| US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
| US7517798B2 (en) | 2005-09-01 | 2009-04-14 | Micron Technology, Inc. | Methods for forming through-wafer interconnects and structures resulting therefrom |
| US7397258B2 (en) * | 2005-09-15 | 2008-07-08 | Advantest Corporation | Burn-in system with heating blocks accommodated in cooling blocks |
| US7282938B2 (en) * | 2005-12-05 | 2007-10-16 | Silicon Integrated Systems Corp. | Testing apparatus and method for providing temperature stress to electronic component |
| KR100739632B1 (ko) * | 2005-12-21 | 2007-07-13 | 삼성전자주식회사 | 반도체 모듈 테스트 설비 |
| US7630174B2 (en) * | 2006-01-20 | 2009-12-08 | Hitachi Global Storage Technologies Netherlands B.V. | Suspension and prober designs for recording head testing |
| US7268570B1 (en) | 2006-06-27 | 2007-09-11 | International Business Machines Corporation | Apparatus and method for customized burn-in of cores on a multicore microprocessor integrated circuit chip |
| US20080126748A1 (en) * | 2006-09-01 | 2008-05-29 | Capps Louis B | Multiple-Core Processor |
| CN101452010B (zh) * | 2007-11-30 | 2011-12-14 | 上海华虹Nec电子有限公司 | 用于芯片测试的探针卡的测试方法 |
| JP5702416B2 (ja) * | 2012-07-11 | 2015-04-15 | 本田技研工業株式会社 | 電流印加装置 |
| RU2511054C2 (ru) * | 2012-07-27 | 2014-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет имени Н.Э. Баумана (МГТУ им. Н.Э. Баумана) | Способ изготовления полупроводниковых приборов |
| US9629262B2 (en) | 2015-06-12 | 2017-04-18 | Deere & Company | Electronic assembly having alignable stacked circuit boards |
| CN110088462A (zh) | 2016-12-22 | 2019-08-02 | 维斯塔斯风力系统集团公司 | 风力涡轮发电机控制系统中的电气故障检测 |
| CN115389912B (zh) * | 2022-08-26 | 2023-08-29 | 无锡众享科技有限公司 | 一种otp mcu芯片检测装置及检测方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63297590A (ja) * | 1987-05-29 | 1988-12-05 | Nagano Pref Gov | 高速電流反転電解によるめつき方法 |
| JPH02103877A (ja) * | 1988-06-21 | 1990-04-16 | Internatl Business Mach Corp <Ibm> | 電気接続点構造 |
| JPH03131048A (ja) * | 1989-10-17 | 1991-06-04 | Toshiba Corp | ベアチップｉｃのバーンイン方法 |
| JPH04187793A (ja) * | 1990-11-20 | 1992-07-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH04217340A (ja) * | 1990-12-19 | 1992-08-07 | Toshiba Corp | ベアチップｉｃのバーンイン方法 |
| JPH04235362A (ja) * | 1991-01-09 | 1992-08-24 | Hitachi Electron Eng Co Ltd | Ｌｓｉ検査ソケット |
| JPH04326540A (ja) * | 1991-04-25 | 1992-11-16 | Tokyo Electron Ltd | プローバ |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806800A (en) * | 1972-12-26 | 1974-04-23 | Ibm | Method and apparatus for determining the location of electrically conductive members on a structure |
| US4189825A (en) * | 1975-06-04 | 1980-02-26 | Raytheon Company | Integrated test and assembly device |
| US3969813A (en) * | 1975-08-15 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Method and apparatus for removal of semiconductor chips from hybrid circuits |
| US4328286A (en) * | 1979-04-26 | 1982-05-04 | The International Nickel Co., Inc. | Electrodeposited palladium, method of preparation and electrical contact made thereby |
| US4295596A (en) * | 1979-12-19 | 1981-10-20 | Western Electric Company, Inc. | Methods and apparatus for bonding an article to a metallized substrate |
| US4552300A (en) * | 1983-05-09 | 1985-11-12 | Pace, Incorporated | Method and apparatus for soldering and desoldering leadless semiconductor modules for printed wiring boards |
| US4586252A (en) * | 1985-02-15 | 1986-05-06 | Avco Corporation | Tool for removing soldered components |
| US4752025A (en) * | 1987-05-22 | 1988-06-21 | Austin American Technology | Surface mount assembly repair terminal |
| US4820976A (en) * | 1987-11-24 | 1989-04-11 | Advanced Micro Devices, Inc. | Test fixture capable of electrically testing an integrated circuit die having a planar array of contacts |
| US4813589A (en) * | 1988-04-05 | 1989-03-21 | Palmer Harold D | Surface mounted device rework heat guide |
| US5103557A (en) * | 1988-05-16 | 1992-04-14 | Leedy Glenn J | Making and testing an integrated circuit using high density probe points |
| US5137461A (en) * | 1988-06-21 | 1992-08-11 | International Business Machines Corporation | Separable electrical connection technology |
| US4884027A (en) * | 1988-10-27 | 1989-11-28 | The United States Of America As Represented By The Secretary Of The Army | Manual microcircuit die test system |
| FR2645679B1 (fr) * | 1989-04-07 | 1994-05-06 | Onera (Off Nat Aerospatiale) | Installation de test, en particulier pour plaquettes de materiau semi-conducteur |
| US4979287A (en) * | 1989-06-13 | 1990-12-25 | Thomas & Betts Corporation | Tool for semiconductor chip removal |
| US5118299A (en) * | 1990-05-07 | 1992-06-02 | International Business Machines Corporation | Cone electrical contact |
| US5237269A (en) * | 1991-03-27 | 1993-08-17 | International Business Machines Corporation | Connections between circuit chips and a temporary carrier for use in burn-in tests |
| US5173451A (en) * | 1991-06-04 | 1992-12-22 | Micron Technology, Inc. | Soft bond for semiconductor dies |
-
1993
- 1993-06-11 US US08/076,069 patent/US5420520A/en not_active Expired - Fee Related
-
1994
- 1994-04-05 CA CA002120557A patent/CA2120557A1/en not_active Abandoned
- 1994-04-20 JP JP6081458A patent/JP2604979B2/ja not_active Expired - Lifetime
- 1994-05-09 EP EP94107216A patent/EP0631149A1/en not_active Withdrawn
- 1994-05-24 KR KR1019940011501A patent/KR970004079B1/ko not_active IP Right Cessation
- 1994-06-30 TW TW083105953A patent/TW244399B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63297590A (ja) * | 1987-05-29 | 1988-12-05 | Nagano Pref Gov | 高速電流反転電解によるめつき方法 |
| JPH02103877A (ja) * | 1988-06-21 | 1990-04-16 | Internatl Business Mach Corp <Ibm> | 電気接続点構造 |
| JPH03131048A (ja) * | 1989-10-17 | 1991-06-04 | Toshiba Corp | ベアチップｉｃのバーンイン方法 |
| JPH04187793A (ja) * | 1990-11-20 | 1992-07-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH04217340A (ja) * | 1990-12-19 | 1992-08-07 | Toshiba Corp | ベアチップｉｃのバーンイン方法 |
| JPH04235362A (ja) * | 1991-01-09 | 1992-08-24 | Hitachi Electron Eng Co Ltd | Ｌｓｉ検査ソケット |
| JPH04326540A (ja) * | 1991-04-25 | 1992-11-16 | Tokyo Electron Ltd | プローバ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7614884B2 (en) | 2007-05-23 | 2009-11-10 | Japan Aviation Electronics Industry, Limited | Connector connectable with low contact pressure |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2120557A1 (en) | 1994-12-12 |
| JP2604979B2 (ja) | 1997-04-30 |
| EP0631149A1 (en) | 1994-12-28 |
| TW244399B (ja) | 1995-04-01 |
| US5420520A (en) | 1995-05-30 |
| KR970004079B1 (ko) | 1997-03-24 |
| KR950001781A (ko) | 1995-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604979B2 (ja) | 集積回路チップの検査方法及び装置 | |
| US5528159A (en) | Method and apparatus for testing integrated circuit chips | |
| KR101411565B1 (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
| US7288953B2 (en) | Method for testing using a universal wafer carrier for wafer level die burn-in | |
| US6233184B1 (en) | Structures for wafer level test and burn-in | |
| US5539324A (en) | Universal wafer carrier for wafer level die burn-in | |
| US5659256A (en) | Method and apparatus for testing integrated circuit chips | |
| KR0130736B1 (ko) | 집적회로 칩의 제위치 검사 방법 및 장치 | |
| US5985682A (en) | Method for testing a bumped semiconductor die | |
| JPH0582616A (ja) | バーンイン試験用に回路チツプと一時キヤリアとの間の接続を行うための方法及び装置 | |
| US7511520B2 (en) | Universal wafer carrier for wafer level die burn-in | |
| KR100460471B1 (ko) | 웨이퍼 레벨 번-인 공정 및 시험 | |
| CN110136770B (zh) | 一种在应用程序中测试内存组件的测试夹具及测试方法 | |
| KR950012291B1 (ko) | 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 | |
| KR20010051757A (ko) | 반도체 장치 멀티-프로브 테스트의 초음파 어시스트 | |
| Daskiewich | Assuring Known Good Die (KGD) for Reliable, Cost Effective MCMs | |
| JPH10150080A (ja) | アクティブウェハレベル接触システム | |
| JPH1062488A (ja) | ベアチップの位置決め構造、およびこれを用いたベアチップキャリア、バーンイン装置 |