KR950001781A - 반도체 칩의 테스트 방법 및 장치 - Google Patents

반도체 칩의 테스트 방법 및 장치 Download PDF

Info

Publication number
KR950001781A
KR950001781A KR1019940011501A KR19940011501A KR950001781A KR 950001781 A KR950001781 A KR 950001781A KR 1019940011501 A KR1019940011501 A KR 1019940011501A KR 19940011501 A KR19940011501 A KR 19940011501A KR 950001781 A KR950001781 A KR 950001781A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
contacts
integrated circuit
chip
burn
Prior art date
Application number
KR1019940011501A
Other languages
English (en)
Other versions
KR970004079B1 (ko
Inventor
안스첼 모리스
파울 잉그라함 앤소니
로버트 램 챨스
데이비드 로웰 마이클
리스타 마르코비치 보야
마이르 볼프강
제랄드 머피 리차드
빈센트 피어슨 마크
알랜 포워즈 타마르
숀 레니 티모시
데이비드 레이놀즈 스코트
갈레브 사마키아 바가트
러셀 스토르 웨인
Original Assignee
윌리암 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리암 티. 엘리스
Publication of KR950001781A publication Critical patent/KR950001781A/ko
Application granted granted Critical
Publication of KR970004079B1 publication Critical patent/KR970004079B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 칩의 테스트 방법을 개시한다. 개개의 반도체 칩은 입/출력, 전원, 그리고 접지 접점을 갖는다. 본 발명의 방법에 의하면, 칩 테스트 설비 시스템이 제공된다. 칩 테스트 설비 시스템은 반도체 칩상의 접점에 대응하는 점점을 갖는다. 캐리어 접점은 덴드라이트 표면을 갖는다. 칩 접점은 칩 테스트 설비시스템상의 도체 패드와 전기적으로 접촉된다. 테스트 신호 입력 벡터는 반도체 칩의 입력단에 인가되며, 출력 신호 벡터는 반도체 칩으로부터 복원된다. 테스트 후 칩은 기판으로부터 제거된다.

Description

반도체 칩의 테스트 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 방법의 흐름도, 제 4 도는 본 발명의 번 인 테스터의 부분 단면도.

Claims (11)

  1. 제 1 다수의 입/출력, 전원, 및 접지 접점(a first plurality of I/O, power, and ground contacts)을 구비한 집적회로 반도체칩(an integrated circuit semi-conductor chip)을 테스트(test)하는 방법에 있어서, a. 집적회로 칩 테스트 시스템을 제공하는 단계로서, 상기 집적회로 칩 테스트 시스템이, (1). ⅰ. 상기 제 1 다수의 접점에 대응하며, 고표면적 표면 영역 도체 표면(high surface area conductor surfaces)을 가지는 제 2 다수의 접점과; ⅱ. 상기 제 2 다수의 접점에 테스트 신호를 공급하기 위한 신호라인 수단을 포함하는 번 인 보드 테스터(burn in board tester)와; (2). 상기 번 인 보드 테스터상에 집적회로 반도체칩을 배치하고, 상기 집적회로 반도체 칩에 압착력(compressive force)을 인가하고, 상기 테스트 종료후 상기 번 인 보드로부터 상기 집적회로 반도체 칩을 제거하기 위한 수단과; (3). 테스트 중인 반도체 칩을 가열하기 위한 가열 수단을 포함하는 단계와; b. 상기 반도체 칩의 상기 제 1 다수의 접점을 상기 칩 테스트 설비 시스템(chip test fixture system)상의 상기 제 2 다수의 접점과 전기적으로 접촉(electricallyconductive contact)시키는 단계와; c. 상기 집적회로 반도체 칩상의 상기 제 1 다수의 접점과 상기 번 인보드 테스터상의 상기 제 2 다수의 접점 사이에 낮은 임피던스 접촉을 제공하기 위해 상기 칩에 압착력의 인가(apply)하는 단계와; d. 상기 반도체 칩에 테스트 신호 입력 벡터(test signal input vectors)를 전달(pass)하고 상기 반도체 칩으로부터 테스트 신호 출력 벡터를 수신하는 단계와; e. 상기 집적회로 반도체칩의 표면에 진공을 인가하여 상기 번 인 보드 테스터로부터 이격시키며, 상기 번 인 보드 테스터와 상기 집적회로 반도체 칩 사이에 양(positive)의 압력을 인가하여 상기 번 인 보드 테스터로부터 상기 집적회로 반도체 칩을 제거하는 단계와; f. 불합격된 칩으로부터 합격한 칩을 분리(separate)하는 단계를 포함하는 반도체 칩 테스트 방법.
  2. 제 1 항에 있어서, 상기 반도체 칩의 상기 제 1 다수의 접점은 솔더(solder), 200℃ 미만의 용융점을 가지는 낮은 용융점(melting point) 합금, 솔더 볼(solder balls), 브레이징 합금 범프와 볼(brazing alloybumps and balls), 금, 은, 동, 혹은 알루미늄과 같은 전도성 금속의 접점(contacts), 제어형 컬랩스 칩커넥터(C4) 볼(controlled collapse chip connector balls), 그리고 와이어 리드 본딩(wire lead bonding) 및 테이프 자동 본딩(tape automated bonding) 패드(pads)로 구성된 그룹으로부터 선택되는 반도체 칩 테스트 방법.
  3. 제 1 항에 있어서, 상기 고표면적(high surface area) 제 2 다수의 접점은 원주형 덴드라이트와 폴리머코어 원추형 커넥터(columnar dendrites and polymer core conical connectors)로 구성된 그룹으로부터 선택되는 반도체 칩 테스트 방법.
  4. 제 3 항에 있어서, 상기 고표면적 제 2 다수의 접점은 매끄러운 Pd막 상부에 형성된 유공성의 원주형Pd(porous, columnar Pd atop a smooth Pd film)를 포함하는 반도체 칩 테스트 방법.
  5. 제 4 항에 있어서, 상기 원주형 Pd덴드라이트는 대략 10미크론 내지 100미크론의 높이와 평방 밀리미터당 대략 200 내지 500 덴드라이트의 밀도를 가지는 반도체 칩 테스트 방법.
  6. 제 5 항에 있어서, 상기 유공성의 원주형 Pd는 2-위상 펄스 전착(two phase pulsed electrodeposition)에 의해 침적(deposit)되는 반도체 칩 테스트 방법.
  7. 제 1 항에 있어서, a. 상기 제 1 다수의 접점은 솔더, 200℃ 미만의 용융점을 가지는 낮은 용융점 합금, 솔더 볼, 브레이징 합금 범프와 볼, 금, 은, 동, 혹은 알루미늄과 같은 전도성 금속의 접점, 제어형 컬랩스 칩 케넉터(C4) 볼, 그리고 와이어 리드 본딩 및 테이프 자동 본딩 패드로 구성된 그룹으로부터 선택되며; b. 상기 고표면적 제 2 다수의 접점은 매끄러운 Pd막 상부에 형성된 유공성의 원주형 Pd를 포함하며; c. 상기 방법은, (1). 상기 칩에 압착력을 인가하여 상기 집적회로 반도체 칩상의 상기 제 1 다수의 접점과 상기 번 인 보드 테스트상의 상기 제 2 다수의 접접 사이에 낮은 임피던스 접촉을 제공하되, 상기 압착력은 상기 제 1 다수의 접점과 상기 제 2 다수의 접점 사이에 접착(adhesion)을 유발하는 단계와; (2). 상기 집적회로 반도체 칩의 표면에 진공을 인가하여 상기 번 인 보드 테스트로부터 이격시키고, 상기 번 인보드 테스터와 상기 집적회로 반도체 칩 사이에 양(positive)의 압력을 인가하여 상기 집적회로 반도체 칩상의 상기 제 1 다수의 접점과 상기 번 인 보드 테스터상의 상기 제 2 다수의 접점 사이의 상기 접착을 차단(break)하므로써 상기 번 인 보드 테스터로부터 상기 집적회로 반도체 칩을 제거하는 단계를 포함하는 반도체 칩 테스트 방법.
  8. 솔더, 200℃ 이하의 용융점을 갖는 낮은 용융점 합금, 솔더 볼, 브레이징 합금 범프와 볼, 금, 은, 동, 혹은 알루미늄과 같은 전도성 금속의 접점, 제어형 컬랩스 칩 케넉터(C4) 볼, 그리고 와이어 리드 본딩 및 테이프 자동 본딩 패드로 구성된 그룹에서 선택된 제 1 다수의 입/출력, 전원, 및 접지 접점을 구비한 집적회로 반도체 칩을 테스트하는 방법에 있어서, a. 집적회로 칩 테스트 시스템을 제공하는 단계로서, 상기 집적회로 칩 테스트 시스템이, (1). ⅰ. 상기 제 1 다수의 접점에 대응하며, 고표면적 표면 영역 도체 표면을 가지며, 매끄러운 Pd막 상부에 형성된 유공성의 원주형 Pd를 포함하는 원주형 덴드라이트를 포함하는 제 2 다수의 접점과; ⅱ. 상기 제 2 다수의 접점에 테스트 신호를 공급하기 위한 신호라인 수단을 포함하는 번 인 보드 테스터와; (2). 상기 번 인 보드 테스터상에 집적회로 반도체 칩을 배치하고, 상기 집적회로 반도체 칩에 압착력을 인가하고, 상기 테스트 종료후 상기 번 인 보드로부터 상기 집적회로 반도체 칩을 제거하기 위한 수단과; (3). 테스트 중인 반도체 칩을 가열하기 위한 가열수단을 포함하는 단계와; b. 상기 반도체 칩의 상기 제 1 다수의 접점을 상기 칩 테스트 설비 시스템상의 상기 제 2 다수의 접점과 전기적으로 접촉시키는 단계와; c. 상기 집적회로 반도체 칩상의 상기 제 1 다수의 접점과 상기 번 인 보드 테스터 상의 상기 제 2 다수의 접점 사이에 낮은 임피던스 접촉을 제공하기 위해 상기 칩에 압착력을 인가하되, 상기 압착력은 상기 제 1 다수의 접점과 상기 제 2 다수의 접점 사이에 접착을 유발하는 단계와; d. 상기 반도체 칩에 테스트 신호 입력 벡터를 전달하고 상기 반도체 칩으로부터 테스트 신호 출력 벡터를 수신하는 단계와; e. 상기 집적회로 반도체 칩의 표면에 진공을 인가하여 상기 번 인 보드 테스터로부터 이격시키며, 상기 번 인 보드 테스터와 상기 집적회로 반도체 칩 사이에 양의 압력을 인가하여 상기 집적회로 반도체 칩상의 제 1 접점과 상기 번 인 보드 테스터상의 제 2 접점 사이의 상기 접착을 차단하므로써, 상기 번 인 보드 테스터로부터 상기 집적회로 반도체 칩을 제거하는 단계와; f. 불합격된 칩으로부터 합격한 칩을 분리하는 단계를 포함하는 반도체 칩 테스트 방법.
  9. 제 1 다수의 입/출력, 전원, 및 접지 접점을 구비한 집적회로 반도체 칩을 테스트하는 방법에 있어서, a. 집적회로 칩 테스트 시스템을 제공하는 단계로서, 상기 집적회로 칩 테스트 시스템이, (1). ⅰ. 상기 제 1 다수의 접점에 대응하며, 고표면적 표면 영역 도체 표면을 가지는 제 2 다수의 접점과; ⅱ. 상기 제 2 다수의 접점에 테스트 신호를 공급하기 위한 신호라인 수단을 포함하는 번 인 보드 테스터와; (2). 상기 번인 보드 테스터상에 집적회로 반도체 칩을 배치하고, 상기 집적회로 반도체 칩에 압착력을 인가하고, 상기 테스트 종료후 상기 번 인 보드로부터 상기 집적회로 반도체 칩을 제거하기 위한 수단과; (3). 테스트 중인 반도체 칩을 가열하기 위한 가열수단을 포함하는 단계와; b. 상기 반도체 칩의 상기 제 1 다수의 접점을 상기 칩 테스트 설비 시스템상의 상기 제 2 다수의 접점과 전기적으로 접촉시키는 단계와; c. 상기 집적회로 반도체 칩상의 상기 제 1 다수의 접점과 상기 번 인 보드 테스터상의 상기 제 2 다수의 접점 사이에 낮은 임피던스 접촉을 제공하기 위해 상기 칩에 압착력을 인가하는 단계와; d. 상기 반도체 칩에 테스트 신호 입력 벡터를 전달하고 상기 반도체 칩으로부터 테스트 신호 출력 벡터를 수신하는 단계와; e. 상기 집적회로 반도체 칩의 표면에 진공을 인가하여 상기 번 인 보드 테스터로부터 이격시키며, 상기 번 인 보드 테스터와 상기 집적회로 반도체 칩 사이에 양의 압력을 인가하여 상기 번 인 보드 테스터로부터 상기 집적회로 반도체 칩을 제거하는 단계와; f. 느린(저속) 칩으로부터 빠른(고속) 칩을 분리하는 단계를 포함하는반도체 칩 테스트 방법.
  10. 솔더, 200℃ 이하의 용융점을 갖는 낮은 용융점 합금, 솔더 볼, 브레징 합금 범프 및 볼, 금, 은, 동, 혹은 알루미늄과 같은 전도성 금속의 접점, 제어형 컬랩스 칩 커넥터(C4) 볼, 그리고 와이어 리드 본딩 및 테이프 자동 본딩 패드로 구성된 그룹에서 선택된 제 1 다수의 입/출력, 전원, 및 접지 접점을 구비한 집적회로 반도체 칩을 테스트하는 방법에 있어서, a. 집적회로 칩 테스트 시스템을 제공하는 단계로서, 상기 집적회로 칩 테스트 시스템이, (1). ⅰ. 상기 제 1 다수의 접점에 대응하고, 고표면적 표면 영역 도체 표면을 가지며, 매끄러운 Pd막 상부에 형성된 유공성의 원주형 Pd를 포함하는 원주형 덴드라이트를 포함하는 제 2 다수의 접점과; ⅱ. 상기 제 2 다수의 접점에 테스트 신호를 공급하기 위한 신호라인 수단을 포함하는 번 인 보드 테스터와; (2). 상기 번 인 보드 테스터상에 집적회로 반도체 칩을 배치하고, 상기 집적회로반도체 칩에 압착력을 인가하고, 상기 테스트 종료후 상기 번 인 보드로부터 상기 집적회로 반도체 칩을 제거하기 위한 수단과; (3). 테스트 중인 반도체 칩을 가열하기 위한 가열수단을 포함하는 단계와; b. 상기 반도체 칩의 상기 제 1 다수의 접점을 상기 칩 테스트 설비 시스템상의 상기 제 2 다수의 접점과 전기적으로 접촉시키는 단계와; c. 상기 집적회로 반도체 칩상의 상기 제 1 다수의 접점과 상기 번 인 보드 테스터 상의 상기 제 2 다수의 접점 사이에 낮은 임피던스 접촉을 제공하기 위해 상기 칩에 압착력을 인가하되, 상기 압착력은 상기 제 1 다수의 접점과 상기 제 2 다수의 접점 사이에 접착을 유발하는 단계와; d. 상기 반도체 칩에 테스트 신호 입력 벡터를 전달하고 상기 반도체 칩으로부터 테스트 신호 출력 벡터를 수신하는 단계와; e. 상기 집적회로 반도체 칩의 표면에 진공을 인가하여 상기 번 인 보드 테스터로부터 이격시키며, 상기 번 인 보드 테스터와 상기 집적회로 반도체 칩 사이에 양의 압력을 인가하여 상기 집적회로 반도체 칩상의 제 1 접점과 상기 번 인 보드 테스터상의 제 2 접점 사이의 상기 접착을 차단하므로써, 상기 번 인 보드 테스터로부터 상기 집적회로 반도체 칩을 제거하는 단계와; f. 느린(저속) 칩으로부터 빠른(고속) 칩을 분리하는 단계를 포함하는 반도체 칩 테스트 방법.
  11. (1). ⅰ. 테스트될 반도체 집적회로 칩상의 마주하는 접점(facing contacts)에 대응하고, 고표면적도체 표면을 가지며, 매끄러운 Pd막 상부에 형성된 유공성의 원주형Pd를 포함하는 원주형 덴드라이트를 포함하는 다수의 번 인 보드 접점과; ⅱ. 상기 다수의 접점에 테스트 신호를 공급하기 위한 신호라인 수단을 포함하는 번 인 보드 테스터와; (2). 상기 번 인 보드 테스터상에 집적회로 반도체 칩을 배치하고, 상기 집적회로 반도체 칩에 압착력을 인가하여 상기 집적회로 반도체 칩과 상기 번 인 보드 접점 사이에 접착을 유발하고, 테스트 종료후 상기 집적회로 반도체 칩 접점과 상기 번 인 보드 접점 사이의 상기 접착을 차단하고, 상기 번 인 보드로부터 상기 집적회로 반도체 칩을 제거하기 위한 수단과; (3). 테스트 중인 반도체 칩을 가열하기 위한 가열수단을 포함하는 집적회로 칩 테스트 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940011501A 1993-06-11 1994-05-24 반도체 칩 테스트 방법 및 장치 KR970004079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/076,069 US5420520A (en) 1993-06-11 1993-06-11 Method and apparatus for testing of integrated circuit chips
US076,069 1993-06-11

Publications (2)

Publication Number Publication Date
KR950001781A true KR950001781A (ko) 1995-01-03
KR970004079B1 KR970004079B1 (ko) 1997-03-24

Family

ID=22129752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011501A KR970004079B1 (ko) 1993-06-11 1994-05-24 반도체 칩 테스트 방법 및 장치

Country Status (6)

Country Link
US (1) US5420520A (ko)
EP (1) EP0631149A1 (ko)
JP (1) JP2604979B2 (ko)
KR (1) KR970004079B1 (ko)
CA (1) CA2120557A1 (ko)
TW (1) TW244399B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486531B1 (ko) * 2002-09-18 2005-05-03 엘지전자 주식회사 아이씨 패키지 테스트 장치

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
CA2110472C (en) * 1993-03-01 1999-08-10 Anilkumar Chinuprasad Bhatt Method and apparatus for in-situ testing of integrated circuit chips
KR100291110B1 (ko) * 1993-06-19 2001-06-01 히가시 데쓰로 프로우브장치 및 그것을 사용한 피검사체의 검사방법
US6025732A (en) * 1993-07-09 2000-02-15 Aehr Test Systems Reusable die carrier for burn-in and burn-in process
US5478779A (en) 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5326428A (en) 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6414506B2 (en) 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
JP2725615B2 (ja) * 1994-10-31 1998-03-11 日本電気株式会社 集積回路試験装置
US5854558A (en) * 1994-11-18 1998-12-29 Fujitsu Limited Test board for testing a semiconductor device and method of testing the semiconductor device
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
JPH09321102A (ja) * 1996-05-31 1997-12-12 Tokyo Electron Ltd 検査装置
US5949246A (en) * 1997-01-28 1999-09-07 International Business Machines Test head for applying signals in a burn-in test of an integrated circuit
US6025730A (en) 1997-03-17 2000-02-15 Micron Technology, Inc. Direct connect interconnect for testing semiconductor dice and wafers
US6016060A (en) * 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
JPH112657A (ja) * 1997-06-13 1999-01-06 Advantest Corp 複合ｉｃ試験装置
US6137299A (en) * 1997-06-27 2000-10-24 International Business Machines Corporation Method and apparatus for testing integrated circuit chips
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) * 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US7898275B1 (en) * 1997-10-03 2011-03-01 Texas Instruments Incorporated Known good die using existing process infrastructure
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6114240A (en) 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6107812A (en) * 1998-03-05 2000-08-22 International Business Machines Corporation Apparatus and method for testing integrated circuit components of a multi-component card
US20010024127A1 (en) * 1998-03-30 2001-09-27 William E. Bernier Semiconductor testing using electrically conductive adhesives
US5918107A (en) * 1998-04-13 1999-06-29 Micron Technology, Inc. Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice
US6175245B1 (en) 1998-06-25 2001-01-16 International Business Machines Corporation CMOS SOI contact integrity test method
KR100681981B1 (ko) 1998-07-14 2007-02-15 델타 디자인, 인코포레이티드 전자소자들에 대해 액체기반, 광역, 고속응답하는 온도순환 제어를 하는 장치, 방법 및 시스템
US6235630B1 (en) * 1998-08-19 2001-05-22 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
US6222280B1 (en) 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6437591B1 (en) 1999-03-25 2002-08-20 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6396291B1 (en) 1999-04-23 2002-05-28 Micron Technology, Inc. Method for testing semiconductor components
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6285203B1 (en) 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
EP1196790B1 (en) * 1999-07-15 2004-05-19 Delta Design, Inc. Apparatus and method for temperature control of ic device during test
US6249138B1 (en) * 1999-11-23 2001-06-19 United Microelectronics Corp. Method for testing leakage current caused self-aligned silicide
US6331119B1 (en) 1999-12-28 2001-12-18 International Business Machines Corporation Conductive adhesive having a palladium matrix interface between two metal surfaces
JP3711873B2 (ja) * 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
US6747472B2 (en) * 2002-01-18 2004-06-08 International Business Machines Corporation Temporary device attach structure for test and burn in of microjoint interconnects and method for fabricating the same
US6825681B2 (en) * 2002-07-19 2004-11-30 Delta Design, Inc. Thermal control of a DUT using a thermal control substrate
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7397258B2 (en) * 2005-09-15 2008-07-08 Advantest Corporation Burn-in system with heating blocks accommodated in cooling blocks
US7282938B2 (en) * 2005-12-05 2007-10-16 Silicon Integrated Systems Corp. Testing apparatus and method for providing temperature stress to electronic component
KR100739632B1 (ko) * 2005-12-21 2007-07-13 삼성전자주식회사 반도체 모듈 테스트 설비
US7630174B2 (en) * 2006-01-20 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Suspension and prober designs for recording head testing
US7268570B1 (en) 2006-06-27 2007-09-11 International Business Machines Corporation Apparatus and method for customized burn-in of cores on a multicore microprocessor integrated circuit chip
US20080126748A1 (en) * 2006-09-01 2008-05-29 Capps Louis B Multiple-Core Processor
JP2008293746A (ja) * 2007-05-23 2008-12-04 Japan Aviation Electronics Industry Ltd コネクタ
CN101452010B (zh) * 2007-11-30 2011-12-14 上海华虹Nec电子有限公司 用于芯片测试的探针卡的测试方法
JP5702416B2 (ja) * 2012-07-11 2015-04-15 本田技研工業株式会社 電流印加装置
RU2511054C2 (ru) * 2012-07-27 2014-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет имени Н.Э. Баумана (МГТУ им. Н.Э. Баумана) Способ изготовления полупроводниковых приборов
US9629262B2 (en) 2015-06-12 2017-04-18 Deere & Company Electronic assembly having alignable stacked circuit boards
ES2893250T3 (es) 2016-12-22 2022-02-08 Vestas Wind Sys As Detección de fallos eléctricos en un sistema de control de generador de aerogenerador
TWI726668B (zh) * 2020-03-31 2021-05-01 矽品精密工業股份有限公司 散熱組件
CN115389912B (zh) * 2022-08-26 2023-08-29 无锡众享科技有限公司 一种otp mcu芯片检测装置及检测方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806800A (en) * 1972-12-26 1974-04-23 Ibm Method and apparatus for determining the location of electrically conductive members on a structure
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
US3969813A (en) * 1975-08-15 1976-07-20 Bell Telephone Laboratories, Incorporated Method and apparatus for removal of semiconductor chips from hybrid circuits
US4328286A (en) * 1979-04-26 1982-05-04 The International Nickel Co., Inc. Electrodeposited palladium, method of preparation and electrical contact made thereby
US4295596A (en) * 1979-12-19 1981-10-20 Western Electric Company, Inc. Methods and apparatus for bonding an article to a metallized substrate
US4552300A (en) * 1983-05-09 1985-11-12 Pace, Incorporated Method and apparatus for soldering and desoldering leadless semiconductor modules for printed wiring boards
US4586252A (en) * 1985-02-15 1986-05-06 Avco Corporation Tool for removing soldered components
US4752025A (en) * 1987-05-22 1988-06-21 Austin American Technology Surface mount assembly repair terminal
JPS63297590A (ja) * 1987-05-29 1988-12-05 Nagano Pref Gov 高速電流反転電解によるめつき方法
US4820976A (en) * 1987-11-24 1989-04-11 Advanced Micro Devices, Inc. Test fixture capable of electrically testing an integrated circuit die having a planar array of contacts
US4813589A (en) * 1988-04-05 1989-03-21 Palmer Harold D Surface mounted device rework heat guide
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
DE68913823T2 (de) * 1988-06-21 1994-09-22 Ibm Lösbare elektrische Verbindung.
US4884027A (en) * 1988-10-27 1989-11-28 The United States Of America As Represented By The Secretary Of The Army Manual microcircuit die test system
FR2645679B1 (fr) * 1989-04-07 1994-05-06 Onera (Off Nat Aerospatiale) Installation de test, en particulier pour plaquettes de materiau semi-conducteur
US4979287A (en) * 1989-06-13 1990-12-25 Thomas & Betts Corporation Tool for semiconductor chip removal
JPH03131048A (ja) * 1989-10-17 1991-06-04 Toshiba Corp ベアチップｉｃのバーンイン方法
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
JPH04187793A (ja) * 1990-11-20 1992-07-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH04217340A (ja) * 1990-12-19 1992-08-07 Toshiba Corp ベアチップｉｃのバーンイン方法
JPH04235362A (ja) * 1991-01-09 1992-08-24 Hitachi Electron Eng Co Ltd Ｌｓｉ検査ソケット
US5237269A (en) * 1991-03-27 1993-08-17 International Business Machines Corporation Connections between circuit chips and a temporary carrier for use in burn-in tests
JP2545648B2 (ja) * 1991-04-25 1996-10-23 東京エレクトロン株式会社 プローバ
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486531B1 (ko) * 2002-09-18 2005-05-03 엘지전자 주식회사 아이씨 패키지 테스트 장치

Also Published As

Publication number Publication date
TW244399B (ko) 1995-04-01
KR970004079B1 (ko) 1997-03-24
JPH0714891A (ja) 1995-01-17
US5420520A (en) 1995-05-30
JP2604979B2 (ja) 1997-04-30
EP0631149A1 (en) 1994-12-28
CA2120557A1 (en) 1994-12-12

Similar Documents

Publication Publication Date Title
KR950001781A (ko) 반도체 칩의 테스트 방법 및 장치
US3373481A (en) Method of electrically interconnecting conductors
US7681309B2 (en) Method for interconnecting an integrated circuit multiple die assembly
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US5786701A (en) Bare die testing
US5225633A (en) Bridge chip interconnect system
US20020024348A1 (en) Packaging and interconnection of contact structure
JPH04261035A (ja) 集積回路実装装置
JP2007059931A (ja) 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
JP3052074B2 (ja) 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法
KR940022769A (ko) 집적회로 칩의 제위치 검사 방법 및 장치
US8461675B2 (en) Substrate panel with plating bar structured to allow minimum kerf width
US20080305579A1 (en) Method for fabricating semiconductor device installed with passive components
EP0327399A1 (en) Method of manufacturing an uniaxially electrically conductive article
EP0632281A2 (en) Bare die testing
US5897193A (en) Semiconductor wafer
JP2781019B2 (ja) 半導体装置およびその製造方法
JP2715793B2 (ja) 半導体装置及びその製造方法
US6194905B1 (en) Method for testing integrated circuit components of a multi-component card
US5940680A (en) Method for manufacturing known good die array having solder bumps
JP2638758B2 (ja) 積層型の半導体パッケージ及び積層型のパッケージソケット
JPH0353536A (ja) 導体のボンディング方法
US6380059B1 (en) Method of breaking electrically conductive traces on substrate into open-circuited state
US20070235848A1 (en) Substrate having conductive traces isolated by laser to allow electrical inspection

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020509

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee