JPH04217340A - ベアチップｉｃのバーンイン方法 - Google Patents
ベアチップｉｃのバーンイン方法Info
- Publication number
- JPH04217340A JPH04217340A JP2403474A JP40347490A JPH04217340A JP H04217340 A JPH04217340 A JP H04217340A JP 2403474 A JP2403474 A JP 2403474A JP 40347490 A JP40347490 A JP 40347490A JP H04217340 A JPH04217340 A JP H04217340A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- electrode pads
- burn
- test
- test substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000007791 liquid phase Substances 0.000 claims abstract description 4
- 230000001133 acceleration Effects 0.000 abstract description 2
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 7
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【０００２】（産業上の利用分野）
本発明はベアチップＩＣのバ―ンイン方法に関する。
【０００３】
【従来の技術】周知のように、ＩＣ素子はたとえばＳｉ
ウェハ―に多数個形成され、これを切断・分離しいわゆ
るベアチップ化されている。しかして、この種のＩＣ素
子については、前記ウェハ―状態で一応の電気的な評価
（初期評価）を行い、選択された合格品のベアチップＩ
Ｃをパッケ―ジングもしくはアッセンブリした後、バ―
ンインテストが行われている。つまり、初期評価で良品
と不良品とに分け良品と判定されたＩＣ素子は、ベアチ
ップ化後そのまま良品として実用に供されている。
ウェハ―に多数個形成され、これを切断・分離しいわゆ
るベアチップ化されている。しかして、この種のＩＣ素
子については、前記ウェハ―状態で一応の電気的な評価
（初期評価）を行い、選択された合格品のベアチップＩ
Ｃをパッケ―ジングもしくはアッセンブリした後、バ―
ンインテストが行われている。つまり、初期評価で良品
と不良品とに分け良品と判定されたＩＣ素子は、ベアチ
ップ化後そのまま良品として実用に供されている。
【０００４】
【発明が解決しようとする課題】しかし、上記のごとく
ベアチップＩＣをパッケ―ジングもしくはアッセンブリ
した後、バ―ンインテストを行う方式には、次のような
不都合がある。すなわち、前記パッケ―ジングもしくは
アッセンブリした後、予測寿命試験としての加速試験（
通常、一定の高温下で規格電圧の １．２倍程度の電圧
を印加）で不良品と判定されると、パッケ―ジングもし
くはアッセンブリした製品を不良品として破棄処分する
ことになる。つまり、結果的には寿命試験で不良品とな
るベアチップＩＣをパッケ―ジングもしくはアッセンブ
リしたことになり、製造コスト面でも多くの損失を招来
する。しかも、前記パッケ―ジングもしくはアッセンブ
リ後の加速試験には、比較的大きいスペ―スや比較的大
型のバ―ンイン炉を要するので設備面でも問題がある。
ベアチップＩＣをパッケ―ジングもしくはアッセンブリ
した後、バ―ンインテストを行う方式には、次のような
不都合がある。すなわち、前記パッケ―ジングもしくは
アッセンブリした後、予測寿命試験としての加速試験（
通常、一定の高温下で規格電圧の １．２倍程度の電圧
を印加）で不良品と判定されると、パッケ―ジングもし
くはアッセンブリした製品を不良品として破棄処分する
ことになる。つまり、結果的には寿命試験で不良品とな
るベアチップＩＣをパッケ―ジングもしくはアッセンブ
リしたことになり、製造コスト面でも多くの損失を招来
する。しかも、前記パッケ―ジングもしくはアッセンブ
リ後の加速試験には、比較的大きいスペ―スや比較的大
型のバ―ンイン炉を要するので設備面でも問題がある。
【０００５】さらに、ベアチップを直接実装するＣＯＢ
（チップオンボ―ド）法やフリップチップ方式において
は、ベアチップの微細な入出力端子から有効に接続する
方式がないため、バ―ンインテスト無しで実装されてお
り実装製品の信頼性に問題があった。
（チップオンボ―ド）法やフリップチップ方式において
は、ベアチップの微細な入出力端子から有効に接続する
方式がないため、バ―ンインテスト無しで実装されてお
り実装製品の信頼性に問題があった。
【０００６】本発明は、上記事情に対処してベアチップ
ＩＣの形で、簡易に所要のバ―ンインを行い得る方法の
提供を目的とする。
ＩＣの形で、簡易に所要のバ―ンインを行い得る方法の
提供を目的とする。
【０００７】
【発明の構成】
【０００８】
【課題を解決するための手段】本発明は、各ベアチップ
ＩＣの電極パッドに対応する電極パッド群が凹設され、
かつ共通する電極パッド間を配線接続して成る試験基板
上に、 前記各ベアチップＩＣの電極パッドをバーン
イン温度で液相を呈する低融点金属を介して試験基板上
の対応する凹設された電極パッドと電気的に接続するよ
う各ベアチップＩＣを配置し、同時に複数個のベアチッ
プＩＣについて所要の加速試験を行うことを特徴とする
。
ＩＣの電極パッドに対応する電極パッド群が凹設され、
かつ共通する電極パッド間を配線接続して成る試験基板
上に、 前記各ベアチップＩＣの電極パッドをバーン
イン温度で液相を呈する低融点金属を介して試験基板上
の対応する凹設された電極パッドと電気的に接続するよ
う各ベアチップＩＣを配置し、同時に複数個のベアチッ
プＩＣについて所要の加速試験を行うことを特徴とする
。
【０００９】
【作 用】上記本発明によれば、各ベアチップＩＣは
それぞれの電極パッドを、試験基板面に予め凹設されて
いる対応する電極パッドに低融点金属を介して電気的に
接続させるように配置し、所要のバ―ンインを行う。つ
まり、裸状態のベアチップＩＣは、試験基板面に着脱自
在に配置され過大な加圧力を要することなく確実に電気
的に接続されかつ、多数個について同時に所要の加速寿
命試験が行われ、容易に（繁雑な操作も要ぜずに）良品
・不良品の判別選択を達成し得る。
それぞれの電極パッドを、試験基板面に予め凹設されて
いる対応する電極パッドに低融点金属を介して電気的に
接続させるように配置し、所要のバ―ンインを行う。つ
まり、裸状態のベアチップＩＣは、試験基板面に着脱自
在に配置され過大な加圧力を要することなく確実に電気
的に接続されかつ、多数個について同時に所要の加速寿
命試験が行われ、容易に（繁雑な操作も要ぜずに）良品
・不良品の判別選択を達成し得る。
【００１０】
【実施例】以下本発明の実施態様を模式的に示す第１図
を参照して本発明の実施例を説明する。
を参照して本発明の実施例を説明する。
【００１１】第１図は実施態様を断面的に示したもので
、先ずベアチップＩＣ１の電極パッド１ａに対応する電
極パッド ２ａ 群が凹設され、かつ共通する電極パッ
ド間を配線接続２ｂして成る試験用基板２を用意し、前
記電極パッド２ａが設けられている凹部に、低融点金属
３たとえばＰｂ， Ｓｎ， Ｂｉ， Ｉｎ， Ｈｇなど
の金属もしくはこれらを主成分とする合金を載せる。
一方、被バ―ンイン体としてのベアチップＩＣ１を用
意し、このベアチップＩＣ１を電極パッド１ａ面を下向
きにして吸着コレット４にて保持した状態で、そのベア
チップＩＣ１の電極パッド １ａ 面を、対応する試験
用基板２の電極パッド ２ａ 面に、前記載置した合金
片３などを介して対接（電気的に接続）させて配置し、
前記電極パッド１ａ、２ａ間の電気的接続の確実化を図
る。つまり、ベアチップＩＣ１の電極パッド１ａと試験
用基板２上の対応する電極パッド２ａとの間に低融点合
金片３などを介在させた状態で位置合わせして配置する
。この際、ベアチップＩＣ１の電極パッド１ａに対応す
る試験用基板２面の電極パッド２ａ領域が凹面化した構
成を成しているため、低融点合金片３などの配置や電極
パッド１ａと２ａとの位置合せ作業も行い易い。
、先ずベアチップＩＣ１の電極パッド１ａに対応する電
極パッド ２ａ 群が凹設され、かつ共通する電極パッ
ド間を配線接続２ｂして成る試験用基板２を用意し、前
記電極パッド２ａが設けられている凹部に、低融点金属
３たとえばＰｂ， Ｓｎ， Ｂｉ， Ｉｎ， Ｈｇなど
の金属もしくはこれらを主成分とする合金を載せる。
一方、被バ―ンイン体としてのベアチップＩＣ１を用
意し、このベアチップＩＣ１を電極パッド１ａ面を下向
きにして吸着コレット４にて保持した状態で、そのベア
チップＩＣ１の電極パッド １ａ 面を、対応する試験
用基板２の電極パッド ２ａ 面に、前記載置した合金
片３などを介して対接（電気的に接続）させて配置し、
前記電極パッド１ａ、２ａ間の電気的接続の確実化を図
る。つまり、ベアチップＩＣ１の電極パッド１ａと試験
用基板２上の対応する電極パッド２ａとの間に低融点合
金片３などを介在させた状態で位置合わせして配置する
。この際、ベアチップＩＣ１の電極パッド１ａに対応す
る試験用基板２面の電極パッド２ａ領域が凹面化した構
成を成しているため、低融点合金片３などの配置や電極
パッド１ａと２ａとの位置合せ作業も行い易い。
【００１２】上記により、前記各ベアチップＩＣ１の電
極パッド１ａが試験用基板２上の対応する電極パッド２
ａと電気的に接続するようベアチップＩＣ１を配置した
後、所定の電流・信号をコネクタ（図示せず）および配
線接続２ｂを介して試験用基板２の電極パッド２ａに流
しながら、または所要の電圧をコネクタ（図示せず）を
介して試験用基板２の電極パッド ２ａ に印加しなが
ら所定温度に保持された高温炉内に放置し、同時に複数
個のベアチップＩＣ１について所要の加速試験（バ―ン
イン）を行う。このバーンイン温度において、前記合金
片３などは容易に液相化するため、ベアチップＩＣ１の
各電極パッド１ａと試験用基板２上の対応する各電極パ
ッド ２ａ との間は加圧力をほとんど要せずに、十分
かつ、確実にに所要の電気的な接続が容易になされ、前
記バーンインテストが行なわれる。しかして、上記所要
のバーンイン試験終了後に、前記吸着コレット４によっ
てベアチップＩＣ１を引き上げることにより所要のバー
ンイン試験を終了する。かくして、所要の加速試験（バ
―ンイン）により、ベアチップＩＣ１を良品または不良
品として判定・選別し、良品に判定・選別されたベアチ
ップＩＣ１は、パッケ―ジング化やアッセンブリ化に供
され、一方不良品に判定・選別されたベアチップＩＣ１
は、パッケ―ジング化の対象から除かれる。
極パッド１ａが試験用基板２上の対応する電極パッド２
ａと電気的に接続するようベアチップＩＣ１を配置した
後、所定の電流・信号をコネクタ（図示せず）および配
線接続２ｂを介して試験用基板２の電極パッド２ａに流
しながら、または所要の電圧をコネクタ（図示せず）を
介して試験用基板２の電極パッド ２ａ に印加しなが
ら所定温度に保持された高温炉内に放置し、同時に複数
個のベアチップＩＣ１について所要の加速試験（バ―ン
イン）を行う。このバーンイン温度において、前記合金
片３などは容易に液相化するため、ベアチップＩＣ１の
各電極パッド１ａと試験用基板２上の対応する各電極パ
ッド ２ａ との間は加圧力をほとんど要せずに、十分
かつ、確実にに所要の電気的な接続が容易になされ、前
記バーンインテストが行なわれる。しかして、上記所要
のバーンイン試験終了後に、前記吸着コレット４によっ
てベアチップＩＣ１を引き上げることにより所要のバー
ンイン試験を終了する。かくして、所要の加速試験（バ
―ンイン）により、ベアチップＩＣ１を良品または不良
品として判定・選別し、良品に判定・選別されたベアチ
ップＩＣ１は、パッケ―ジング化やアッセンブリ化に供
され、一方不良品に判定・選別されたベアチップＩＣ１
は、パッケ―ジング化の対象から除かれる。
【００１３】上記説明したように、本発明方法によれば
、被テスト用のベアチップＩＣ１を装着する試験用基板
２として、前記ベアチップＩＣ１の電極パッド１ａに対
応する電極パッド２ａが凹設化した構成を成す試験用基
板２を特に用いる。したがって、低融点合金片３などの
配置や対応する電極パッド１ａと２ａとの位置合せ作業
も行い易いばかりでなく、前記対応する電極パッド１ａ
と２ａとの接続も溶融液相化した低融点金属３層を介し
て確実に行なわれる。つまり、前記対応する電極パッド
１ａと２ａとの接続に、加圧力も不要となるので操作が
簡略化するとともに、加圧によるベアチップＩＣ１の破
損の恐れも全面的に回避し得る。
、被テスト用のベアチップＩＣ１を装着する試験用基板
２として、前記ベアチップＩＣ１の電極パッド１ａに対
応する電極パッド２ａが凹設化した構成を成す試験用基
板２を特に用いる。したがって、低融点合金片３などの
配置や対応する電極パッド１ａと２ａとの位置合せ作業
も行い易いばかりでなく、前記対応する電極パッド１ａ
と２ａとの接続も溶融液相化した低融点金属３層を介し
て確実に行なわれる。つまり、前記対応する電極パッド
１ａと２ａとの接続に、加圧力も不要となるので操作が
簡略化するとともに、加圧によるベアチップＩＣ１の破
損の恐れも全面的に回避し得る。
【００１４】
【発明の効果】上記のごとく本発明に係るバ―ンイン方
法によれば、ベアチップＩＣについて所要の加速寿命試
験を容易に行い得る。つまり、パッケ―ジングに先立っ
て、またはフリップチップ実装やチップオンボ―ド実装
などに先立って、裸のままのベアチップＩＣについて、
所要のバ―ンイン（加速寿命テスト）を行い寿命特性の
良否を判定・識別できる。したがって、ベアチップＩＣ
をパッケ―ジングした後もしくは実装ないしアッセンブ
リした後、交換補修を要する事態の発生など全面的に回
避ないし防止することが可能となる。しかも、前記所要
のバ―ンイン（加速寿命テスト）は、同時に多数個のベ
アチップＩＣについて、ハンザツナ装置や操作を要せず
に、またベアチップＩＣの加圧による破損など起こすこ
となく高精度に行い得る。かくして、本発明に係るベア
チップＩＣのバ―ンイン方法は、この種のベアチップＩ
Ｃをパッケ―ジングなどして実用に供する上で多くの利
点をもたらすものといえる。
法によれば、ベアチップＩＣについて所要の加速寿命試
験を容易に行い得る。つまり、パッケ―ジングに先立っ
て、またはフリップチップ実装やチップオンボ―ド実装
などに先立って、裸のままのベアチップＩＣについて、
所要のバ―ンイン（加速寿命テスト）を行い寿命特性の
良否を判定・識別できる。したがって、ベアチップＩＣ
をパッケ―ジングした後もしくは実装ないしアッセンブ
リした後、交換補修を要する事態の発生など全面的に回
避ないし防止することが可能となる。しかも、前記所要
のバ―ンイン（加速寿命テスト）は、同時に多数個のベ
アチップＩＣについて、ハンザツナ装置や操作を要せず
に、またベアチップＩＣの加圧による破損など起こすこ
となく高精度に行い得る。かくして、本発明に係るベア
チップＩＣのバ―ンイン方法は、この種のベアチップＩ
Ｃをパッケ―ジングなどして実用に供する上で多くの利
点をもたらすものといえる。
【図１】 本発明に係るベアチップＩＣのバ―ンイン
方法の実施態様例を示す断面図。
方法の実施態様例を示す断面図。
１…ベアチップＩＣ １ａ…ベアチップＩＣの電
極パッド ２…試験用基板 ２ａ…試験用
基板の電極パッド ２ｂ…配線接続 ３…
低融点金属 ４…吸着コレット
極パッド ２…試験用基板 ２ａ…試験用
基板の電極パッド ２ｂ…配線接続 ３…
低融点金属 ４…吸着コレット
Claims (1)
- 【請求項１】 各ベアチップＩＣの電極パッドに対応
する電極パッド群が凹設され、かつ共通する電極パッド
間を配線接続して成る試験用基板上に、前記各ベアチッ
プＩＣの電極パッドをバーンイン温度で液相を呈する低
融点金属を介して試験用基板上の対応する凹設された電
極パッドと電気的に接続するよう各ベアチップＩＣを配
置し、同時に複数個のベアチップＩＣについて所要のバ
―ンインを行うことを特徴とするベアチップＩＣのバ―
ンイン方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403474A JPH04217340A (ja) | 1990-12-19 | 1990-12-19 | ベアチップｉｃのバーンイン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403474A JPH04217340A (ja) | 1990-12-19 | 1990-12-19 | ベアチップｉｃのバーンイン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217340A true JPH04217340A (ja) | 1992-08-07 |
Family
ID=18513210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403474A Withdrawn JPH04217340A (ja) | 1990-12-19 | 1990-12-19 | ベアチップｉｃのバーンイン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714891A (ja) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 集積回路チップの検査方法及び装置 |
-
1990
- 1990-12-19 JP JP2403474A patent/JPH04217340A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714891A (ja) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 集積回路チップの検査方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278093B1 (ko) | 반도체장치에탄성접촉구조물을장착하는방법 | |
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| KR100366746B1 (ko) | 2개의 전자 장치의 조립체 | |
| JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
| US20010001541A1 (en) | Structure and method for probing wiring bond pads | |
| US7215132B2 (en) | Integrated circuit and circuit board | |
| KR100385962B1 (ko) | 반도체장치의 제조방법 | |
| JPH04217340A (ja) | ベアチップｉｃのバーンイン方法 | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JPH03131048A (ja) | ベアチップｉｃのバーンイン方法 | |
| JPH02106943A (ja) | 半導体集積回路の実装構造 | |
| JPH1022327A (ja) | Ｔａｂテープ半導体装置 | |
| JP2002520879A (ja) | 電気的なテストを伴ったチップキャリア配置体及びチップキャリア配置体を製造する方法 | |
| JPH04162739A (ja) | ベアチップｉｃのバーンインテスト用基板 | |
| KR100193135B1 (ko) | 웨이퍼 레벨 번인 테스트 방법 | |
| KR100233556B1 (ko) | 반도체 칩의 신뢰성 테스트 방법 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| JPH05346455A (ja) | インサーキットテスタ治具 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JPH02216475A (ja) | 半導体装置の検査方法 | |
| JP2003121504A (ja) | 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 | |
| JP2972473B2 (ja) | 半導体装置 | |
| JPS59228730A (ja) | 補助パツド付き電極パツド | |
| JPS61203649A (ja) | 半導体装置の試験方法 | |
| KR19990018725A (ko) | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |