JPH07147372A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JPH07147372A
JPH07147372A JP29301093A JP29301093A JPH07147372A JP H07147372 A JPH07147372 A JP H07147372A JP 29301093 A JP29301093 A JP 29301093A JP 29301093 A JP29301093 A JP 29301093A JP H07147372 A JPH07147372 A JP H07147372A
Authority
JP
Japan
Prior art keywords
lead
bus bar
bonding
lead frame
bar lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29301093A
Other languages
English (en)
Other versions
JP3398198B2 (ja
Inventor
Mitsuhiro Miyazawa
三宏 宮沢
Yoshiharu Koizumi
祥治 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP29301093A priority Critical patent/JP3398198B2/ja
Publication of JPH07147372A publication Critical patent/JPH07147372A/ja
Application granted granted Critical
Publication of JP3398198B2 publication Critical patent/JP3398198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

(57)【要約】 【目的】 バスバーリードの上方を横切るボンディング
ワイヤがバスバーリードに接触する懸念を解消でき、且
つ容易に製造し得るリード・オン・チップ（ＬＯＣ）構
造のリードフレーム及びその製造方法を提供する。 【構成】 半導体チップ１８上に、インナーリード１２
とバスバーリード１４とが搭載されると共に、半導体チ
ップ１８のボンディングパッド２０とインナーリード１
２のボンディング部１６とが、バスバーリード１４の上
方を横切るボンディングワイヤ２４によって接続され
る、ＬＯＣ構造のリードフレーム１０において、該ボン
ディングワイヤ２４が横切るバスバーリード１４のクロ
ス部２６の上面が他のバスバーリード部の上面よりも低
面に形成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレーム及びその
製造方法に関し、更に詳細には半導体チップ上に、イン
ナーリードとバスバーリードとが搭載され、前記半導体
チップのボンディングパッドとインナーリードのボンデ
ィング部とが、前記バスバーリードの上方を横切るボン
ディングワイヤにより結線される、リード・オン・チッ
プ（ＬＯＣ）構造のリードフレーム及びその製造方法に
関する。
【０００２】
【従来の技術】半導体チップの高集積化に伴い、半導体
チップサイズが大型化しつつある。この様な大型の半導
体チップが搭載された半導体装置には、半導体装置の小
型化を図るため、図７に示すリード・オン・チップ（Ｌ
ＯＣ）構造のリードフレーム１００が使用される。この
リードフレーム１００に形成されたインナーリード１０
４、１０４・・・とバスバーリード１０６、１０６と
は、半導体チップ１０２上にポリイミドフィルム等の絶
縁フィルム１０８、１０８を介して載置される。この際
に、バスバーリード１０６、１０６は、半導体チップ１
０２に設けられたボンディングパッド１１０、１１０・
・・を挟むように、互いに対向して配設される。かかる
バスバーリード１０６、１０６は、例えば電源用リード
や接地用リードとして、複数のボンディングパッド１１
０、１１０・・とボンディングワイヤによって結線され
るリードであって、所定のボンディングパッド１１０か
らバスバーリード１０６の任意の箇所にボンディングワ
イヤを接続することができる。このため、半導体チップ
１０２の回路設計の自由度を向上することもできる。
【０００３】この様なＬＯＣ構造のリードフレーム１０
０を構成するインナーリード１０４、１０４・・・及び
バスバーリード１０６、１０６の所定箇所に、銀（Ａ
ｇ）めっき等が施されて形成されたボンディング部１１
２と、半導体チップ１０２に設けられたボンディングパ
ッド１１０、１１０・・・とは、図８に示す様に、金
（Ａｕ）線等のボンディングワイヤ１１４によって接続
される。かかるボンディングワイヤ１１４・・・のう
ち、インナーリード１０４の先端部に形成されたボンデ
ィング部１１２と半導体チップ１０２のボンディングパ
ッド１１０とを接続するボンディングワイヤ１１４は、
図９に示如く、バスバーリード１０６の上方を横切るこ
とを要する。
【０００４】ところで、最近の様に、半導体装置の薄型
化が要求される場合には、バスバーリード１０６の上方
を横切るボンディングワイヤ１１４を高く張れないた
め、ボンディングワイヤ１１４が横切るバスバーリード
１０６のクロス部１１６での接触が懸念される。かかる
懸念を解消すべく、バスバーリード１０６のクロス部１
１６に、ポリイミドテープ等の絶縁性テープの貼着やポ
リイミド樹脂のコーティング等を施すことが検討されて
いる。
【０００５】
【発明が解決しようとする課題】この様に、バスバーリ
ード１０６のクロス部１１６の各々に、ボンディングワ
イヤ１１４との接触防止処理を施すことができれば、ボ
ンディングワイヤ１１４とバスバーリード１０６との接
触を防止でき、半導体装置の薄型化に適合すべく、ボン
ディングワイヤ１１４を低く張ることができる。しかし
ながら、バスバーリード１０６のクロス部１１６の各々
に、ポリイミドテープ等の絶縁性テープの貼着やポリイ
ミド樹脂のコーティング等を施す接触防止処理は、極め
て煩雑な作業が要求され製造工程を複雑化する。このた
め、リードフレームの製造コストが高額となる欠点があ
る。そこで、本発明の目的は、バスバーリードの上方を
横切るボンディングワイヤがバスバーリードに接触する
懸念を解消でき、且つ容易に製造し得るＬＯＣ構造のリ
ードフレーム及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明者等は、前記目的
を達成すべく検討した結果、リードフレームを複数段の
プレス加工によって製造する際に、上方をボンディング
ワイヤが横切るバスバーリード部を形成する金属薄板の
所定箇所に、後段のプレス加工によって形成する他のバ
スバーリード部よりも幅狭の細帯状部を打抜き加工によ
り形成した後、細帯状部に平打ち加工を施して薄板帯状
部を形成し、次いで、薄板帯状部に熱処理を施して平打
ち加工に因る歪みを開放せしめてからインナーリード等
を形成するパターン抜き加工を施すことによって、ボン
ディングワイヤが横切るバスバーリード部の上面が、他
のバスバーリード部よりも低面に形成されたＬＯＣ構造
のリードフレームを容易に形成でき、ボンディングワイ
ヤとバスバーリードとの接触を容易に回避し得ることを
見出し、本発明に到達した。
【０００７】すなわち、本発明は、半導体チップ上に、
インナーリードとバスバーリードとが搭載され、前記半
導体チップのボンディングパッドとインナーリードのボ
ンディング部とが、前記バスバーリードの上方を横切る
ボンディングワイヤによって接続される、リード・オン
・チップ（ＬＯＣ）構造のリードフレームにおいて、該
ボンディングワイヤが横切るバスバーリード部の上面
が、他のバスバーリード部の上面よりも低面に形成され
ていることを特徴とするＬＯＣ構造のリードフレームに
ある。
【０００８】また、半導体チップ上に、インナーリード
とバスバーリードとが搭載されると共に、前記半導体チ
ップのボンディングパッドとインナーリードのボンディ
ング部とが、前記バスバーリードの上方を横切るボンデ
ィングワイヤにより結線される、リード・オン・チップ
（ＬＯＣ）構造のリードフレームを複数段のプレス加工
によって製造する際に、該ボンディングワイヤが横切る
バスバーリード部を形成する金属薄板の所定箇所に、後
段のプレス加工によって形成する他のバスバーリード部
よりも幅狭の細帯状部を打ち抜いた後、前記細帯状部の
一面側の全面に平打ち加工を施し、前記他のバスバーリ
ード部の材厚よりも薄い薄板帯状部を形成せしめ、次い
で、少なくとも前記薄板帯状部に熱処理を施してからイ
ンナーリード等を形成するパターン打ち抜き加工を施す
ことを特徴とするリードフレームの製造方法にある。
【０００９】かかる構成の本発明において、ボンディン
グワイヤが横切るバスバーリード部を、他のバスバーリ
ード部よりも幅狭に形成すること、及び／又はボンディ
ングワイヤが横切るバスバーリード部の上面角部を面取
りすることによって、ボンディングワイヤとボンディン
グワイヤが横切るバスバーリード部との間隙を更に広く
取ることができる。
【００１０】
【作用】本発明によれば、ＬＯＣ構造のリードフレーム
において、ボンディングワイヤが横切るバスバーリード
部（以下、クロス部と称することがある）の上面が、他
のバスバーリード部の上面よりも低面であるため、ボン
ディングワイヤを低く張っても、ボンディングワイヤと
バスバーリードのクロス部との間に、両者の接触を回避
できるに充分な間隙を取ることができる。また、かかる
リードフレームの製造方法においては、バスバーリード
のクロス部を、打抜き加工によって金属薄板の所定箇所
に形成した細帯状部に、平打ち加工を施すことによって
形成するため、上面が他のバスバーリード部の上面より
も低面のクロス部が形成されたバスバーリードを具備す
るＬＯＣ構造のリードフレームをプレス加工によって容
易に成形できる。更に、平打ち加工を施した薄板帯状部
に熱処理を施し、平打ち加工に因る歪みを開放した後、
インナーリード等をパターン抜き形成するため、バスバ
ーリードの変形を防止でき均斉なリードフレームを得る
ことができる。
【００１１】
【実施例】本発明を図面によって更に詳細に説明する。
図１には、本発明のリードフレームに係る一実施例を示
す部分平面図である。図１に示すリードフレーム１０
は、図７に示すＬＯＣ構造のリードフレームであって、
インナーリード１２、１２・・の先端方向に、所定間隔
を介してバスバーリード１４が設けられている。これら
インナーリード１２及びバスバーリード１４の各ボンデ
ィング部１６には、銀（Ａｇ）めっき等が施され、且つ
インナーリード１２のボンディング部１６には、コイニ
ングが施されている。かかるリードフレーム１０のイン
ナーリード１２及びバスバーリード１４は、図１の一点
鎖線で示す様に、半導体チップ１８上に絶縁性フィルム
であるポリイミドフィルム２２を介して載置されてい
る。これらインナーリード１２及びバスバーリード１４
のボンディング部１６と、半導体チップ１８のボンディ
ングパッド２０、２０・・の各々とは、金（Ａｕ）線等
のボンディングワイヤ２４、２４・・・によって接続さ
れる。この際に、半導体チップ１８のボンディングパッ
ド２０とインナーリード１２のボンディング部１６と
は、バスバーリード１４の上方を横切るボンディングワ
イヤ２４によって接続される。
【００１２】本実施例においては、上方をボンディング
ワイヤ２４が横切るバスバーリード１４のクロス部２
６、２６・・・が、図１及び図２に示す様に、他のバス
バーリード部よりも幅狭で且つ上面全面が他のバスバー
リード部よりも低面に形成されている。このため、図２
に示す様に、半導体チップ１８のボンディングパッド２
０とインナーリード１２のボンディング部１６とを接続
するボンディングワイヤ２４の張りを低くしても、バス
バーリード１４のクロス部２６とボンディングワイヤ２
４との間隙を充分に取ることができ、両者の接触の懸念
を解消できる。
【００１３】図１〜図２に示すリードフレーム１０は、
エッチング加工によっても製造することができるが、複
数段のプレス加工によって製造することが生産性等の観
点から有利である。このため、プレス加工によって図１
〜図２に示すＬＯＣ構造のリードフレーム１０を製造す
るには、先ず、図３（ａ）に示す様に、上方をボンディ
ングワイヤが横切るバスバーリード１４のクロス部を形
成する金属薄板３０の所定箇所に、後段のプレス加工に
よって形成される他のバスバーリード部よりも幅狭の細
帯状部３２を打抜き加工によって形成する。このため、
細帯状部３２の両側には穿設孔２８、２８が穿設され
る。この細帯状部３２の板厚は、図３（ｂ）に示す様
に、金属薄板３０の板厚と同一厚さである。
【００１４】次いで、細帯状部３２の一面側の全面に平
打ち加工を施し、図４（ａ）（ｂ）に示す様に、細幅帯
状部３２よりも幅広で且つ他のバスバーリード部分を形
成する金属薄板部分よりも板厚の薄い薄板帯状部３４を
形成する。具体的には、厚さ約０．２ｍｍの金属薄板３
０に幅０．０７〜０．１ｍｍ程の細帯状部３２を打ち抜
き加工によって形成し、次いで細帯状部３２の一面側か
ら平打ち加工を施し、厚さが０．０５〜０．１ｍｍ程の
薄板帯状部３４を形成した。更に、本実施例では、薄板
帯状部３４の幅は、他のバスバーリード部分よりも幅狭
に形成した。その後、平打ち加工を施した薄板帯状部を
含む金属薄板に熱処理を施し、平打ち加工に起因する歪
みを開放せしめた後、インナーリード１２、バスバーリ
ード１４、及びアウターリードを形成するパターン抜き
加工を施す。かかる熱処理によって、最終的に得られる
バスバーリード１４の変形を防止し、均斉なリードフレ
ーム１０を得ることができる。
【００１５】本実施例では、図１〜図２に示す様に、バ
スバーリード１４のクロス部２６を、他のバスバーリー
ド部分よりも幅狭に形成したが、図５に示す様に、他の
バスバーリード部分と同一幅に形成してもよい。この場
合、図４に示す薄板帯状部３４の幅を、形成予定の他の
バスバーリード部分の幅以上とし、熱処理を施した後に
施すパターン抜き加工の際に、幅調整を行ってもよい。
また、図６に示す様に、クロス部２６の上面角部を面取
り加工することによって、クロス部２６の上面形状をボ
ンディングワイヤ２４の張り形状に近似させることがで
き、クロス部２６とボンディングワイヤ２４との間隙を
更に広く取ることができるため好ましい。
【００１６】
【発明の効果】本発明によれば、上方をボンディングワ
イヤが横切るバスバーリード部が他のバスバーリード部
よりも低面に形成されたＬＯＣ構造のリードフレームを
プレス加工によって成形できるため、低コストで信頼性
が向上された薄型の半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係るリードフレームの一実施例を示す
部分平面図である。
【図２】図１に示すリードフレームの部分断面図であ
る。
【図３】図１に示すリードフレームを製造する製造工程
の一工程を説明する説明図である。
【図４】図３に示すリードフレームを製造する製造工程
の次の工程を説明する説明図である。
【図５】他の実施例を示す部分断面図である。
【図６】他の実施例を示す部分断面図である。
【図７】リード・オン・チップ（ＬＯＣ）構造のリード
フレームを説明するための平面図である。
【図８】従来のＬＯＣ構造のリードフレームを半導体チ
ップ上に載置した状態を説明するための部分平面図であ
る。
【図９】従来のＬＯＣ構造のリードフレームを半導体チ
ップ上に載置した状態を説明するための部分断面図であ
る。
【符号の説明】
１０ リードフレーム １２ インナーリード １４ バスバーリード １６ ボンディング部 １８ 半導体チップ ２０ ボンディングパッド ２４ ボンディングワイヤ ２６ クロス部（ボンディングワイヤが横切るバスバー
リード部） ３０ 金属薄板 ３２ 細帯状部 ３４ 薄板帯状部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に、インナーリードとバ
    スバーリードとが搭載され、前記半導体チップのボンデ
    ィングパッドとインナーリードのボンディング部とが、
    前記バスバーリードの上方を横切るボンディングワイヤ
    によって接続される、リード・オン・チップ（ＬＯＣ）
    構造のリードフレームにおいて、 該ボンディングワイヤが横切るバスバーリード部の上面
    が、他のバスバーリード部の上面よりも低面に形成され
    ていることを特徴とするリードフレーム。
  2. 【請求項２】 ボンディングワイヤが横切るバスバーリ
    ード部が、他のバスバーリード部よりも幅狭に形成され
    ている請求項１記載のリードフレーム。
  3. 【請求項３】 ボンディングワイヤが横切るバスバーリ
    ード部の上面角部が面取りされている請求項１又は請求
    項２記載のＬＯＣ構造のリードフレーム。
  4. 【請求項４】 半導体チップ上に、インナーリードとバ
    スバーリードとが搭載されると共に、前記半導体チップ
    のボンディングパッドとインナーリードのボンディング
    部とが、前記バスバーリードの上方を横切るボンディン
    グワイヤにより結線される、リード・オン・チップ（Ｌ
    ＯＣ）構造のリードフレームを複数段のプレス加工によ
    って製造する際に、 該ボンディングワイヤが横切るバスバーリード部を形成
    する金属薄板の所定箇所に、後段のプレス加工によって
    形成する他のバスバーリード部よりも幅狭の細帯状部を
    打ち抜いた後、 前記細帯状部の一面側の全面に平打ち加工を施し、前記
    他のバスバーリード部の材厚よりも薄い薄板帯状部を形
    成せしめ、 次いで、少なくとも前記薄板帯状部に熱処理を施してか
    らインナーリード等を形成するパターン打ち抜き加工を
    施すことを特徴とするリードフレームの製造方法。
  5. 【請求項５】 薄板帯状部の幅を、後段のプレス加工に
    よって形成する他のバスバーリード部よりも幅狭とする
    請求項４記載のリードフレームの製造方法。
  6. 【請求項６】 細帯状部の全面に平打ち加工を施して薄
    板帯状部を形成せしめた後、前記薄板帯状部の上面角部
    に面取り加工を施す請求項４又は請求項５記載のリード
    フレームの製造方法。
JP29301093A 1993-11-24 1993-11-24 リードフレーム及びその製造方法 Expired - Fee Related JP3398198B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29301093A JP3398198B2 (ja) 1993-11-24 1993-11-24 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29301093A JP3398198B2 (ja) 1993-11-24 1993-11-24 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07147372A true JPH07147372A (ja) 1995-06-06
JP3398198B2 JP3398198B2 (ja) 2003-04-21

Family

ID=17789314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29301093A Expired - Fee Related JP3398198B2 (ja) 1993-11-24 1993-11-24 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP3398198B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285074B2 (en) 1997-08-25 2001-09-04 Hitachi, Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285074B2 (en) 1997-08-25 2001-09-04 Hitachi, Ltd. Semiconductor device
US6297545B1 (en) 1997-08-25 2001-10-02 Hitachi, Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3398198B2 (ja) 2003-04-21

Similar Documents

Publication Publication Date Title
US5854741A (en) Unit printed circuit board carrier frame for ball grid array semiconductor packages and method for fabricating ball grid array semiconductor packages using the same
US4994411A (en) Process of producing semiconductor device
JP2002076228A (ja) 樹脂封止型半導体装置
JP2000294711A (ja) リードフレーム
JP3999780B2 (ja) リードフレームの製造方法
JPH0158864B2 (ja)
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPH07147372A (ja) リードフレーム及びその製造方法
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JPH04162469A (ja) リードフレームの製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH01216563A (ja) リードフレームの製造方法
JP2923012B2 (ja) プリント配線板
JP3230318B2 (ja) 半導体装置用リードフレーム
JP2527840B2 (ja) リ―ドフレ―ム
JP2564595B2 (ja) 半導体装置の製造方法
JPH09205173A (ja) リードフレームの製造方法
JPH08236674A (ja) リ−ドフレ−ムの製造方法
JPH0888311A (ja) 半導体装置とその製造方法
JP2001127232A (ja) リードフレーム及びその製造方法
JPH06224342A (ja) リードフレーム及びその製造方法
JPH06244335A (ja) 樹脂封止型半導体装置
JPH08255866A (ja) 半導体装置とその製造方法
JPS60182147A (ja) ワイヤボンデイング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees