JPH07143033A - 回線切替装置 - Google Patents

回線切替装置

Info

Publication number
JPH07143033A
JPH07143033A JP5314576A JP31457693A JPH07143033A JP H07143033 A JPH07143033 A JP H07143033A JP 5314576 A JP5314576 A JP 5314576A JP 31457693 A JP31457693 A JP 31457693A JP H07143033 A JPH07143033 A JP H07143033A
Authority
JP
Japan
Prior art keywords
data signal
circuit
line
signal sequence
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5314576A
Other languages
English (en)
Other versions
JP2507978B2 (ja
Inventor
Hideyuki Muto
秀行 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5314576A priority Critical patent/JP2507978B2/ja
Publication of JPH07143033A publication Critical patent/JPH07143033A/ja
Application granted granted Critical
Publication of JP2507978B2 publication Critical patent/JP2507978B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 運用中に無瞬断同期切替範囲を逸脱する遅延
量の変更があった場合にデータ信号列に誤りを生じさせ
ずに遅延量調節を行い、無瞬断同期切り替えを可能にす
る。 【構成】 現用回線で伝送されて来たデータ信号列101
は回路1で2分岐され、回路2-1 、2-2 で各々交互に遅
延され、回路3へ入力される。回路3では、回路2-1 、
2-2 で遅延量を変更しない系のデータ信号列を選択して
おき、遅延量が変更された時点で無瞬断に回路2-1 、2-
2 の出力データ信号列401 、402 を切り替える。回路5
では回路4で遅延した予備回線のデータ信号列601 と回
路3の出力データ信号列501 の位相差が無瞬断同期切替
範囲内に調整された時点でデータ信号列を切り替え、デ
ータ信号列701 を出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、現用回線と予備回線と
を有するディジタル通信システムの受端側において現用
回線と予備回線の切り替えをビット誤りなく無瞬断に行
う回線切替装置に関する。
【0002】
【従来の技術】周知のように、ディジタル通信システム
では、有線であるか無線であるかを問わず規模の大小等
によって1:1で現用回線と予備回線とを有する場合
と、複数の現用回線に対し1つの予備回線を有する場合
とがあり、何れの場合においても現用回線の保守点検時
などで予備回線への切り替えを行い、現用回線の復旧時
に再び予備回線から現用回線への切り替えを行い回線を
維持できるようにしているが、かかる切り替えを行う回
線切替装置には、伝送されるデータ信号列にビット誤り
を生じさせずに行える機能が要求される。
【0003】この種の回線切替装置には種々あるが、そ
の1つとして例えば図3に示すものが知られている。こ
の回線切替装置は、現用回線と予備回線の伝送経路の違
いによる遅延差を無瞬断同期切替範囲内の一定量に調整
した後、メモリ回路又は直並列変換回路を用いてデータ
信号列にビット誤りなく回線の同期切り替えを行うよう
にしたものである。以下、概要を説明する。
【0004】図3において、現用回線遅延回路2は、入
力データ信号列を最大N(Nは自然数)ビット遅延させ
得るシフトレジスタを備え、現用回線を伝送されて来た
データ信号列101を現用制御信号111によってn
(n:0≦n≦Nなる整数)ビット遅延させる。
【0005】同様に、予備回線遅延回路4は、入力デー
タ信号列を最大M(Nは自然数)ビット遅延させ得るシ
フトレジスタを備え、予備回線を伝送されて来たデータ
信号列201を予備制御信号121によってj(j:0
≦j≦Mなる整数)ビット遅延させる。
【0006】無瞬断同期切替回路5は、メモリ回路又は
直並列変換回路を備え、現用回線遅延回路2の出力デー
タ信号列401と予備回線遅延回路4の出力データ信号
列601との位相差が±L(Lは自然数)ビット以内の
場合に現用・予備選択信号141によって無瞬断でビッ
ト誤りなく、現用回線遅延回路2の出力データ信号列4
01と予備回線遅延回路4の出力データ信号列601と
を切り替えてデータ信号列701を出力する。なお、無
瞬断でビット誤りなく切り替え得る範囲が、前述した無
瞬断同期切替範囲であり、±Lビットの範囲であるが、
これはメモリ回路又は直並列変換回路の構成で定まるも
のである。
【0007】次に、図4を参照して動作を具体的に説明
する。説明を簡単にするため、現用回線遅延回路2の最
大遅延可能量N及び予備回線遅延回路4の最大遅延可能
量Mを共に20ビットとし、Lは4ビットとする。ま
た、現用回線と予備回線の伝送ルートの違いによる遅延
差は15ビットで、例えば図4(A)(B)に示すよう
に、現用回線で伝送されて来たデータ信号列101が予
備回線で伝送されて来たデータ信号列201よりも15
ビット遅れて受信されたとする。つまり、予備回線から
現用回線への復帰時の場合である。
【0008】現用回線と予備回線の遅延差は図外でフレ
ームパルスの比較により検出され、それに基づき現用制
御信号111と予備制御信号121が発生されるが、上
述の例では、データ信号列101が遅れているのである
から、現用回線遅延回路2の現用制御信号111による
設定遅延量nはn=0ビットとなり、現用回線遅延回路
2の出力データ信号列401は図4(A)と同一とな
る。
【0009】一方、予備回線遅延回路4の予備制御信号
121による設定遅延量jは、予備回線の受信データ信
号列201(図4(B))の先頭ビットを現用回線の受
信データ信号列101(図4(A))の先頭ビットの前
後4ビットの範囲(無瞬断同期切替範囲)内に設定する
のに必要な量であるから、15−4=11ビット(図4
(C))以上で、かつ15+4=19ビット(図4
(D))以下の範囲内の所定値に設定される。
【0010】無瞬断同期切替回路5では、現用回線のデ
ータ信号列401(図4(A))と予備回線のデータ信
号列601(図4(C)と同(D)の間にあるデータ信
号列)とが入力するが、例えばメモリ回路を備えるもの
であればそれらを所定ビット遅延し、先頭ビット位置が
揃った適宜なタイミングで現用・予備選択信号141が
図外から与えられ、予備回線から現用回線への切り替え
をビット誤りを生じさせずに無瞬断で行い、現用回線の
データ信号列701を出力する。
【0011】
【発明が解決しようとする課題】上述したように、現用
回線と予備回線の伝送経路の違いによる遅延差を調整し
た後、メモリ回路又は直並列変換回路を用いてデータ信
号列にビット誤りなく回線の切り替えが行えるようにし
た回線切替装置では、遅延差が無瞬断同期切替範囲内と
なるように調整しているが、例えば現用回線の運用中に
予備回線の伝送ルートに変更等が生じ、予備回線で伝送
されるデータ信号列が無瞬断同期切替範囲以上に遅延す
ると、予備回線遅延回路の遅延量調整だけでは現用回線
と予備回線のデータ信号列間の位相差を無瞬断同期切替
範囲内に調整することができなくなる場合が生ずる。
【0012】かかる場合には、現用回線で伝送されて来
たデータ信号列の遅延量を変更しなければならないが、
従来の装置では、現用回線は運用中であるので、その遅
延量の変更時に現用回線遅延回路内でデータ信号列に誤
りが生じ、その後の予備回線への無瞬断同期切り替えが
できなくなるという問題がある。
【0013】本発明の目的は、現用と予備の何れか一方
の回線の伝送ルートの変更等により遅延量が変更され、
両回線間の遅延差が無瞬断同期切替範囲を越えることと
なった場合でもデータ信号列に誤りを生じさせずに遅延
量調節が行え、無瞬断で回線の同期切り替えを行うこと
ができる回線切替装置を提供することにある。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、本発明の回線切替装置は次の如き構成を有する。即
ち、本発明の回線切替装置は、現用回線と予備回線の伝
送経路の違いによる遅延差を無瞬断同期切替範囲内の一
定量に調整した後、メモリ回路又は直並列変換回路を用
いてデータ信号列にビット誤りなく回線の同期切り替え
を行う回線切替装置であって; この回線切替装置は、
現用回線と予備回線の一方の回線で伝送されて来たデー
タ信号列を2分岐する分岐回路と; 前記分岐回路で2
分岐された各データ信号列をそれぞれ第1及び第2の制
御信号によって遅延させる第1及び第2の遅延回路と;
前記メモリ回路又は直並列変換回路を備え、前記第1
及び第2の遅延回路の出力データ信号列間の位相差が一
定量以内のとき第1の選択信号によって一方の出力デー
タ信号列から他方の出力データ信号列へビット誤りを生
じることなく無瞬断に切り替えて出力する第1の無瞬断
同期切替回路と;現用回線と予備回線の他方の回線で伝
送されて来たデータ信号列を第3の制御信号によって遅
延させる第3の遅延回路と; 前記メモリ回路又は直並
列変換回路を備え、前記第1の無瞬断同期切替回路の出
力データ信号列と前記第3の遅延回路の出力データ信号
列の位相差が一定量以内のとき第2の選択信号によって
一方の出力データ信号列から他方の出力データ信号列へ
ビット誤りを生じることなく無瞬断に切り替えて出力す
る第2の無瞬断同期切替回路と; を備えたことを特徴
とするものである。
【0015】
【作用】次に、前記の如く構成される本発明の回線切替
装置の作用を説明する。本発明では、一方の回線におい
て2つの遅延回路の遅延制御によりそれらの出力データ
信号列間の位相差を第1の無瞬断同期切替回路の無瞬断
同期切替範囲内の一定量にする操作を繰り返し行い、第
1の無瞬断同期切替回路の出力データ信号列と他方の回
線の遅延回路の出力データの位相差を第2の無瞬断同期
切替回路の無瞬断同期切替範囲内の一定量にすることが
できるようにしてある。なお、無瞬断同期切替範囲は、
無瞬断同期切替回路が備えるメモリ回路又は直並列変換
回路の構成に依存することは前述した。
【0016】なお、一方の回線とは、現用回線と予備回
線を1:1で持つシステムでは現用回線又は予備回線で
あるが、n:1で持つシステムでは現用回線である。
【0017】従って、現用と予備の何れか一方の回線の
伝送ルートの変更等により遅延量が変更され、両回線間
の遅延差が無瞬断同期切替範囲を越えることとなった場
合でもデータ信号列に誤りを生じさせずに遅延量調節が
行え、無瞬断で回線の同期切り替えを行うことができ
る。
【0018】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係る回線切替装置を
示す。図1において、本実施例の回線切替装置は、現用
回線と予備回線をn:1で持つシステムを考慮して、
(第2の)無瞬断同期切替回路5に与える2つのデータ
信号列のうち、予備データ信号列は従来と同様に第3の
遅延回路たる予備回線遅延回路4で形成するが、現用デ
ータ信号列を、分岐回路1と第1及び第2の遅延回路た
る2つの現用回線遅延回路(2−1、2−2)と第1の
無瞬断同期切替回路たる現用無瞬断同期切替回路3とで
形成するようにしたものである。
【0019】図1において、分岐回路1は、現用回線を
伝送されて来たデータ信号列101を2方向に分岐す
る。一方の分岐出力データ信号列301は現用回線遅延
回路2−1に入力し、他方の分岐出力データ信号列30
2は現用回線遅延回路2−2に入力する。
【0020】現用回線遅延回路2−1と同2−2は、そ
れぞれ入力データ信号列を最大N(Nは自然数)ビット
遅延させ得るシフトレジスタを備える。現用回線遅延回
路2−1は、一方の分岐出力データ信号列301を第1
の制御信号たる現用制御信号111によってn(n:0
≦n≦Nなる整数)ビット遅延させる。これは、図3に
おける現用回線遅延回路2に対応する。また現用回線遅
延回路2−2は、他方の分岐出力データ信号列302を
第2の制御信号たる現用制御信号112によってm
(m:0≦m≦Nなる整数)ビット遅延させる。
【0021】現用無瞬断同期切替回路3は、無瞬断同期
切替回路5と同様にメモリ回路又は直並列変換回路を備
え、現用回線遅延回路2−1の出力データ信号列401
と現用回線遅延回路2−2の出力データ信号列402と
の位相差が±K(Kは自然数)ビット以内の場合に第1
の選択信号たる現用選択信号131によって無瞬断でビ
ット誤りなく、現用回線遅延回路2−1の出力データ信
号列401と現用回線遅延回路2−2の出力データ信号
列402とを切り替えてデータ信号列501を出力す
る。
【0022】一方、予備回線遅延回路4は、前述したよ
うに入力データ信号列を最大M(Mは自然数)ビット遅
延させ得るシフトレジスタを備え、予備回線を伝送され
て来たデータ信号列201を第3の制御信号たる予備制
御信号121によってj(j:0≦j≦Mなる整数)ビ
ット遅延させる。
【0023】無瞬断同期切替回路5は、メモリ回路又は
直並列変換回路を備え、現用無瞬断同期切替回路3の出
力データ信号列501と予備回線遅延回路4の出力デー
タ信号列601との位相差が±L(Lは自然数)ビット
以内の場合に第2の選択信号たる現用・予備選択信号1
41によって無瞬断でビット誤りなく、現用無瞬断同期
切替回路3の出力データ信号列501と予備回線遅延回
路4の出力データ信号列601とを切り替えてデータ信
号列701を出力する。
【0024】次に、図2を参照して、現用回線で運用し
ている場合に予備回線に保守等により伝送ルートに例え
ば経路が長くなる変更が生じたので、運用回線たる現用
回線でデータ信号列に誤りを生じさせずに遅延量を調整
する動作を説明する。なお、逆の場合でも、両回線間の
遅延差が進み位相か遅れ位相かの相違だけであるから同
様の動作となる。
【0025】説明を簡単にするため、現用回線遅延回路
(2−1、2−2)の最大遅延可能量N及び予備回線遅
延回路4の最大遅延可能量Mを共に20ビットとし、現
用無瞬断同期切替回路3の無瞬断同期切替範囲を規定す
るK及び無瞬断同期切替回路5の無瞬断同期切替範囲を
規定するLは共に4ビットとする。
【0026】図2(A)(B)に示すように、予備回線
で伝送されて来たデータ信号列201が現用回線で伝送
されて来たデータ信号列101よりも15ビット遅れて
受信されたとする。従って、予備回線遅延回路4の予備
制御信号121による遅延設定量jはj=0となり、無
瞬断同期切替回路5への入力データ信号列601は図2
(B)と同一となる。これは、現用無瞬断同期切替回路
3の出力データ信号列501と予備回線で伝送されて来
たデータ信号列201との位相差を、無瞬断同期切替回
路5の無瞬断同期切替範囲(±L=±4ビット)以内に
することを要求しているが、次のようにして実現する。
【0027】現用回線の運用中データ信号列は図2
(A)であり、これが現用回線遅延回路2−1から出力
されるから、現用無瞬断同期切替回路3では現用選択信
号131がデータ信号列401を選択している。そこ
で、まず、現用制御信号112で現用回線遅延回路2−
2を制御して分岐出力データ信号列302をm=4ビッ
ト遅延させ、出力データ信号列を図2(C)のようにす
る。
【0028】つまり現用無瞬断同期切替回路3への入力
データ信号列401(図2(A))と同402(図2
(C))の位相差が現用無瞬断同期切替回路3の無瞬断
同期切替範囲を規定するK=4ビットの範囲内となるよ
うにした後、現用選択信号131でデータ信号列402
を選択すれば、現用無瞬断同期切替回路3の出力データ
信号列501はデータ信号列401(図2(A))から
同402(図2(C))へビット誤りを生ずることなく
無瞬断で切り替えることができる。4ビット遅延させた
データ信号列(図2(C))が無瞬断同期切替回路5か
らデータ信号列701として送出される。
【0029】次いで、現用回線遅延回路2−1で入力デ
ータ信号列101(図2(A))を現用制御信号111
によりn=8ビット遅延させ出力データ信号列401を
図2(D)のようにする。そうすると、データ信号列4
02(図2(C))との位相差が現用無瞬断同期切替回
路3の無瞬断同期切替範囲を規定するK=4ビットの範
囲内となるので、現用選択信号131でデータ信号列4
01を選択すれば、現用無瞬断同期切替回路3の出力デ
ータ信号列501は、データ信号列402(図2
(C))から同401(図2(D))へビット誤りを生
ずることなく無瞬断で切り替わる。同様に、4ビット遅
延させたデータ信号列(図2(D))が無瞬断同期切替
回路5からデータ信号列701として送出される。
【0030】以上のように現用回線遅延回路2−1と同
2−2の遅延量設定を現用無瞬断同期切替回路3の無瞬
断同期切替範囲内で交互に変更し、最終的には図2の例
で言えば、現用回線遅延回路2−2の出力データ信号列
402を図2(E)に示すように遅延させ、現用選択信
号131により現用無瞬断同期切替回路3の入力データ
信号列401と同402をビット誤りを生ずることなく
無瞬断に切り替え、出力データ信号列501として図2
(F)に示すデータ信号列を得る。
【0031】図2(F)に示すデータ信号列501と予
備回線のデータ信号列601との位相差は、無瞬断同期
切替回路5の無瞬断同期切替範囲(図2(B))内にあ
るから、以後予備回線への切り替えは、ビット誤りを生
ずることなく無瞬断にできることになる。
【0032】
【発明の効果】以上説明したように、本発明の回線切替
装置では、一方の回線において2つの遅延回路の遅延制
御によりそれらの出力データ信号列間の位相差を第1の
無瞬断同期切替回路の無瞬断同期切替範囲内の一定量に
する操作を繰り返し行い、第1の無瞬断同期切替回路の
出力データ信号列と他方の回線の遅延回路の出力データ
の位相差を第2の無瞬断同期切替回路の無瞬断同期切替
範囲内の一定量にすることができるようにしてあるの
で、現用と予備の何れか一方の回線の伝送ルートの変更
等により遅延量が変更され、両回線間の遅延差が無瞬断
同期切替範囲を越えることとなった場合でもデータ信号
列に誤りを生じさせずに遅延量調節が行え、無瞬断で回
線の同期切り替えを行うことができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係る回線切替装置の構成ブ
ロック図である。
【図2】本発明の動作を説明するタイムチャートであ
る。
【図3】従来の回線切替装置の構成ブロック図である。
【図4】従来装置の動作を説明するタイムチャートであ
る。
【符号の説明】
1 分岐回路 2−1 現用回線遅延回路 2−2 現用回線遅延回路 3 現用無瞬断同期切替回路 4 予備回線遅延回路 5 無瞬断同期切替回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年6月8日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】
【課題を解決するための手段】前記目的を達成するた
め、本発明の回線切替装置は次の如き構成を有する。即
ち、本発明の回線切替装置は、現用回線と予備回線の伝
送経路の違いによる遅延差を無瞬断同期切替範囲内の一
定量に調整した後、メモリ回路又は直並列変換回路を用
いてデータ信号列にビット誤りなく回線の同期切り替え
を行う回線切替装置であって; この回線切替装置は、
現用回線と予備回線の一方の回線のデータ信号列を互い
に異なる又は同一の遅延量で交互に遅延制御することを
それらの位相差を無瞬断同期切替範囲内の一定量に調整
して行い、いずれか一方の遅延データ信号列をビット誤
りを生じさせることなく切替出力する第1手段と; 現
用回線と予備回線の他方の回線のデータ信号列を前記第
1手段の出力データ信号列との位相差が無瞬断同期切替
範囲内の一定量となるように遅延制御し、いずれか一方
のデータ信号列をビット誤りを生じさせることなく切替
出力する第2手段と; を備えことを特徴とするもの
である。具体的には、第1手段は、現用回線と予備回線
の一方の回線で伝送されて来たデータ信号列を2分岐す
る分岐回路と; 前記分岐回路で2分岐された各データ
信号列をそれぞれ第1及び第2の制御信号によって遅延
させる第1及び第2の遅延回路と; メモリ回路又は直
並列変換回路を備え、前記第1及び第2の遅延回路の出
力データ信号列間の位相差が一定量以内のとき第1の選
択信号によって一方の出力データ信号列から他方の出力
データ信号列へビット誤りを生じることなく無瞬断に切
り替えて出力する第1の無瞬断同期切替回路と; を備
える。また、第2手段は、現用回線と予備回線の他方の
回線で伝送されて来たデータ信号列を第3の制御信号に
よって遅延させる第3の遅延回路と; メモリ回路又は
直並列変換回路を備え、前記第1の無瞬断同期切替回路
の出力データ信号列と前記第3の遅延回路の出力データ
信号列の位相差が一定量以内のとき第2の選択信号によ
って一方の出力データ信号列から他方の出力データ信号
列へビット誤りを生じることなく無瞬断に切り替えて出
力する第2の無瞬断同期切替回路と;を備える。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】
【作用】次に、前記の如く構成される本発明の回線切替
装置の作用を説明する。本発明では、一方の回線におい
て2つの遅延回路の交互の遅延制御それらの出力デー
タ信号列間の位相差を第1の無瞬断同期切替回路の無瞬
断同期切替範囲内の一定量に調整しつつ繰り返し行い、
第1の無瞬断同期切替回路の出力データ信号列と他方の
回線の遅延回路の出力データの位相差を第2の無瞬断同
期切替回路の無瞬断同期切替範囲内の一定量にすること
ができるようにしてある。なお、無瞬断同期切替範囲
は、無瞬断同期切替回路が備えるメモリ回路又は直並列
変換回路の構成に依存することは前述した。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】つまり現用無瞬断同期切替回路3への入力
データ信号列401(図2(A))と同402(図2
(C))の位相差が現用無瞬断同期切替回路3の無瞬断
同期切替範囲を規定するK=4ビットの範囲内となるよ
うにした後、現用選択信号131でデータ信号列402
を選択すれば、現用無瞬断同期切替回路3の出力データ
信号列501はデータ信号列401(図2(A))から
同402(図2(C))へビット誤りを生ずることなく
無瞬断で切り替えることができる
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0029
【補正方法】変更
【補正内容】
【0029】次いで、現用回線遅延回路2−1で入力デ
ータ信号列101(図2(A))を現用制御信号111
によりn=8ビット遅延させ出力データ信号列401を
図2(D)のようにする。そうすると、データ信号列4
02(図2(C))との位相差が現用無瞬断同期切替回
路3の無瞬断同期切替範囲を規定するK=4ビットの範
囲内となるので、現用選択信号131でデータ信号列4
01を選択すれば、現用無瞬断同期切替回路3の出力デ
ータ信号列501は、データ信号列402(図2
(C))から同401(図2(D))へビット誤りを生
ずることなく無瞬断で切り替わる
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0032
【補正方法】変更
【補正内容】
【0032】
【発明の効果】以上説明したように、本発明の回線切替
装置では、一方の回線において2つの遅延回路の交互の
遅延制御それらの出力データ信号列間の位相差を第1
の無瞬断同期切替回路の無瞬断同期切替範囲内の一定量
調整しつつ繰り返し行い、第1の無瞬断同期切替回路
の出力データ信号列と他方の回線の遅延回路の出力デー
タの位相差を第2の無瞬断同期切替回路の無瞬断同期切
替範囲内の一定量にすることができるようにしてあるの
で、現用と予備の何れか一方の回線の伝送ルートの変更
等により遅延量が変更され、両回線間の遅延差が無瞬断
同期切替範囲を越えることとなった場合でもデータ信号
列に誤りを生じさせずに遅延量調節が行え、無瞬断で回
線の同期切り替えを行うことができる効果がある。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 現用回線と予備回線の伝送経路の違いに
    よる遅延差を無瞬断同期切替範囲内の一定量に調整した
    後、メモリ回路又は直並列変換回路を用いてデータ信号
    列にビット誤りなく回線の同期切り替えを行う回線切替
    装置であって; この回線切替装置は、現用回線と予備
    回線の一方の回線で伝送されて来たデータ信号列を2分
    岐する分岐回路と; 前記分岐回路で2分岐された各デ
    ータ信号列をそれぞれ第1及び第2の制御信号によって
    遅延させる第1及び第2の遅延回路と; 前記メモリ回
    路又は直並列変換回路を備え、前記第1及び第2の遅延
    回路の出力データ信号列間の位相差が一定量以内のとき
    第1の選択信号によって一方の出力データ信号列から他
    方の出力データ信号列へビット誤りを生じることなく無
    瞬断に切り替えて出力する第1の無瞬断同期切替回路
    と; 現用回線と予備回線の他方の回線で伝送されて来
    たデータ信号列を第3の制御信号によって遅延させる第
    3の遅延回路と; 前記メモリ回路又は直並列変換回路
    を備え、前記第1の無瞬断同期切替回路の出力データ信
    号列と前記第3の遅延回路の出力データ信号列の位相差
    が一定量以内のとき第2の選択信号によって一方の出力
    データ信号列から他方の出力データ信号列へビット誤り
    を生じることなく無瞬断に切り替えて出力する第2の無
    瞬断同期切替回路と; を備えたことを特徴とする回線
    切替装置。
JP5314576A 1993-11-19 1993-11-19 回線切替装置 Expired - Fee Related JP2507978B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5314576A JP2507978B2 (ja) 1993-11-19 1993-11-19 回線切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5314576A JP2507978B2 (ja) 1993-11-19 1993-11-19 回線切替装置

Publications (2)

Publication Number Publication Date
JPH07143033A true JPH07143033A (ja) 1995-06-02
JP2507978B2 JP2507978B2 (ja) 1996-06-19

Family

ID=18054957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5314576A Expired - Fee Related JP2507978B2 (ja) 1993-11-19 1993-11-19 回線切替装置

Country Status (1)

Country Link
JP (1) JP2507978B2 (ja)

Also Published As

Publication number Publication date
JP2507978B2 (ja) 1996-06-19

Similar Documents

Publication Publication Date Title
US20040052323A1 (en) Phase interpolater and applications thereof
JPH0595366A (ja) セル送信回路
JP2507978B2 (ja) 回線切替装置
JPH0746801B2 (ja) 遅延補償方式
JP2536401B2 (ja) 無瞬断切替方法
JPH05219031A (ja) 無線通信方式
JPH01155735A (ja) ディジタル通信システムの回線切替装置
JP2671824B2 (ja) 遅延調整装置
JPS6379434A (ja) 受信デ−タ切替装置
JPH05136765A (ja) 受信部切替方式
JPS615640A (ja) フレ−ム同期方式
JPH04291530A (ja) N/1冗長構成回路
JPH08340324A (ja) 無瞬断切替方式及びその装置
JP2000151568A (ja) 無瞬断切り替え装置
JPH04145739A (ja) 回線切替回路
JPH06169484A (ja) 無瞬断チャネル切り替え方式
JPH06104881A (ja) 無線装置
JPH05268207A (ja) フレーム同期システム
JPS59169247A (ja) デイジタル無線回線の同期切替方式
JPH0514307A (ja) 位相調整回路
JPH01140832A (ja) 冗長切替回路
JPH01302933A (ja) 回線切替回路
JPH05151121A (ja) 上りと下りのシリアルデータ並行処理方法
JPH04175028A (ja) 多チャネル接続装置の伝送路インタフェース回路
JPH10233765A (ja) 位相合わせ方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees