JPH04175028A - 多チャネル接続装置の伝送路インタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目　次］ 概要 産業上の利用分野 従来の技術（第５図） 発明が解決しようとする課題 課題を解決するための手段［第１図（ａ）　、（ｂ）］
作　用［第１図（ａ）　、（ｂ）］ 実施例 第１実施例の説明（第２図） 第２実施例の説明（第３，４図） 発明の効果 ［概　要］ 高品位テレビ等の高ビットレートの端末に装備される多
チャネル接続装置の伝送路インタフェース回路に関し、 伝送路のクロックのうち所要のクロックを代表してマス
タクロックとして使用できるようにして、回路規模の低
減およびデータ制御部での処理能力の向上をはかれるよ
うにすることを目的とし、多チャネルでデータおよびク
ロックを伝送する伝送路のクロックのうち所要のクロッ
クをマスタクロックとして、データを他のクロックとマ
スタクロックとの間で乗り換えさせるための複数のクロ
ック乗換え回路をそなえるように構成する。

［産業上の利用分野］ 本発明は、高品位テレビ等の高ビットレートの端末に装
備される多チャネル接続装置の伝送路インタフェース回
路に関する。

近年、伝送路の低ビツトレート化が進んでいるが、端末
としては、高品位テレビのように、高ビツトレート端末
の開発も進んでいる このため、低ビツトレートの伝送路を複数チャネル用い
た多チャネル接続装置の伝送路インタフェース回路が必
要になるが、このときこの伝送路インタフェース回路に
て各チャネルの伝送路クロックの制御を行なう必要があ
る。

［従来の技術］ さて、このようなりロック制御機能をそなえた従来の多
チャネル接続装置の伝送路インタフェース回路を第５図
を用いて説明する。

第５図は従来例を示すブロック図であるが、この第５図
において、１００１は多チャネル伝送路で、この多チャ
ネル伝送路１００１では、受信データＲＤＩ〜ＲＤｎが
受信クロックＲＣＫＩ〜ＲＣＫｎのタイミングで伝送さ
れるとともに、送信データＳＤＩ〜ＳＤｎが送信クロッ
ク５ＣＫＩ〜５ＣＫｎのタイミングで伝送されるように
なっている。

１００２は伝送路インタフェース回路で、この伝送路イ
ンタフェース回路１００２は、受信系および送信系のそ
れぞれについて、ｎ個のタイミング発生回路１００３Ｒ
−１，・・、１００３Ｒ−ｎ、１００３Ｓ−１，・＊、
１００３Ｓ−ｎをそなえるとともに、タイミング調整部
（Ｆ　ｉ　Ｆ　ｏメモリ）１００４Ｒ，１００４Ｓをそ
なえている。

ここで、受信用タイミング発生回路１００３Ｒ−１〜１
００３Ｒ−ｎは、各チャネル間でのクロックタイミング
がそろうようなりロックを発生するもので、送信用タイ
ミング発生回路１００３Ｓ−１〜１００３Ｓ−ｎは、各
チャネル用の送信クロックを発生するものである。

受信用タイミング調整部１００４Ｒは、ＦｉＦＯメモリ
をそなえることにより、受信データＲＤ１、・・、ＲＤ
ｎのタイミングを調整し所要の同期状態でデータ制御部
１００５ヘデータを伝送するもので、送信用タイミング
調整部１００４８は。

ＦｉＦｏメモリをそなえることにより、データ制御部１
００５からのデータのタイミングを調整してこれらのデ
ータを出力すると共に、クロックを送信用タイミング発
生回路１００３Ｓ−１〜１００３Ｓ−ｎへ送るものであ
る。

また、データ制御部１００５は、高品位テレビ等の端末
との間で、高ビットレート受信データＲＤ１．・・、Ｒ
Ｄｎまたは高ビツトレート送信データＳＤＩ、　　・・
、ＳＤｎの遺り取りを行なうものである。

このような構成により、受信データＲＤＩ〜ＲＤｎは、
クロックＲＣＫ１〜ＲＣＫｎに乗った状態で伝送路イン
タフェース回路１００２へ入力されて、この伝送路イン
タフェース回路１００２のタイミング発生回路１００３
Ｒ−１〜１００３Ｒ−ｎで、各チャネル間でのクロック
タイミングを調整されてから、タイミング調整部１００
４Ｒにおいて所要のタイミングに調整されて、データ制
御部１００５に伝送される。

なお、送信データについては、受信データとほぼ逆の要
領で、データ制御部１００５から伝送路インタフェース
回路１００２を経て多チャネル伝送路１００１へ送り出
される。

［発明が解決しようとする課題］ しかしながら、上述のような従来の回路構成では、各チ
ャネルが独立して動作しているため、各チャネル毎に、
タイミング発生回路を必要とし、これにより伝送路イン
タフェース回路のハード規模の増大を招くほか、データ
制御部における処理能力の低下を招くおそれがある。

本発明は、このような課題に鑑み創案されたもので、伝
送路のクロックのうち所要のクロックを代表してマスタ
クロックとして使用できるようにして、回路規模の低減
およびデータ制御部での処理能力の向上をはかれるよう
にした、多チャネル接続装置の伝送路インタフェース回
路を提供することをその第１の目的としている。

また、本発明は、更にマスタクロックとして使用してい
るクロックが断状態になっても、他のクロックが断状態
でない場合は、システムの動作を継続できるようにした
、多チャネル接続装置の伝送路インタフェース回路を提
供することをその第２の目的としている。

［課題を解決するための手段］ 第１図（ａ）は請求項１にかかる本発明の原理ブロック
図である。

この第１図（ａ）において、１０１は多チャネル伝送路
で、この多チャネル伝送路１０１では、データＤ　Ｉ−
Ｄ　ｎをそれぞれクロックＣＫＩ〜ＣＫｎのタイミング
で伝送する。

１０２は本発明にかかる伝送路インタフェース回路で、
この伝送路インタフェース回路１０２は、（ｎ−１）個
のクロック乗換え回路１０４．−２　、　　・・、ＩＱ
４−ｎ、タイミング調整部１０５をそなえており、例え
ばクロックＣＫＩをマスタクロックＭＣＫとするもので
ある。

ここで、クロック乗換え回路１０４−２〜１０４−ｎは
、データＤ２．　　・＊、Ｄｎを、他のクロックＣＫ２
．　　・・、ＣＫｎとマスタクロックであるクロックＣ
ＫＩとの間で乗り換えさせるものである。

タイミング調整部１０５は、データＤ１．・・。

Ｄｎのタイミングを調整するものである。

また、データ制御部１０６は、高品位テレビ等の端末と
の間でデータＤ１．・・、Ｄｎを遺り取りするものであ
る。

第１図（ｂ）は請求項２にかかる本発明の原理ブロック
図である。

この第１図（ｂ）において、１は多チャネルでデータお
よびクロックＣＫＩ、ＣＫ２．　　・・、ＣＫｎを伝送
する伝送路であり、２−１．２−２．。

・・、２−ｎはクロック断状態検出回路で、このクロッ
ク断状態検出回路２−ｉ　（ｉ＝１．２．　　・・＋　
ｎ）は、それぞれ多チャネルでデータおよびクロックを
伝送する伝送路１から対応するクロックＣＫｉの断状態
を検出するものである。

３はセレクタで、このセレクタ３は、クロックＣＫｉの
うちの１つのクロックをマスタクロックＭＣＫとして選
択して出力するものである。

４はセレクタ制御回路で、このセレクタ制御回路４は、
クロック断状態検出回路２−ｉでの検出結果に基づきセ
レクタ３の切替制御を行なうものである。

［作　用］ 上述の請求項１にかかる本発明の多チャネル接続装置の
伝送路インタフェース回路では、多チャネルでデータお
よびクロックを伝送する伝送路１０１のクロックのうち
所要のクロックＣＫＩをマスタクロックとして、クロッ
ク乗換え回路１０４−２〜１０４−ｎで、データが、他
のクロックＣＫ２〜ＣＫｎとマスタクロックＣＫＩとの
間で乗り換えさせられる。なお、マスタクロックＣＫＩ
として選ばれたチャネルのデータの乗り換えは行なわな
い。

また、請求項２にかかる本発明の多チャネル接続装置の
伝送路インタフェース回路では、クロック断状態検出回
路２−ｉで、伝送路１からの対応するチャネルのクロッ
クＣＫｉの断状態を検出しており、各検出結果がセレク
タ制御回路４に送られる。そして、このセレクタ制御回
路４で、クロツク断状態検出回路２−ｉでの検出結果に
基づき、セレクタ３の切替制御が行なわれる。これによ
り、セレクタ３から、クロックＣＫｉのうちの１つがマ
スタクロックＭＣＫとして選択して出力される。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

（ａ）第１実施例の説明 第２図は本発明の第１実施例を示すブロック図であるが
、この第２図において、１０１は多チャネル伝送路で、
この多チャネル伝送路１０１では、受信データＲＤＩ〜
ＲＤｎがそれぞれクロックＲＣＫＩ〜ＲＣＫｎのタイミ
ングで伝送されるとともに、送信データＳＤＩ〜ＳＤｎ
がそれぞれクロック５ＣＫＩ〜５ＣＫｎのタイミングで
伝送されるようになっている。

１０２は伝送路インタフェース回路で、この伝送路イン
タフェース回路１０２は、クロック断状態検出回路１０
３．（ｎ−１）個の受信用クロック乗換え回路１０４Ｒ
−２，・＋、１０４Ｒ−ｎ。

受信用タイミング調整部（Ｆ　ｉ　Ｆ　ｏメモリ）１０
５Ｒをそなえるとともに、ｎ個の送信用クロック乗換え
回路１０４Ｓ−１，１０４ｓ−２，・・。

１０４Ｓ−ｎ、送信用タイミング調整部（Ｆ　ｉ　ＦＯ
メモリ）１０５Ｓをそなえており、クロックＣＫ１をマ
スタクロックＭＣＫとするものである。

ここで、クロック断状態検出回路１０３は、マスタクロ
ックとしてのクロックＣＫＩの断状態を検出すると、そ
の旨をアラームとしてデータ制御部１０６へ通知するも
のである。

受信用クロック乗換え回路１０４Ｒ−２〜１０４Ｒ−ｎ
は、受信データＲＤ２．　　・ｎ、ＲＤｎを。

それぞれのクロックＲＣＫ２．　　・・、ＲＣＫｎから
マスタクロックであるクロックＲＣＫ１に乗り換えさせ
るものであり、送信用クロック乗換え回路１０４　Ｓ　
−１〜１０４　Ｓ　−ｎは、送信データＳＤ２．　・・
、ＳＤｎを、マスタクロックであるクロックＲＣＫ１か
らクロック５ＣＫ２．　　・・、５ＣＫｎに乗り換えさ
せるものである。

受信用タイミング調整部１０５Ｒは、ＦｉＦ。

メモリをそなえることにより、受信データＲＤＩ。

・・、ＲＤｎのタイミングを調整し所要の同期状態でデ
ータ制御部１０６ヘデータを伝送するものであり、送信
用タイミング調整部１０５Ｓは、ＦｉＦｏメモリをそな
えることにより、データ制御部１０６からのデータのタ
イミングを調整してこれらのデータを送信用クロック乗
換え回路１０４Ｓ　−１〜１０４　Ｓ　−ｎ　ヘ送るも
のである。

また、データ制御部１０６は、高品位テレビ等の端末と
の間で、受信データＲＤＩ、　　・・、ＲＤｎ、送信デ
ータＳ０１．　　・・、ＳＤｎの遺り取りを行なうもの
である。

このような構成により、受信データＲＤＩ〜ＲＤｎは、
クロックＲＣＫ１〜ＲＣＫｎに乗った状態から、クロッ
ク乗換え回路１０４Ｒ−２〜１０４Ｒ−ｎでマスタクロ
ックとしてのクロックＲＣＫ１に乗り換えた状態にされ
たあと、タイミング調整部１０５Ｒにおいて所要のタイ
ミングに調整されて、データ制御部１０６に伝送される
。

また、データ制御部１０６からの送信データＳＤ１〜Ｓ
Ｄｎは、タイミング調整部１０５Ｓにおいて所要のタイ
ミングに調整されてから、クロック乗換え回路１０４　
Ｓ　−１〜１０４　Ｓ　−ｎでマスタクロックとしての
クロックＲＣＫ１に乗った状態から、それぞれのチャネ
ル用クロック５ＣＫＩ〜５ＣＫｎに乗り換えた状態にさ
れたあと、多チャネル伝送路１０１へ伝送される。

このように本実施例によれば、伝送路のクロックのうち
所要のクロックを代表してマスタクロックとして使用す
ることができるので５回路規模の低減およびデータ制御
部での処理能力の向上をはかることができるものである
。

なお、クロック断状態検出回路１０３において、マスタ
クロックの断状態が検出されると、アラームが作動し、
更にはシステム全体を停止する。

（ｂ）第２実施例の説明 第３図は本発明の第２実施例を示すブロック図であるが
、この第３図において、１０はデータ（受信データ）Ｄ
１〜Ｄｎ’Ｈよびクロック（受信クロック）ＧＫＩ〜Ｃ
Ｋｎを伝送する伝送路であるが、この伝送路１０には、
伝送路インタフェース回路２ｏを介してデータ制御部６
０が接続されている。

ここで、伝送路インタフェース回１２０は、ｎ個のクロ
ック乗換え回路３０−ｉ　　（ｉ＝１．２．　　・・ｅ
　ｎ）＋　ｎ個のクロック断状態検出回路４０−１．タ
イミング調整部５０．セレクタ７０．セレクタ制御回路
としてのデコード回路８０をそなえて構成されている。

まず、クロック乗換え回路３０−ｉは、データＤｉを、
それぞれのクロックＣＫｉからマスタクロックＭＣＫと
して選択されているクロックに乗り換えさせて伝送する
動作を行なわせるものである。ただし、マスタクロック
として選択されているクロックに対応するクロック乗換
え回路３０−１においては、実質的なりロック乗り換え
は行なわない。

クロック断状態検出回路４０−１は、伝送路１０から送
られてくる対応するチャネルにおけるクロックＣＫｉの
断状態を検出するものである。

タイミング調整部５０は、ＦｉＦｏメモリをそなえるこ
とにより、データＤｉのタイミングを調整し所要の同期
状態でデータ制御部６０へ伝送する動作を行なうもので
ある。

セレクタ７０は、クロックＣＫＩ、ＣＫ２．　　・・、
ＣＫｎのうちの１つをマスタクロックとして選択して出
力するものである。

デコード回路８０は、クロック断状態検出回路４０−１
における検出結果に基づき、断状態にない所要のクロッ
クをマスタクロックＭＣＫとしてセレクタ７０から出力
させるべく、セレクタ７０の切替制御を行なうものであ
る。

また、データ制御部６０は、タイミング調整部５０にて
調整されたデータＤｉ、Ｄ２．　　・・、Ｄｎを入力と
して受け、高ビットレートのデータとして端末に伝送す
るものであるが、更にデータ制御部６０には、クロック
断状態検出回路４０−ｉがクロック断を検出すると、そ
の旨がアラームとして入力されるようになっている。な
お、このデータ制御部６０においては、クロック断状態
検出回路４０−１の全てまたは一部においてクロック断
状態が検出されたときに、アラーム作動させるようにな
っている。

上述の構成により、伝送路インタフェース回路２０にク
ロックＣＫＩ、ＣＫ２．　　・＋、ＣＫｎが入力される
が、このうち最初に同期の確立したチャネルのクロック
を検出し、デコード回路８０にて、そのチャネルのデコ
ード信号を生成し、セレクタ７０に入力する。

セレクタ７０では、上記のデコード信号に対応するチャ
ネルのクロックＣＫｉをマスタクロックＭＣＫとして選
択し、他のチャネルにおいては、クロック乗換え回路に
より、データＤ１．・・。

Ｄｎ（マスタクロックとして選ばれたクロックに同期す
るデータは除く）がマスタクロックＭＣＫに乗せ換えら
れ、タイミング調整部５０に入力される。

ところで、今、マスタクロックＭＣＫとしてクロックＣ
ＫＩが選ばれている状態で、クロック断状態検出回路４
０−１がクロック断を検出すると、デコード回路８０は
、例えばクロックＣＫ２がマスタクロックとして選ばれ
るよう、セレクタ７０を切り替える。

ここで、第４図は本実施例の動作を示すタイムチャート
であるが、この第４図は、上記の例で示したように、最
初の状態において、セレクタ７０がクロックＣＫ１をマ
スタクロックＭＣＫとして選択した状態から、その後に
クロックＣＫＩにクロック断状態が生じた場合を示して
おり、この場合にデコード回路８０の出力に基づき、ク
ロックＧＫ２がマスタクロックＭＣＫとして選択される
ことが示されている。

なお、他のチャネルのクロックについても、同様の切替
動作が行なわれることはいうまでもない。

また、この第２実施例では、受信データ、受信クロック
についての取扱を説明したが、送信データ、送信クロッ
クについても同様にして適用が可能であることはいうま
でもない。

ところで、上述のような第１実施例の回路構成では、マ
スタクロック以外のチャネルが正常に動作しているにも
かかわらず、クロック断状態検出回路１０３において、
マスタクロックの断状態が検出されると、アラームが作
動し、更にはシステム全体が停止してしまうが、この第
２実施例の回路構成によれば、マスタクロックＭＣＫと
して選択された任意のクロックＣＫｉが断状態に陥って
も、他のクロックＣＫｊ　（ｊ＋ｉ）がマスタクロック
ＭＣＫとして選択されるので、伝送路インタフェース回
路２０でのクロック乗換え等の処理を支障なく行なえる
。

［発明の効果］ 以上詳述したように、請求項１記載の本発明の多チャネ
ル接続装置の伝送路インタフェース回路によれば、クロ
ック乗換え回路を用いることにより、伝送路のクロック
のうち所要のクロックを代表してマスタクロックとして
使用できるので、回路規模の低減およびデータ制御部で
の処理能力の向上をはかれる利点がある。

また、請求項２記載の本発明の多チャネル接続装置の伝
送路インタフェース回路によれば、マスタクロックとし
て選択されたクロックが断状態となっても、セレクタ制
御回路を介するセレクタの動作により他のクロックがマ
スタクロックとして選択され、これにより伝送路インタ
フェース回路は支障なく運転が続行される。その結果、
多くのチャネルをそなえた高ビットレートの端末を安定
して作動させることができる利点がある。

【図面の簡単な説明】

第１図（ａ）、（ｂ）はそれぞれ本発明の原理ブロック
図。 第２図は本発明の第１実施例を示すブロック図、第３図
は本発明の第２実施例を示すブロック図。 第４図は本発明の第２実施例の動作を示すタイムチャー
ト、 第５図は従来例を示すブロック図である。 図において、 １は伝送路、 ２−ｉはクロック断状態検出回路、 ３はセレクタ、 ４はセレクタ制御回路、 １０は伝送路、 ２０は伝送路インタフェース回路、 ３０−１はクロック乗換え回路、 ４０−１はクロック断状態検出回路、 ５０はタイミング調整部。 ６０はデータ制御部、 ７０はセレクタ、 ８０はデコード回路、 １０１は伝送路、 １０２は伝送路インタフェース回路、 １０３はクロック断状態検出回路、 １０４Ｒ−２〜１０４Ｒ−ｎ、１０４Ｓ−１〜１０４８
−ｎはクロック乗換え回路、 １０５Ｒ，１０５８はタイミング調整部、１０６はデー
タ制御部、 １００１ば伝送路、 １００２は伝送路インタフェース回路。 １００３Ｒ−１〜１００３Ｒ−ｎ、１００３８−１〜１
００３Ｓ−ｎはタイミング発生回路。 １００４Ｒ，１００４Ｓはタイミング調整部、１００５
はデータ制御部である。

Claims (2)

【特許請求の範囲】
1. （１）多チャネルでデータおよびクロックを伝送する伝
   送路（１０１）のクロックのうち所要のクロックをマス
   タクロックとして、データを他のクロックと該マスタク
   ロックとの間で乗り換えさせるための複数のクロック乗
   換え回路（１０４−２〜１０４−ｎ）をそなえて構成さ
   れたことを 特徴とする、多チャネル接続装置の伝送路インタフェー
   ス回路。
2. （２）多チャネルでデータおよびクロックを伝送する伝
   送路（１）からこれらのクロックの断状態を検出するク
   ロック断状態検出回路（２−ｉ）と、該クロックのうち
   の１つのクロックをマスタクロックとして選択して出力
   するセレクタ（３）と、該クロック断状態検出回路（２
   −ｉ）での検出結果に基づき該セレクタ（３）の切替制
   御を行なうセレクタ制御回路（４）とをそなえて構成さ
   れたことを特徴とする、多チャネル接続装置の伝送路イ
   ンタフェース回路。