JPH0713970B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0713970B2 JPH0713970B2 JP23404086A JP23404086A JPH0713970B2 JP H0713970 B2 JPH0713970 B2 JP H0713970B2 JP 23404086 A JP23404086 A JP 23404086A JP 23404086 A JP23404086 A JP 23404086A JP H0713970 B2 JPH0713970 B2 JP H0713970B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 ヘテロ接合型バイポーラトランジスタ、或いはホットエ
レクトロントランジスタ等の縦型のヘテロ接合半導体装
置の製造方法であって、半絶縁性GaAs基板上に素子形成
用の化合物半導体結晶層を形成後、素子形成領域以外の
箇所にボロン（B+）原子をイオン注入して予め素子間分
離領域を形成する。
レクトロントランジスタ等の縦型のヘテロ接合半導体装
置の製造方法であって、半絶縁性GaAs基板上に素子形成
用の化合物半導体結晶層を形成後、素子形成領域以外の
箇所にボロン（B+）原子をイオン注入して予め素子間分
離領域を形成する。
次いでエミッタ電極を形成後、べース引出し電極、コレ
クタ引出し電極の形成領域をリング状にエッチング形成
後、該引出し電極を基板の所定の位置まで平坦な状態で
引出し、該引出し電極の断線およびショートを無くすよ
うにした半導体装置の製造方法。
クタ引出し電極の形成領域をリング状にエッチング形成
後、該引出し電極を基板の所定の位置まで平坦な状態で
引出し、該引出し電極の断線およびショートを無くすよ
うにした半導体装置の製造方法。
本発明は半導体装置の製造方法に係り、特にヘテロバイ
ポーラトランジスタ、ホットエレクトロントランジスタ
等の縦型のヘテロ接合トランジスタの製造方法に関す
る。
ポーラトランジスタ、ホットエレクトロントランジスタ
等の縦型のヘテロ接合トランジスタの製造方法に関す
る。
半絶縁性のガリウム−砒素（GaAs）の基板上に、GaAsの
結晶層、アルミニウム−ガリウム−砒素（AlGaAs）の結
晶層、GaAsの結晶層を分子線エピタキシャル成長法等を
用いて微細な寸法に積層形成したヘテロバイポーラトラ
ンジスタは、エミッタ領域がGaAs層とそれよりエネルギ
ーバンドギャップの大きいAlGaAs層で形成されているた
め、電流利得、および電流駆動能力が大きく、高速で動
作するため、乗算器等の電子機器を形成するための電子
部品として用いられている。
結晶層、アルミニウム−ガリウム−砒素（AlGaAs）の結
晶層、GaAsの結晶層を分子線エピタキシャル成長法等を
用いて微細な寸法に積層形成したヘテロバイポーラトラ
ンジスタは、エミッタ領域がGaAs層とそれよりエネルギ
ーバンドギャップの大きいAlGaAs層で形成されているた
め、電流利得、および電流駆動能力が大きく、高速で動
作するため、乗算器等の電子機器を形成するための電子
部品として用いられている。
従来のこのような半導体装置の製造方法について第４図
の斜視図、第５図の平面図、および第５図のVI-VI′線
に沿った第６図に示す断面図について説明する。
の斜視図、第５図の平面図、および第５図のVI-VI′線
に沿った第６図に示す断面図について説明する。
第４図、第５図および第６図に示すように、従来の半導
体装置の製造方法は、半絶縁性のGaAsの基板１上にN+型
のGaAs結晶層よりなるコレクタ引出し層２を形成後、そ
の上にＮ型のGaAsよりなるコレクタ層３を形成する。
体装置の製造方法は、半絶縁性のGaAsの基板１上にN+型
のGaAs結晶層よりなるコレクタ引出し層２を形成後、そ
の上にＮ型のGaAsよりなるコレクタ層３を形成する。
次いでその上にP+型、或いはP-型のGaAsよりなるべース
層４を形成後、Ｎ型のAlGaAs層よりなるエミッタ層５お
よびN+型、或いはN-型のGaAs層よりなる高濃度エミッタ
層６を形成する。
層４を形成後、Ｎ型のAlGaAs層よりなるエミッタ層５お
よびN+型、或いはN-型のGaAs層よりなる高濃度エミッタ
層６を形成する。
次いで高濃度エミッタ層６上に金−ゲルマニウム／金合
金よりなる所定のパターンのエミッタ電極７を形成し、
更にべース層４上に金−ゲルマニウム／金合金よりなる
べース電極８を形成後、更にコレクタ引出し層２に所定
のパターンのコレクタ電極９を形成する。このようにし
て半導体素子をGaAsの基板上に多数形成している。
金よりなる所定のパターンのエミッタ電極７を形成し、
更にべース層４上に金−ゲルマニウム／金合金よりなる
べース電極８を形成後、更にコレクタ引出し層２に所定
のパターンのコレクタ電極９を形成する。このようにし
て半導体素子をGaAsの基板上に多数形成している。
その後、エミッタ電極７、べース電極８およびコレクタ
電極９より外部回路へ導出するためのエミッタ引出し電
極10、べース引出し電極11、コレクタ引出し電極12を形
成している。
電極９より外部回路へ導出するためのエミッタ引出し電
極10、べース引出し電極11、コレクタ引出し電極12を形
成している。
ところで、このような従来の半導体装置ては、第４図お
よび第５図に示すように、エミッタ引出し電極10が、エ
ミッタ層５と高濃度エミッタ層６とべース層４との境界
面13A、べース層４とコレクタ引き出し層２との境界面1
4A、コレクタ引き出し層２と基板１との境界面15Aで折
れ曲がり、またべース引出し電極11はべース層４とコレ
クタ引き出し層２との境界面14Bとコレクタ引き出し層
２と基板１との境界面15Bで折れ曲がる。
よび第５図に示すように、エミッタ引出し電極10が、エ
ミッタ層５と高濃度エミッタ層６とべース層４との境界
面13A、べース層４とコレクタ引き出し層２との境界面1
4A、コレクタ引き出し層２と基板１との境界面15Aで折
れ曲がり、またべース引出し電極11はべース層４とコレ
クタ引き出し層２との境界面14Bとコレクタ引き出し層
２と基板１との境界面15Bで折れ曲がる。
またコレクタ引出し電極12は、コレクタ引き出し層２と
基板の境界面15Cで折れ曲がる。
基板の境界面15Cで折れ曲がる。
このように、エミッタ引出し電極10、べース引出し電極
11、コレクタ引出し電極12が折れ曲がると、その折れ曲
がった箇所より亀裂が断線が生じ、形成される半導体装
置の信頼度が低下する問題がある。
11、コレクタ引出し電極12が折れ曲がると、その折れ曲
がった箇所より亀裂が断線が生じ、形成される半導体装
置の信頼度が低下する問題がある。
本発明は上記した問題点を解決し、半導体素子形成領域
以外の箇所に不純物原子を導入して、予め素子間分離領
域を形成して、該素子より引き出されるエミッタ引出し
電極、べース引出し電極、コレクタ引出し電極が相互に
ショートしないようにするとともに、そのべース引出し
電極、およびコレクタ引出し電極が形成される領域をリ
ング状に平坦にエッチングすることで、各々の引出し電
極に断線、および亀裂を発生しないようにする。
以外の箇所に不純物原子を導入して、予め素子間分離領
域を形成して、該素子より引き出されるエミッタ引出し
電極、べース引出し電極、コレクタ引出し電極が相互に
ショートしないようにするとともに、そのべース引出し
電極、およびコレクタ引出し電極が形成される領域をリ
ング状に平坦にエッチングすることで、各々の引出し電
極に断線、および亀裂を発生しないようにする。
本発明の半導体装置の製造方法は、半絶縁性基板上にコ
レクタ引出し層、コレクタ層、べース層、エミッタ層お
よび高濃度エミッタ層としての化合物半導体結晶層を順
次積層形成する工程、 該化合物半導体結晶層のうち、半導体素子形成領域以外
の領域に不純物原子を導入してその領域を不活性化して
素子間分離領域を形成する工程、 前記エミッタ層および高濃度エミッタ層を所定の寸法に
エッチング形成する工程、 前記高濃度エミッタ層上にエミッタ電極およびエミッタ
引出し電極を所定のパターンに形成する工程、 前記べース層を、前記エミッタ電極、およびエミッタ引
出し電極形成箇所の周囲を除き選択的にエッチングした
のち、エッチングせずに残したべース層表面にべース電
極、並びにべース引出し電極を形成する工程、 前記コレクタ層を、前記エミッタ電極、エミッタ引出し
電極、べース電極およびべース引出し電極の周囲を除き
選択的にエッチングして、表出したコレクタ電極、およ
びコレクタ引出し電極を形成することを特徴とする。
レクタ引出し層、コレクタ層、べース層、エミッタ層お
よび高濃度エミッタ層としての化合物半導体結晶層を順
次積層形成する工程、 該化合物半導体結晶層のうち、半導体素子形成領域以外
の領域に不純物原子を導入してその領域を不活性化して
素子間分離領域を形成する工程、 前記エミッタ層および高濃度エミッタ層を所定の寸法に
エッチング形成する工程、 前記高濃度エミッタ層上にエミッタ電極およびエミッタ
引出し電極を所定のパターンに形成する工程、 前記べース層を、前記エミッタ電極、およびエミッタ引
出し電極形成箇所の周囲を除き選択的にエッチングした
のち、エッチングせずに残したべース層表面にべース電
極、並びにべース引出し電極を形成する工程、 前記コレクタ層を、前記エミッタ電極、エミッタ引出し
電極、べース電極およびべース引出し電極の周囲を除き
選択的にエッチングして、表出したコレクタ電極、およ
びコレクタ引出し電極を形成することを特徴とする。
本発明の半導体装置の製造方法は、半絶縁性基板上に半
導体素子形成用の化合物半導体結晶層を形成後、半導体
素子形成領域以外の領域に予め不純物原子を導入して素
子間分離領域を形成後、べース引出し電極、コレクタ引
出し電極の形成領域を選択エッチングでリング状に表面
が平坦になるように形成することで、この引出し電極が
従来のようにメサ状の段差の有る箇所を通過しなくな
り、亀裂を発生しない引出し電極の形成が可能となる。
導体素子形成用の化合物半導体結晶層を形成後、半導体
素子形成領域以外の領域に予め不純物原子を導入して素
子間分離領域を形成後、べース引出し電極、コレクタ引
出し電極の形成領域を選択エッチングでリング状に表面
が平坦になるように形成することで、この引出し電極が
従来のようにメサ状の段差の有る箇所を通過しなくな
り、亀裂を発生しない引出し電極の形成が可能となる。
以下、図面を用いて本発明の一実施例に付き詳細に説明
する。
する。
第１図は本発明の方法で形成した半導体装置の電極構造
を示す斜視図、第２図は本発明の方法で形成した半導体
装置の平面図、第３図は第２図のIII-III′線に沿った
断面図である。
を示す斜視図、第２図は本発明の方法で形成した半導体
装置の平面図、第３図は第２図のIII-III′線に沿った
断面図である。
第１図、第２図および第３図に示すように、本発明の半
導体装置の製造方法は、半絶縁性のGaAsの基板21上に、
Si原子を５×1018／cm3の濃度にドープしたN+型のGaAs
の結晶層を分子線エピタキシャル成長法でコレクタ引出
し層22として5000Åの厚さに形成する。
導体装置の製造方法は、半絶縁性のGaAsの基板21上に、
Si原子を５×1018／cm3の濃度にドープしたN+型のGaAs
の結晶層を分子線エピタキシャル成長法でコレクタ引出
し層22として5000Åの厚さに形成する。
次いでその上にSi原子を１×1017／cm3の濃度にドープ
したＮ型のGaAsの結晶層を分子線エピタキシャル成長法
でコレクタ層23として3000Åの厚さに形成する。
したＮ型のGaAsの結晶層を分子線エピタキシャル成長法
でコレクタ層23として3000Åの厚さに形成する。
次いでその上に亜鉛（Zn）原子を１×1019／cm3の濃度
にドープしたP+型のGaAsの結晶層を分子線エピタキシャ
ル成長法でべース層24として1000Åの厚さに形成する。
にドープしたP+型のGaAsの結晶層を分子線エピタキシャ
ル成長法でべース層24として1000Åの厚さに形成する。
次いでその上にSi原子を１×1017／cm3の濃度にドープ
したN+GaAsの結晶層を分子線エピタキシャル成長法でエ
ミッタ層25として2000Åの厚さに形成する。
したN+GaAsの結晶層を分子線エピタキシャル成長法でエ
ミッタ層25として2000Åの厚さに形成する。
次いでその上にSi原子を５×1018／cm3の濃度にドープ
したN+型のGaAsの結晶層を高濃度エミッタ層26として形
成する。
したN+型のGaAsの結晶層を高濃度エミッタ層26として形
成する。
次いで半導体素子形成領域以外の領域27に酸素（O+）原
子、或いはボロン原子（B+）、或いは水素原子（H+）を
イオン注入してその領域を不活性化し素子間分離領域27
を形成する。
子、或いはボロン原子（B+）、或いは水素原子（H+）を
イオン注入してその領域を不活性化し素子間分離領域27
を形成する。
次いで高濃度エミッタ層26とエミッタ層25がメサの頂上
部としての所定の面積を有するように、ホトレジスト膜
をマスクとして用いて二酸化二弗化メタン（CCl2F2）ガ
スをエッチングガスとしてエッチングする。
部としての所定の面積を有するように、ホトレジスト膜
をマスクとして用いて二酸化二弗化メタン（CCl2F2）ガ
スをエッチングガスとしてエッチングする。
次いで金−ゲルマニウム／金合金よりなる金属層を形成
後、該金属膜を所定のパターンにエッチングしてエミッ
タ電極28と、エミッタ引出し電極28Aとを形成する。
後、該金属膜を所定のパターンにエッチングしてエミッ
タ電極28と、エミッタ引出し電極28Aとを形成する。
次いでエミッタ電極28とエミッタ引出し電極28Aを除い
て高濃度エミッタ層26とエミッタ層25とをべース層24の
表面の高さ迄選択的にエッチングして該べース層24上に
べース電極引出し領域29を、前記設けた高濃度エミッタ
層26とエミッタ層25の周辺部に形成する。
て高濃度エミッタ層26とエミッタ層25とをべース層24の
表面の高さ迄選択的にエッチングして該べース層24上に
べース電極引出し領域29を、前記設けた高濃度エミッタ
層26とエミッタ層25の周辺部に形成する。
次いで金−亜鉛−金合金よりなる金属層を蒸着により形
成後、所定のパターンにエッチングしてべース引出し電
極30、およびべース電極31を所定のパターンに形成す
る。
成後、所定のパターンにエッチングしてべース引出し電
極30、およびべース電極31を所定のパターンに形成す
る。
このようにすればべース引出し電極30は平坦なべース電
極引出し領域29上に形成されているので、従来のように
メサ型の階段状の部分を通過することが無くなるので亀
裂や断線等が発生しない。
極引出し領域29上に形成されているので、従来のように
メサ型の階段状の部分を通過することが無くなるので亀
裂や断線等が発生しない。
次いでコレクタ層23をコレクタ引出し層22の表面迄エッ
チングした後、コレクタ引出し層22上にコレクタ引出し
電極33を形成する。
チングした後、コレクタ引出し層22上にコレクタ引出し
電極33を形成する。
次いで金−ゲルマニウム／金合金よりなる金属層を形成
後、該金属膜を所定のパターンにエッチングしてコレク
タ引出し電極33、並びにコレクタ電極34を形成する。
後、該金属膜を所定のパターンにエッチングしてコレク
タ引出し電極33、並びにコレクタ電極34を形成する。
このコレクタ引出し電極33は平坦なコレクタ引出し層22
上に形成されているので、従来のようにメサ型の階段状
の部分を通過することが無くなるので、亀裂や断線等が
発生しない。
上に形成されているので、従来のようにメサ型の階段状
の部分を通過することが無くなるので、亀裂や断線等が
発生しない。
以上述べたように、本発明の半導体装置の製造方法によ
れば、エミッタ引出し電極、べース引出し電極、コレク
タ引出し電極の各々が従来の製造方法のようにメサ型の
階段状の段差の部分を通過することが無く、リング状に
形成した平坦なべース電極引出し領域、およびコレクタ
電極引出し領域を通過するので、このそれぞれの引出し
電極に亀裂や断線等の発生しない高信頼度の半導体装置
が得られる効果がある。
れば、エミッタ引出し電極、べース引出し電極、コレク
タ引出し電極の各々が従来の製造方法のようにメサ型の
階段状の段差の部分を通過することが無く、リング状に
形成した平坦なべース電極引出し領域、およびコレクタ
電極引出し領域を通過するので、このそれぞれの引出し
電極に亀裂や断線等の発生しない高信頼度の半導体装置
が得られる効果がある。
第１図は本発明の半導体装置の製造方法による半導体装
置の電極構造の斜視図、 第２図は本発明の方法による半導体装置の平面図、 第３図は第２図のIII-III′線に沿った断面図、 第４図は従来の方法で形成した半導体装置の電極構造の
斜視図、 第５図は従来の方法で形成した半導体装置の平面図、 第６図は第５図のVI-VI′線に沿った断面図である。 図に於いて、 21はGaAs基板、22はコレクタ引出し層、23はコレクタ
層、24はべース層、25はエミッタ層、26は高濃度エミッ
タ層、27は素子間分離領域、28はエミッタ電極、28Aは
エミッタ引出し電極、29はべース電極引出し領域、30は
べース引出し電極、31はべース電極、32はコレクタ電極
引出し領域、33はコレクタ引出し電極、34はコレクタ電
極を示す。
置の電極構造の斜視図、 第２図は本発明の方法による半導体装置の平面図、 第３図は第２図のIII-III′線に沿った断面図、 第４図は従来の方法で形成した半導体装置の電極構造の
斜視図、 第５図は従来の方法で形成した半導体装置の平面図、 第６図は第５図のVI-VI′線に沿った断面図である。 図に於いて、 21はGaAs基板、22はコレクタ引出し層、23はコレクタ
層、24はべース層、25はエミッタ層、26は高濃度エミッ
タ層、27は素子間分離領域、28はエミッタ電極、28Aは
エミッタ引出し電極、29はべース電極引出し領域、30は
べース引出し電極、31はべース電極、32はコレクタ電極
引出し領域、33はコレクタ引出し電極、34はコレクタ電
極を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (1)
- 【請求項１】半絶縁性基板上にコレクタ引出し層、コレ
クタ層、ベース層、エミッタ層および高濃度エミッタ層
としての化合物半導体結晶層を順次積層形成する工程、 該化合物半導体結晶層のうち、半導体素子形成領域以外
の領域に不純物原子を導入してその領域を不活性化して
素子間分離領域を形成する工程、 前記エミッタ層および高濃度エミッタ層を所定の寸法に
エッチング形成する工程、 前記高濃度エミッタ層上にエミッタ電極およびエミッタ
引出し電極を所定のパターンに形成する工程、 前記ベース層を、前記エミッタ電極、およびエミッタ引
出し電極形成箇所の周囲を除き選択的にエッチングした
のち、エッチングせずに残したベース層表面にベース電
極、並びにベース引出し電極を形成する工程、 前記コレクタ層を、前記エミッタ電極、エミッタ引出し
電極、ベース電極およびベース引出し電極の周囲を除き
選択的にエッチングして、表出したコレクタ電極、およ
びコレクタ引出し電極を形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404086A JPH0713970B2 (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404086A JPH0713970B2 (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387768A JPS6387768A (ja) | 1988-04-19 |
| JPH0713970B2 true JPH0713970B2 (ja) | 1995-02-15 |
Family
ID=16964625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23404086A Expired - Lifetime JPH0713970B2 (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713970B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708628B2 (ja) * | 1990-10-30 | 1998-02-04 | 沖電気工業株式会社 | ホットエレクトロントランジスタ |
| CN113921598B (zh) * | 2021-08-25 | 2023-06-20 | 厦门市三安集成电路有限公司 | 一种hbt器件的金属连线方法 |
-
1986
- 1986-09-30 JP JP23404086A patent/JPH0713970B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6387768A (ja) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4679305A (en) | Method of manufacturing a heterojunction bipolar transistor having self-aligned emitter and base and selective isolation regions | |
| US5166081A (en) | Method of producing a bipolar transistor | |
| US4060427A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| JPH0253944B2 (ja) | ||
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5073812A (en) | Heterojunction bipolar transistor | |
| US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| JP2937944B2 (ja) | 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法 | |
| JPH0799760B2 (ja) | 半導体装置 | |
| JPH0713970B2 (ja) | 半導体装置の製造方法 | |
| US5212103A (en) | Method of making a heterojunction bipolar transistor | |
| JP2618539B2 (ja) | 半導体装置の製造方法 | |
| US4895811A (en) | Method of manufacturing semiconductor device | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JPS59181060A (ja) | 半導体装置 | |
| JPH0136710B2 (ja) | ||
| JP2505159B2 (ja) | 半導体装置の製造方法 | |
| JPH047099B2 (ja) | ||
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP3201024B2 (ja) | 半導体装置の製造方法 | |
| CA1191971A (en) | Lateral device structures using self-aligned fabrication techniques |