JPH0713783B2 - 発光素子ダイナミツク点灯制御装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は各種電気電子機器などにおいて各種モードの設
定状態等を表示するため、パネル等に配置された複数の
発光素子を点灯させるダイナミック点灯制御装置に関す
るものである。

従来の技術 以下、多機能電話機の操作パネルに応用された発光素子
の一例としてLEDを用いたLEDダイナミック点灯制御装置
を例にとって説明を行う。

従来のLEDダイナミック点灯制御装置では１系統の列走
査回路と走査に同期して出力制御される桁出力駆動回路
を１系統で構成するものが一般的であった。

以下、図面を参照しながら上述したような従来のLEDダ
イナミック点灯制御装置について説明を行う。

第４図は従来のLEDダイナミック点灯制御装置の回路例
を示すものである。第４図において、１はLEDを点灯制
御するマイクロプロセッサ回路、２は抵抗、３はLEDマ
トリックス、４はクロック回路、５は列走査駆動トラン
ジスタ、６はマイクロプロセッサ回路１への外部割込源
であり、マイクロプロセッサ回路１は行出力ポート1cと
列走査回路７をクロック回路４から出力されるクロック
の立ち上がり時を用いて同期をとって割込制御してい
る。

第５図は第４図の回路の各部の動作波形を示すタイムチ
ャートである。第５図において、10はｎ列目すなわち最
終列目のLED点灯状態を示しており、次に21で示すとこ
ろのクロック立ち上がりを受信して、上記第４図に示し
た桁出力１−ａ′を１列目のLED点灯パターンに切り替
え、同時に上記第４図の列走査出力部７をＱ（ｎ−１）
からQOへ切り替えて11にて示す１列目のLED点灯とな
る。更に22で示すクロック立ち上がりに対し同様の手順
で、12で示すところの２列目のLED点灯を行い、以下順
次３列目（13）,4列目（14）…と走査点灯していく。

第６図は、以上のように点灯制御された発光素子を多機
能電話機の操作パネルに応用したパネル配置図である。
図において、個々の発光素子の点灯・消灯が各々に表示
された意味を表わし、そのマトリックス配置は専ら配線
上の都合や行出力ポートに割り当てる際の制御上の都合
により決定されたLEDアレイである。

発明が解決しようとする問題点 ところで、上記のように動作中に外部割込源６の割込が
発生し、それに従ってマイクロプロセッサ回路１がt1時
間にわたって外部割込処理を行うと、その間にクロック
立ち上がり24の受信が行われても、それに対応したLED
点灯の処理は25の時点まで待たされることとなる。その
結果、12で示すところの２列目のLEDの点灯時間は長く
なり、13で示すところの３列目のLEDの点灯時間は短く
なり、LEDがちらつくという不具合を生じる。

このように、従来の装置では割込処理とLEDダイナミッ
ク点灯を並行処理することが困難であった。

本発明は、上記従来技術に鑑みてなされたもので、LED
マトリックスの駆動回路に対して些少のハードウェアの
追加だけで複数割込を並行処理し得る発光素子ダイナミ
ック点灯制御装置を提供するものである。

問題点を解決するための手段 そこで、本発明の発光素子ダイナミック点灯制御装置
は、順次発生するクロックに基づいて奇数順番のクロッ
クにより出力信号を確立して保持する第１の出力ポート
と、偶数順番のクロックにより出力信号を確立して保持
する第２の出力ポートと、割り込みを受け付けクロック
の１周期を超えない期間にその割込処理を終了する割込
端子とを有するマイクロプロセッサ回路と、クロックに
同期して順番に動作列を選択して駆動する動作列選択手
段とを有し、発光素子は第２の出力ポートと奇数順番の
動作列との間または第１の出力ポートと偶数順番の動作
列との間に接続されることによりマトリックスを構成し
たものである。

作用 以上のように構成された発光素子ダイナミック点灯制御
装置は、外部から割り込み信号を受け付けその割り込み
処理のために出力ポートへの出力信号の確立が遅れたと
しても、その最大遅延時間は前述のようにクロックの１
周期を超えることが無い。

一方、奇数順番の駆動列は偶数順番のクロックにより確
立した第２の出力ポートに、又、偶数順番の駆動列は奇
数順番のクロックにより確立した第１の出力ポートにそ
れぞれ発光素子を介して接続されており、クロックに同
期した動作列選択手段によって強制的に動作させる発光
素子の列が切り替えられるため、発光素子の発光時間に
は影響は及ばない。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。なお、実施例は発光素子としてLEDを用いたLED
ダイナミック点灯制御装置である。

第１図は本発明の一実施例のLEDダイナミック点灯制御
装置の回路である。１はマイクロプロセッサ回路、２は
抵抗、３はLEDマトリックス、４はクロック回路、５は
列走査駆動トランジスタ、６は外部割込源、７は列走査
用デコーダ付カウンタ（ジョンソンカウンタ）、８はカ
ウンタのリセットゲート回路である。

マイクロプロセッサ回路１は順次発生するクロックに基
づいて奇数順番のクロックにより出力信号を確立して保
持する奇数行出力ポート1bと偶数順番のクロックにより
出力信号を確立して保持する偶数行出力ポート1aと、割
り込みを受け付けクロックの１周期を超えない期間にそ
の割込処理を終了する割込端子とを有する。

動作列は、クロックに同期して順番に動作列を選択する
列走査用デコーダ付カウンタ７およびその出力により動
作列を駆動する列走査駆動トランジスタ５で駆動され
る。

LEDマトリックス３は、発光素子即ちLEDが偶数行出力ポ
ート1aと奇数順番の動作列の列走査駆動トランジスタ５
との間、または奇数行出力ポート1bと偶数順番の動作列
の列走査駆動トランジスタ５との間に抵抗２を介して接
続されることによって構成されている。

第２図は第１図の回路の各部の動作波形を示すタイムチ
ャートであり、図中のハッチングは点灯しているLEDの
列番号と点灯期間を示している。なお、Ｌ（１）,L
（２），……Ｌ（ｎ）はそれぞれ１行目LED、２行目LE
D、…ｎ行目LEDを示している。第２図の30で示す期間で
は奇数行出力ポート11bには偶数（ｎ）行目の各行に配
線されたLEDのそれぞれの点灯パターン、すなわち点灯
させるか否かを表わす信号が確立している。また、偶数
行出力ポート1aには奇数（１）行目の各行に配線された
LEDのそれぞれの点灯パターンが出力されたところであ
る。こうして、両出力ポートには走査選択される列に対
して１クロック先行する信号が出力される。そしてこの
時、列走査用デコーダ付カウンタ７にｎ列目が選択出力
されているのでｎ列目のLEDが点灯可能となる。そこに4
1のクロック立ち上がり受信されると第１図の列走査用
デコーダ付カウンタ７は１列目の列走査を選択し、１列
目LEDの点灯に切り替わる。同時に第１図のマイクロプ
ロセッサ回路１は奇数行出力ポート1bに２列目のLED点
灯パターンを先行して出力させる。次のクロック立ち上
がり42が受信されると第１図の列走査用デコーダ付カウ
ンタ７は２列目のLED点灯に切り替わり、続いて偶数行
出力ポート1aは３列目のLED点灯パターンを先行して出
力する。

以下、同様にして第２図の30,31,32,…の走査点灯を実
行する。このように、奇数順番のクロックで確立した奇
数行出力ポート1bは次の奇数順番のクロックで更新され
るので２クロックの期間データが確立している。同様に
偶数順番のクロックで確立した偶数行出力ポート1aも偶
数順番のクロックで更新されるので２クロックの期間デ
ータが確立している。従って、奇数行出力ポート1bと偶
数行出力ポート1aとはクロックに対して必ず１クロック
の期間は互いにオーバーラップして出力が確立してい
る。以上のような動作中に外部割込源６の割込が発生
し、それに従ってマイクロプロセッサ回路１がt2時間に
わたって割込処理を実行する。この時割り込み処理に要
する時間は１クロックの周期を超過しないようにシステ
ム設計されているので、割り込み処理はクロックの１周
期以内に終了する。図において43の時点でのクロック立
ち上がりに対する奇数行出力ポート1bは46の時点まで遅
延される。この時点では偶数列のLEDは未だ選択されて
おらず、次の44の時点のクロックの立ち上がりを受信し
た後に列走査駆動トランジスタ５により点灯を開始する
ので、この遅延は点灯周期になんら影響を与えない。従
って奇数列と偶数列との行出力ポートを切り換えるタイ
ミングはクロック周期内であれば必ずしもクロック立ち
上がり受信直後でなくても良く、列走査の切り替えもカ
ウンタにより完全にクロックと周期して実行されるため
に他の割込処理を並行処理できることとなる。

第３図はクロック出力ポートを有する１チップマイクロ
プロセッサを使用した本発明の別の実施例の回路図であ
る。第３図は回路ではクロック源として１チップマイク
ロプロセッサ内蔵のクロック出力ポートを流用してい
る。

即ち、マイクロプロセッサ回路１は原クロック（図示省
略）を分周してクロック回路４に相当するクロックを得
て、リアルタイムIRQ1と列走査用デコーダ付カウンタ７
とに供給する。

なお、偶数行出力ポート1aと奇数行出力ポート1bと列走
査駆動トランジスタ５とからなるLEDマトリックス３の
構成およびクロックと割込処理時間t2との関係は図１お
よび図２で説明した内容と異なるところはない。

以上のように本実施例によれば、LEDをダイナミック点
灯しつつ、他の割込処理を実行可能なマイクロコンピュ
ータシステムが低コストで実現できる。

発明の効果 以上のように本発明は、小規模ながら多重割込などの複
雑な処理を要求される装置において上記割込処理と、発
光素子のダイナミック点灯とを並行処理することを低コ
ストにて実現可能にした点で、近年の１チップマイクロ
プロセッサの高機能化と相まって、その実用的効果は大
なるものがある。

【図面の簡単な説明】

第１図は本発明の一実施例の発光素子ダイナミック点灯
制御装置の回路図、第２図は第１図における各部の動作
タイムチャート図、第３図は本発明の他の実施例を示す
回路図、第４図は従来の発光素子ダイナミック点灯制御
装置の回路図、第５図は第４図における各部の動作タイ
ムチャート図、第６図は多機能電話機のパネル配置図で
ある。 １……マイクロプロセッサ回路 1a……偶数行出力ポート 1b……奇数行出力ポート 1c……行出力ポート ２……抵抗 ３……LEDマトリックス ４……クロック回路 ５……列走査駆動トランジスタ ６……外部割込源 ７……列走査用デコーダ付カウンタ ８……リセットゲート回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】順次発生するクロックに基づいて奇数順番
   のクロックにより出力信号を確立して保持する第１の出
   力ポートと、偶数順番のクロックにより出力信号を確立
   して保持する第２の出力ポートと、割り込みを受け付け
   前記クロックの１周期を超えない期間にその割込処理を
   終了する割込端子とを有するマイクロプロセッサ回路
   と、前記クロックに同期して順番に動作列を選択して駆
   動する動作列選択手段とを有し、発光素子を前記第２の
   出力ポートと奇数順番の前記動作列との間または前記第
   １の出力ポートと偶数順番の前記動作列との間に接続し
   たことを特徴とする発光素子ダイナミック点灯制御装
   置。