JPH07131331A - レベル変換器 - Google Patents
レベル変換器Info
- Publication number
- JPH07131331A JPH07131331A JP3089648A JP8964891A JPH07131331A JP H07131331 A JPH07131331 A JP H07131331A JP 3089648 A JP3089648 A JP 3089648A JP 8964891 A JP8964891 A JP 8964891A JP H07131331 A JPH07131331 A JP H07131331A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- level converter
- transistor
- preamplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
- H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
Abstract
(57)【要約】
【目的】 ディジタルＥＣＬ入力信号をＣＭＯＳ出力信
号に変換するためのレベル変換器の駆動を簡単化する。 【構成】 レベル変換器のＭＯＳトランジスタの少なく
とも１つＭ１１のゲート端子に参照電圧ＶＢ１を接続
し、参照電圧ＶＢ１と接続されておらずかつ電流ミラー
に関与しない各ＭＯＳトランジスタＭ１２のソース端子
を、電流ミラーに関与するＭＯＳトランジスタＭ１３、
Ｍ１４が直接に接続されていない供給電圧ＶＣＣと接続
し、またこのようなＭＯＳトランジスタＭ１２のゲート
端子を、参照電圧ＶＢ１と接続されているＭＯＳトラン
ジスタＭ１１のソース端子と共通にレベル変換器ＰＵの
入力端Ｅとして用いる。
号に変換するためのレベル変換器の駆動を簡単化する。 【構成】 レベル変換器のＭＯＳトランジスタの少なく
とも１つＭ１１のゲート端子に参照電圧ＶＢ１を接続
し、参照電圧ＶＢ１と接続されておらずかつ電流ミラー
に関与しない各ＭＯＳトランジスタＭ１２のソース端子
を、電流ミラーに関与するＭＯＳトランジスタＭ１３、
Ｍ１４が直接に接続されていない供給電圧ＶＣＣと接続
し、またこのようなＭＯＳトランジスタＭ１２のゲート
端子を、参照電圧ＶＢ１と接続されているＭＯＳトラン
ジスタＭ１１のソース端子と共通にレベル変換器ＰＵの
入力端Ｅとして用いる。
Description
【０００１】
【産業上の利用分野】本発明はディジタルＥＣＬ入力信
号をＣＭＯＳ出力信号に変換するためのレベル変換器に
関する。
号をＣＭＯＳ出力信号に変換するためのレベル変換器に
関する。
【０００２】
【従来の技術】それぞれ各１つのｐ‐ＭＯＳトランジス
タおよび１つのｎ‐ＭＯＳトランジスタのドレイン‐ソ
ース間パスの直列回路から形成され、２つの供給電圧の
間に配置されている２つの電流枝路から成っており、１
つの電流枝路の直列に接続されているＭＯＳトランジス
タの結合点がレベル変換器の論理出力端として用いら
れ、他方の電流枝路の電流が、そのドレイン端子により
等しい供給電圧に接続されている等しい極性のＭＯＳト
ランジスタの電流ミラー回路により第１の電流枝路のな
かへ鏡影されるような回路はたとえば特開昭６３−３０
０２０号公報の第１図から知られている。そこに開示さ
れたレベル変換器は、レベル変換器の両電流枝路を形成
するように接続されている４つのＭＯＳトランジスタか
ら成っている。両電流枝路の各々はその外部端子で両供
給電圧の各々と接続されている。レベル変換器を駆動す
るために、前置増幅器の互いに相補性の両論理出力端が
必要とされる。
タおよび１つのｎ‐ＭＯＳトランジスタのドレイン‐ソ
ース間パスの直列回路から形成され、２つの供給電圧の
間に配置されている２つの電流枝路から成っており、１
つの電流枝路の直列に接続されているＭＯＳトランジス
タの結合点がレベル変換器の論理出力端として用いら
れ、他方の電流枝路の電流が、そのドレイン端子により
等しい供給電圧に接続されている等しい極性のＭＯＳト
ランジスタの電流ミラー回路により第１の電流枝路のな
かへ鏡影されるような回路はたとえば特開昭６３−３０
０２０号公報の第１図から知られている。そこに開示さ
れたレベル変換器は、レベル変換器の両電流枝路を形成
するように接続されている４つのＭＯＳトランジスタか
ら成っている。両電流枝路の各々はその外部端子で両供
給電圧の各々と接続されている。レベル変換器を駆動す
るために、前置増幅器の互いに相補性の両論理出力端が
必要とされる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、レベ
ル変換器の駆動の仕方を簡単化することである。
ル変換器の駆動の仕方を簡単化することである。
【０００４】
【課題を解決するための手段】上述の課題を解決するた
め、本発明においては、レベル変換器のＭＯＳトランジ
スタの少なくとも１つのゲート端子に１つの参照電圧が
接続されており、参照電圧と接続されておらず、また電
流ミラーに関与しない各ＭＯＳトランジスタのソース端
子が、電流ミラーに関与するＭＯＳトランジスタが直接
に接続されていない供給電圧と接続されており、またこ
のようなＭＯＳトランジスタのゲート端子が、参照電圧
と接続されているＭＯＳトランジスタのソース端子と共
通にレベル変換器の入力端として用いられる。
め、本発明においては、レベル変換器のＭＯＳトランジ
スタの少なくとも１つのゲート端子に１つの参照電圧が
接続されており、参照電圧と接続されておらず、また電
流ミラーに関与しない各ＭＯＳトランジスタのソース端
子が、電流ミラーに関与するＭＯＳトランジスタが直接
に接続されていない供給電圧と接続されており、またこ
のようなＭＯＳトランジスタのゲート端子が、参照電圧
と接続されているＭＯＳトランジスタのソース端子と共
通にレベル変換器の入力端として用いられる。
【０００５】すなわち、レベル変換器は、その駆動のた
めにただ１つの論理信号しか必要としないように改良さ
れる。この改良のために必要な参照電圧は、たとえば温
度補償の目的で利用され得る別の自由度を与える。しか
し、必要な場合には、参照電圧は、参照電圧が接続され
るべき端子を代替的に、電流ミラーに関与するトランジ
スタのゲート端子と接続することによって、省略するこ
とができる。
めにただ１つの論理信号しか必要としないように改良さ
れる。この改良のために必要な参照電圧は、たとえば温
度補償の目的で利用され得る別の自由度を与える。しか
し、必要な場合には、参照電圧は、参照電圧が接続され
るべき端子を代替的に、電流ミラーに関与するトランジ
スタのゲート端子と接続することによって、省略するこ
とができる。
【０００６】本発明の好ましい構成は請求項２以下にあ
げられている。
げられている。
【０００７】前置増幅器の相補性出力端のただ１つによ
りレベル変換器を駆動し得ることは特に有利である。わ
ずかな回路技術的費用でレベル変換器の入力端を論理オ
ア結合として構成することができる。その場合、複数の
前置増幅器がそれぞれ等しいレベル変換器を駆動する。
この回路可能性はたとえば、レベル変換器をメモリデコ
ーダとして応用するために利用され得る。
りレベル変換器を駆動し得ることは特に有利である。わ
ずかな回路技術的費用でレベル変換器の入力端を論理オ
ア結合として構成することができる。その場合、複数の
前置増幅器がそれぞれ等しいレベル変換器を駆動する。
この回路可能性はたとえば、レベル変換器をメモリデコ
ーダとして応用するために利用され得る。
【０００８】
【実施例】以下、本発明の実施例を図面により詳細に説
明する。
明する。
【０００９】図１には前置増幅器ＶＶを有するレベル変
換器ＰＵが示されている。ｎｐｎバイポーラトランジス
タＱ１１のベース端子が前置増幅器ＶＶの入力端Ｋを形
成している。このｎｐｎバイポーラトランジスタＱ１１
のコレクタ端子は供給電圧ＶＣＣと接続されている。そ
のエミッタ端子は電流源ＩＣ１を介して第２の供給電圧
ＶＥＥに導かれている。ｎｐｎバイポーラトランジスタ
Ｑ１１および電流源ＩＣ１は前置増幅器ＶＶの入力段を
形成している。この入力段により、ＥＣＬ技術で通常の
論理電圧レベルが、前置増幅器出力端Ｑ、Ｑ′における
予め定められた電圧レベルの際に、前置増幅器ＶＶのな
かに含まれているエミッタ結合されたバイポーラトラン
ジスタＱ１２、Ｑ１３の飽和が防止されるように変換さ
れる。第１のｎｐｎバイポーラトランジスタＱ１１のエ
ミッタ端子には第２のｎｐｎバイポーラトランジスタＱ
１２のベース端子が接続されている。この第２のｎｐｎ
バイポーラトランジスタＱ１３のエミッタ端子は第３の
ｎｐｎバイポーラトランジスタＱ１３のエミッタ端子と
接続されている。第３のｎｐｎバイポーラトランジスタ
Ｑ１３のベース端子には、第２のｎｐｎバイポーラトラ
ンジスタＱ１２のベース端子における１つの定められた
電圧値においてスイッチングしきいを決定する第２の参
照電圧ＶＢ２が与えられている。前置増幅器ＶＶの出力
端Ｑ、Ｑ′として、それぞれ第２および第３のｎｐｎバ
イポーラトランジスタＱ１２、Ｑ１３のコレクタ端子が
用いられる。前置増幅器ＶＶの入力端Ｋに与えられてい
る信号を反転されない形態で出力端Ｑに出力する第２の
ｎｐｎバイポーラトランジスタＱ１２のコレクタ端子
は、第１の動作抵抗Ｒ１１を介して第１の供給電圧ＶＣ
Ｃと接続されている。第２の動作抵抗Ｒ１２は第３のｎ
ｐｎバイポーラトランジスタＱ１３のコレクタ端子を第
１の供給電圧ＶＣＣと接続する。第２の供給電圧ＶＥＥ
とｎｐｎバイポーラトランジスタＱ１２、Ｑ１３のエミ
ッタ端子が共通に第２の電流源ＩＣ２を介して接続され
ている。この第２の電流源ＩＣ２は第１の電流源ＩＣ１
と同じく構成されている。ｎｐｎバイポーラトランジス
タＱ２１、Ｑ２２はそのエミッタ端子でオーム抵抗Ｒと
１つの直列回路に接続されている。この直列回路の外部
端子は定電流経路のなかにもたらすべき電流源ＩＣ１、
ＩＣ２の端子である。電流源ＩＣ１、ＩＣ２の制御入力
端をそれぞれｎｐｎバイポーラトランジスタＱ２１、Ｑ
２２のベース端子が形成している。この制御入力端に、
電流の強さを決定する第３の参照電圧ＶＢ３が与えられ
ている。
換器ＰＵが示されている。ｎｐｎバイポーラトランジス
タＱ１１のベース端子が前置増幅器ＶＶの入力端Ｋを形
成している。このｎｐｎバイポーラトランジスタＱ１１
のコレクタ端子は供給電圧ＶＣＣと接続されている。そ
のエミッタ端子は電流源ＩＣ１を介して第２の供給電圧
ＶＥＥに導かれている。ｎｐｎバイポーラトランジスタ
Ｑ１１および電流源ＩＣ１は前置増幅器ＶＶの入力段を
形成している。この入力段により、ＥＣＬ技術で通常の
論理電圧レベルが、前置増幅器出力端Ｑ、Ｑ′における
予め定められた電圧レベルの際に、前置増幅器ＶＶのな
かに含まれているエミッタ結合されたバイポーラトラン
ジスタＱ１２、Ｑ１３の飽和が防止されるように変換さ
れる。第１のｎｐｎバイポーラトランジスタＱ１１のエ
ミッタ端子には第２のｎｐｎバイポーラトランジスタＱ
１２のベース端子が接続されている。この第２のｎｐｎ
バイポーラトランジスタＱ１３のエミッタ端子は第３の
ｎｐｎバイポーラトランジスタＱ１３のエミッタ端子と
接続されている。第３のｎｐｎバイポーラトランジスタ
Ｑ１３のベース端子には、第２のｎｐｎバイポーラトラ
ンジスタＱ１２のベース端子における１つの定められた
電圧値においてスイッチングしきいを決定する第２の参
照電圧ＶＢ２が与えられている。前置増幅器ＶＶの出力
端Ｑ、Ｑ′として、それぞれ第２および第３のｎｐｎバ
イポーラトランジスタＱ１２、Ｑ１３のコレクタ端子が
用いられる。前置増幅器ＶＶの入力端Ｋに与えられてい
る信号を反転されない形態で出力端Ｑに出力する第２の
ｎｐｎバイポーラトランジスタＱ１２のコレクタ端子
は、第１の動作抵抗Ｒ１１を介して第１の供給電圧ＶＣ
Ｃと接続されている。第２の動作抵抗Ｒ１２は第３のｎ
ｐｎバイポーラトランジスタＱ１３のコレクタ端子を第
１の供給電圧ＶＣＣと接続する。第２の供給電圧ＶＥＥ
とｎｐｎバイポーラトランジスタＱ１２、Ｑ１３のエミ
ッタ端子が共通に第２の電流源ＩＣ２を介して接続され
ている。この第２の電流源ＩＣ２は第１の電流源ＩＣ１
と同じく構成されている。ｎｐｎバイポーラトランジス
タＱ２１、Ｑ２２はそのエミッタ端子でオーム抵抗Ｒと
１つの直列回路に接続されている。この直列回路の外部
端子は定電流経路のなかにもたらすべき電流源ＩＣ１、
ＩＣ２の端子である。電流源ＩＣ１、ＩＣ２の制御入力
端をそれぞれｎｐｎバイポーラトランジスタＱ２１、Ｑ
２２のベース端子が形成している。この制御入力端に、
電流の強さを決定する第３の参照電圧ＶＢ３が与えられ
ている。
【００１０】上記の前置増幅器ＶＶの構成はすべての他
の実施例に対して同一である。従って、図１に続く図面
中では前置増幅器ＶＶの図示は省略された。図示されて
いるのは１つのレベル変換器ＰＵの駆動のために設けら
れているｎｐｎバイポーラトランジスタおよびレベル変
換器ＰＵである。レベル変換器ＰＵの機能は前置増幅器
ＶＶに関係せずに、それに対して処理可能な絶対電圧レ
ベルをその入力端Ｅに与えることに関係する。
の実施例に対して同一である。従って、図１に続く図面
中では前置増幅器ＶＶの図示は省略された。図示されて
いるのは１つのレベル変換器ＰＵの駆動のために設けら
れているｎｐｎバイポーラトランジスタおよびレベル変
換器ＰＵである。レベル変換器ＰＵの機能は前置増幅器
ＶＶに関係せずに、それに対して処理可能な絶対電圧レ
ベルをその入力端Ｅに与えることに関係する。
【００１１】図１には、エミッタホロワー接続されて使
用される第４のｎｐｎバイポーラトランジスタＱ１４に
よるレベル変換器ＰＵの駆動が示されている。第４のｎ
ｐｎバイポーラトランジスタＱ１４のコレクタ端子は第
１の供給電圧ＶＣＣと接続されている。前置増幅器ＶＶ
の相補性出力端Ｑ′により制御されて、第４のｎｐｎバ
イポーラトランジスタＱ１４は制御信号を電流増幅して
そのエミッタ端子でレベル変換器ＰＵの入力端Ｅに伝達
する。第４のｎｐｎバイポーラトランジスタＱ１４のエ
ミッタ端子と第１のｐ‐ＭＯＳトランジスタＭ１１のソ
ース端子および第２のｐ‐ＭＯＳトランジスタＭ１２の
ゲート端子が接続されている。第１のｐ‐ＭＯＳトラン
ジスタＭ１１のドレイン端子は第１のｎ‐ＭＯＳトラン
ジスタＭ１３のソース端子およびゲート端子の双方と、
また第２のｎ‐ＭＯＳトランジスタＭ１４のゲート端子
と接続されている。両ｎ‐ＭＯＳトランジスタＭ１３、
Ｍ１４のドレイン端子は第２の供給電圧ＶＥＥと接続さ
れている。第２のｎ‐ＭＯＳトランジスタＭ１４および
第２のｐ‐ＭＯＳトランジスタＭ１２はそれらのソース
端子で互いに接続されている。この接続個所は同時にレ
ベル変換器ＰＵの出力端Ａ′としての用いられ、そこか
らレベル変換器ＰＵの入力信号が否定された形態で出力
される。第２のｐ‐ＭＯＳトランジスタＭ１２はそのド
レイン端子で第１の供給電圧ＶＣＣと接続されている。
用される第４のｎｐｎバイポーラトランジスタＱ１４に
よるレベル変換器ＰＵの駆動が示されている。第４のｎ
ｐｎバイポーラトランジスタＱ１４のコレクタ端子は第
１の供給電圧ＶＣＣと接続されている。前置増幅器ＶＶ
の相補性出力端Ｑ′により制御されて、第４のｎｐｎバ
イポーラトランジスタＱ１４は制御信号を電流増幅して
そのエミッタ端子でレベル変換器ＰＵの入力端Ｅに伝達
する。第４のｎｐｎバイポーラトランジスタＱ１４のエ
ミッタ端子と第１のｐ‐ＭＯＳトランジスタＭ１１のソ
ース端子および第２のｐ‐ＭＯＳトランジスタＭ１２の
ゲート端子が接続されている。第１のｐ‐ＭＯＳトラン
ジスタＭ１１のドレイン端子は第１のｎ‐ＭＯＳトラン
ジスタＭ１３のソース端子およびゲート端子の双方と、
また第２のｎ‐ＭＯＳトランジスタＭ１４のゲート端子
と接続されている。両ｎ‐ＭＯＳトランジスタＭ１３、
Ｍ１４のドレイン端子は第２の供給電圧ＶＥＥと接続さ
れている。第２のｎ‐ＭＯＳトランジスタＭ１４および
第２のｐ‐ＭＯＳトランジスタＭ１２はそれらのソース
端子で互いに接続されている。この接続個所は同時にレ
ベル変換器ＰＵの出力端Ａ′としての用いられ、そこか
らレベル変換器ＰＵの入力信号が否定された形態で出力
される。第２のｐ‐ＭＯＳトランジスタＭ１２はそのド
レイン端子で第１の供給電圧ＶＣＣと接続されている。
【００１２】図示されている形態のレベル変換器ＰＵの
機能能力は、第１のｐ‐ＭＯＳトランジスタＭ１１のゲ
ート端子に参照電圧ＶＢ１が与えられていることにより
保証されている。第１のｐ‐ＭＯＳトランジスタＭ１１
のソース端子における論理低レベルの際には、このトラ
ンジスタは遮断状態になる。第１のｐ‐ＭＯＳトランジ
スタＭ１１の遮断状態では、電流が第１のｎ‐ＭＯＳト
ランジスタＭ１３のドレイン‐ソース間パスに流れな
い。第１のｎ‐ＭＯＳトランジスタＭ１３のドレイン‐
ソース間パスの電流は第２のｎ‐ＭＯＳトランジスタＭ
１４のドレイン‐ソース間パスに鏡影されるので、これ
にも電流が流れない。第２のｐ‐ＭＯＳトランジスタＭ
１２のゲート端子における低レベルの際には、そのドレ
イン‐ソース間パスは導通状態になる。レベル変換器Ｐ
Ｕの出力端Ａ′には、第２のｎ‐ＭＯＳトランジスタの
同時の遮断および第２のｐ‐ＭＯＳトランジスタＭ１２
の導通によりほぼ第１の供給電圧ＶＣＣの電圧レベルが
与えられている。レベル変換器ＰＵの入力端における高
レベルの際には第２のｐ‐ＭＯＳトランジスタＭ１２は
遮断状態になり、また第２のｎ‐ＭＯＳトランジスタＭ
１４は導通状態になる。この場合にはほぼ第２の供給電
圧ＶＥＥの電圧レベルがレベル変換器ＰＵの出力端Ａ′
に与えられている。
機能能力は、第１のｐ‐ＭＯＳトランジスタＭ１１のゲ
ート端子に参照電圧ＶＢ１が与えられていることにより
保証されている。第１のｐ‐ＭＯＳトランジスタＭ１１
のソース端子における論理低レベルの際には、このトラ
ンジスタは遮断状態になる。第１のｐ‐ＭＯＳトランジ
スタＭ１１の遮断状態では、電流が第１のｎ‐ＭＯＳト
ランジスタＭ１３のドレイン‐ソース間パスに流れな
い。第１のｎ‐ＭＯＳトランジスタＭ１３のドレイン‐
ソース間パスの電流は第２のｎ‐ＭＯＳトランジスタＭ
１４のドレイン‐ソース間パスに鏡影されるので、これ
にも電流が流れない。第２のｐ‐ＭＯＳトランジスタＭ
１２のゲート端子における低レベルの際には、そのドレ
イン‐ソース間パスは導通状態になる。レベル変換器Ｐ
Ｕの出力端Ａ′には、第２のｎ‐ＭＯＳトランジスタの
同時の遮断および第２のｐ‐ＭＯＳトランジスタＭ１２
の導通によりほぼ第１の供給電圧ＶＣＣの電圧レベルが
与えられている。レベル変換器ＰＵの入力端における高
レベルの際には第２のｐ‐ＭＯＳトランジスタＭ１２は
遮断状態になり、また第２のｎ‐ＭＯＳトランジスタＭ
１４は導通状態になる。この場合にはほぼ第２の供給電
圧ＶＥＥの電圧レベルがレベル変換器ＰＵの出力端Ａ′
に与えられている。
【００１３】図２には、直接にも間接にも前置増幅器Ｖ
Ｖの出力端Ｑにより駆動される反転されないレベル変換
器が示されている。入力端Ｅ″として用いられる第２の
ｐ‐ＭＯＳトランジスタＭ１２のゲート端子は直接に前
置増幅器ＶＶの出力端Ｑと接続されており、他方におい
てレベル変換器ＰＵのに入力端Ｅ′として用いられる第
１のｐ‐ＭＯＳトランジスタＭ１１のソース端子は間接
にエミッタホロワー接続の第５のｎｐｎバイポーラトラ
ンジスタＱ１５を介して接続されている。第５のｎｐｎ
バイポーラトランジスタＱ１５のコレクタ端子は第１の
供給電圧ＶＣＣに、そのベース端子は前置増幅器出力端
Ｑに、またそのエミッタ端子は第１のｐ‐ＭＯＳトラン
ジスタＭ１１のソース端子に接続されている。第１のｐ
‐ＭＯＳトランジスタＭ１１のゲート端子には参照電圧
ＶＢ１が与えられており、また第１のｐ‐ＭＯＳトラン
ジスタＭ１１のドレイン端子は第１のｎ‐ＭＯＳトラン
ジスタＭ１３のソース端子と接続されている。この接続
個所はレベル変換器ＰＵの非反転出力端Ａとして用いら
れる。ｎ‐ＭＯＳトランジスタＭ１３、Ｍ１４のドレイ
ン端子は第２の供給電圧ＶＥＥと接続されている。それ
らのゲート端子は同じく互いに接続されており、また第
２のｎ‐ＭＯＳトランジスタＭ１４のソース端子に導か
れている。第２のｎ‐ＭＯＳトランジスタのソース端子
から第２のｐ‐ＭＯＳトランジスタのソース端子へ１つ
の接続線が接続されている。第２のｐ‐ＭＯＳトランジ
スタＭ１２のゲート端子は直接に前置増幅器ＶＶの出力
端Ｑと接続されており、またそのドレイン端子は第１の
供給電圧ＶＣＣに導かれている。
Ｖの出力端Ｑにより駆動される反転されないレベル変換
器が示されている。入力端Ｅ″として用いられる第２の
ｐ‐ＭＯＳトランジスタＭ１２のゲート端子は直接に前
置増幅器ＶＶの出力端Ｑと接続されており、他方におい
てレベル変換器ＰＵのに入力端Ｅ′として用いられる第
１のｐ‐ＭＯＳトランジスタＭ１１のソース端子は間接
にエミッタホロワー接続の第５のｎｐｎバイポーラトラ
ンジスタＱ１５を介して接続されている。第５のｎｐｎ
バイポーラトランジスタＱ１５のコレクタ端子は第１の
供給電圧ＶＣＣに、そのベース端子は前置増幅器出力端
Ｑに、またそのエミッタ端子は第１のｐ‐ＭＯＳトラン
ジスタＭ１１のソース端子に接続されている。第１のｐ
‐ＭＯＳトランジスタＭ１１のゲート端子には参照電圧
ＶＢ１が与えられており、また第１のｐ‐ＭＯＳトラン
ジスタＭ１１のドレイン端子は第１のｎ‐ＭＯＳトラン
ジスタＭ１３のソース端子と接続されている。この接続
個所はレベル変換器ＰＵの非反転出力端Ａとして用いら
れる。ｎ‐ＭＯＳトランジスタＭ１３、Ｍ１４のドレイ
ン端子は第２の供給電圧ＶＥＥと接続されている。それ
らのゲート端子は同じく互いに接続されており、また第
２のｎ‐ＭＯＳトランジスタＭ１４のソース端子に導か
れている。第２のｎ‐ＭＯＳトランジスタのソース端子
から第２のｐ‐ＭＯＳトランジスタのソース端子へ１つ
の接続線が接続されている。第２のｐ‐ＭＯＳトランジ
スタＭ１２のゲート端子は直接に前置増幅器ＶＶの出力
端Ｑと接続されており、またそのドレイン端子は第１の
供給電圧ＶＣＣに導かれている。
【００１４】前置増幅器出力端Ｑにおける高電位の際に
は第５のｎｐｎバイポーラトランジスタＱ１５および第
１のｐ‐ＭＯＳトランジスタＭ１１は導通している。他
方のＭＯＳトランジスタＭ１２、Ｍ１３、Ｍ１４は遮断
しており、従ってレベル変換器ＰＵの出力端Ａにはほぼ
第１の供給電圧ＶＣＣの電位が存在している。前置増幅
器ＶＶの出力端Ｑにおける低電位の際には、先に導通し
ていたＭＯＳトランジスタは遮断し、また先に遮断して
いたＭＯＳトランジスタは導通し、従ってレベル変換器
ＰＵの出力端Ａにはほぼ第２の供給電圧ＶＥＥが存在し
ている。
は第５のｎｐｎバイポーラトランジスタＱ１５および第
１のｐ‐ＭＯＳトランジスタＭ１１は導通している。他
方のＭＯＳトランジスタＭ１２、Ｍ１３、Ｍ１４は遮断
しており、従ってレベル変換器ＰＵの出力端Ａにはほぼ
第１の供給電圧ＶＣＣの電位が存在している。前置増幅
器ＶＶの出力端Ｑにおける低電位の際には、先に導通し
ていたＭＯＳトランジスタは遮断し、また先に遮断して
いたＭＯＳトランジスタは導通し、従ってレベル変換器
ＰＵの出力端Ａにはほぼ第２の供給電圧ＶＥＥが存在し
ている。
【００１５】図３に示されているレベル変換器ＰＵは、
図１に示されているレベル変換器ＰＵに相応する。しか
し、この変形例では第４のｎｐｎバイポーラトランジス
タＱ１４は省略されている。レベル変換器ＰＵの入力端
Ｅは直接に前置増幅器出力端Ｑにより制御される。
図１に示されているレベル変換器ＰＵに相応する。しか
し、この変形例では第４のｎｐｎバイポーラトランジス
タＱ１４は省略されている。レベル変換器ＰＵの入力端
Ｅは直接に前置増幅器出力端Ｑにより制御される。
【００１６】図４には、２つの互いに相補性の入力信号
を必要とするレベル変換器ＰＵが示されている。レベル
変換器ＰＵの構成は、図１に示されているレベル変換器
ＰＵの構成に相応する。ただ駆動の仕方が相違してい
る。前置増幅器ＶＶの出力端Ｑには第５のｎｐｎバイポ
ーラトランジスタＱ１５のベース端子が接続されてい
る。そのコレクタ端子は第１の供給電圧ＶＣＣと接続さ
れており、またそのエミッタ端子はレベル変換器ＰＵの
第１の入力端Ｅ１として用いられる第１のｐ‐ＭＯＳト
ランジスタＭ１１のソース端子と接続されている。第１
の出力端Ｑに対して相補性の前置増幅器ＶＶの第２の出
力端Ｑ′は第４のｎｐｎバイポーラトランジスタＱ１４
のベース端子と接続されている。第４のｎｐｎバイポー
ラトランジスタＱ１４のコレクタ端子は第１の供給電圧
ＶＣＣと接続されており、またそのエミッタ端子はレベ
ル変換器ＰＵの第２の入力端Ｅ２として用いられる第２
のｐ‐ＭＯＳトランジスタＭ１２のドレイン端子と接続
されている。両ｐ‐ＭＯＳトランジスタＭ１１、Ｍ１２
のゲート端子は参照電圧ＶＢ１を与えられている。
を必要とするレベル変換器ＰＵが示されている。レベル
変換器ＰＵの構成は、図１に示されているレベル変換器
ＰＵの構成に相応する。ただ駆動の仕方が相違してい
る。前置増幅器ＶＶの出力端Ｑには第５のｎｐｎバイポ
ーラトランジスタＱ１５のベース端子が接続されてい
る。そのコレクタ端子は第１の供給電圧ＶＣＣと接続さ
れており、またそのエミッタ端子はレベル変換器ＰＵの
第１の入力端Ｅ１として用いられる第１のｐ‐ＭＯＳト
ランジスタＭ１１のソース端子と接続されている。第１
の出力端Ｑに対して相補性の前置増幅器ＶＶの第２の出
力端Ｑ′は第４のｎｐｎバイポーラトランジスタＱ１４
のベース端子と接続されている。第４のｎｐｎバイポー
ラトランジスタＱ１４のコレクタ端子は第１の供給電圧
ＶＣＣと接続されており、またそのエミッタ端子はレベ
ル変換器ＰＵの第２の入力端Ｅ２として用いられる第２
のｐ‐ＭＯＳトランジスタＭ１２のドレイン端子と接続
されている。両ｐ‐ＭＯＳトランジスタＭ１１、Ｍ１２
のゲート端子は参照電圧ＶＢ１を与えられている。
【００１７】図５に示されているレベル変換器は、第４
のｎｐｎバイポーラトランジスタＱ１４を含めて、図１
に示されているレベル変換器ＰＵと同一である。しかし
付加的に、ベース端子で第２の前置増幅器ＶＶの１つの
出力端Ｑ１により駆動される第６のｎｐｎバイポーラト
ランジスタＱ１６が挿入されている。第６のｎｐｎバイ
ポーラトランジスタＱ１６は第４のｎｐｎバイポーラト
ランジスタＱ１４に対して並列に位置している。そのコ
レクタ端子は第１の供給電圧ＶＣＣと、またそのエミッ
タ端子は第４のｎｐｎバイポーラトランジスタＱ１４の
エミッタ端子と接続されている。レベル変換器の出力端
Ａ′に関して両ｎｐｎバイポーラトランジスタＱ１４、
Ｑ１６のベース端子は論理ノア機能により結び付けられ
ている。
のｎｐｎバイポーラトランジスタＱ１４を含めて、図１
に示されているレベル変換器ＰＵと同一である。しかし
付加的に、ベース端子で第２の前置増幅器ＶＶの１つの
出力端Ｑ１により駆動される第６のｎｐｎバイポーラト
ランジスタＱ１６が挿入されている。第６のｎｐｎバイ
ポーラトランジスタＱ１６は第４のｎｐｎバイポーラト
ランジスタＱ１４に対して並列に位置している。そのコ
レクタ端子は第１の供給電圧ＶＣＣと、またそのエミッ
タ端子は第４のｎｐｎバイポーラトランジスタＱ１４の
エミッタ端子と接続されている。レベル変換器の出力端
Ａ′に関して両ｎｐｎバイポーラトランジスタＱ１４、
Ｑ１６のベース端子は論理ノア機能により結び付けられ
ている。
【図１】本発明の一実施例の接続図である。
【図２】本発明の一実施例の接続図である。
【図３】本発明の一実施例の接続図である。
【図４】本発明の一実施例の接続図である。
【図５】本発明の一実施例の接続図である。
Ａ′ 出力端 Ｅ 入力端 ＩＣ１、ＩＣ２ 定電流源 Ｍ１１〜Ｍ１４ ＭＯＳトランジスタ ＰＵ レベル変換器 Ｑ、Ｑ′ 出力端 Ｑ１１〜Ｑ２２ バイポーラトランジスタ ＶＢ１〜ＶＢ３ 参照電圧 ＶＣＣ 第１の供給電圧 ＶＥＥ 第２の供給電圧 ＶＶ 前置増幅器
Claims (11)
- 【請求項１】 それぞれ各１つのｐ‐ＭＯＳトランジス
タ（Ｍ１１、Ｍ１２）および１つのｎ‐ＭＯＳトランジ
スタ（Ｍ１３、Ｍ１４）のドレイン‐ソース間パスの直
列回路から形成され、２つの供給電圧（ＶＣＣ、ＶＥ
Ｅ）の間に配置されている２つの電流枝路から成ってお
り、１つの電流枝路の直列に接続されているＭＯＳトラ
ンジスタ（Ｍ１２、Ｍ１４）の結合点がレベル変換器
（ＰＵ）の論理出力端（Ａ′）として用いられ、他方の
電流枝路の電流が、そのドレイン端子により等しい供給
電圧（ＶＥＥ）に接続されている等しい極性のＭＯＳト
ランジスタ（Ｍ１３、Ｍ１４）の電流ミラー回路により
第１の電流枝路のなかへ鏡影されるディジタルＥＣＬ入
力信号をＣＭＯＳ出力信号に変換するためのレベル変換
器において、レベル変換器のＭＯＳトランジスタの少な
くとも１つ（Ｍ１１）のゲート端子に１つの参照電圧
（ＶＢ１）が接続されており、参照電圧（ＶＢ１）と接
続されておらず、また電流ミラーに関与しない各ＭＯＳ
トランジスタ（Ｍ１２）のソース端子が、電流ミラーに
関与するＭＯＳトランジスタ（Ｍ１３、Ｍ１４）が直接
に接続されていない供給電圧（ＶＣＣ）と接続されてお
り、またこのようなＭＯＳトランジスタ（Ｍ１２）のゲ
ート端子が、参照電圧（ＶＢ１）と接続されているＭＯ
Ｓトランジスタ（Ｍ１１）のソース端子と共通にレベル
変換器（ＰＵ）の入力端（Ｅ）として用いられることを
特徴とするレベル変換器。 - 【請求項２】 レベル変換器（ＰＵ）の電流ミラーに関
与しないＭＯＳトランジスタの１つ（Ｍ１１）がそのゲ
ート端子で参照電圧（ＶＢ１）を与えられ、他のＭＯＳ
トランジスタ（Ｍ１２）のソース端子が直接に第１の供
給電圧（ＶＣＣ）と接続されており、ＭＯＳトランジス
タ（Ｍ１１、Ｍ１２）のそれぞれ残りの端子が互いに接
続され、かつレベル変換器（ＰＵ）の入力端（Ｅ）とし
て用いられることを特徴とする請求項１記載のレベル変
換器。 - 【請求項３】 レベル変換器（ＰＵ）の電流ミラーに関
与するＭＯＳトランジスタ（Ｍ１３、Ｍ１４）がｎ‐Ｍ
ＯＳトランジスタであることを特徴とする請求項１また
は２記載のレベル変換器。 - 【請求項４】 第１の供給電圧（ＶＣＣ）が第２の供給
電圧（ＶＥＥ）にくらべて正であることを特徴とする請
求項１ないし３の１つに記載のレベル変換器。 - 【請求項５】 入力側に前置増幅器（ＶＶ）が接続され
ており、同じく両供給電圧（ＶＣＣ、ＶＥＥ）の間で動
作する前置増幅器（ＶＶ）がエミッタホロワーとして接
続された入力バイポーラトランジスタ（Ｑ１１）から成
っており、そのエミッタ端子に定電流源（ＩＣ１）と第
２のバイポーラトランジスタ（Ｑ１２）のベース端子と
が接続されており、第２のバイポーラトランジスタ（Ｑ
１２）はそのエミッタ端子で、ベース端子に第２の参照
電圧（ＶＢ２）を与えられる第３のバイポーラトランジ
スタ（Ｑ１３）のエミッタ端子と、第２の定電流源（Ｉ
Ｃ２）とに接続されており、またそれぞれ動作抵抗（Ｒ
１１、Ｒ１２）を介して第１の供給電圧（ＶＣＣ）と接
続されているエミッタ結合された両バイポーラトランジ
スタ（Ｑ１２、Ｑ１３）のコレクタ端子は互いに相補性
の論理出力端（Ｑ、Ｑ′）として用いられ、これらの論
理出力端にエミッタホロワーとして接続されている別の
バイポーラトランジスタ（Ｑ１４）が接続可能であり、
また直接または間接にエミッタ接続されたこれらのバイ
ポーラトランジスタの（Ｑ１４）のエミッタ端子を介し
てレベル変換器（ＰＵ）の各入力端（Ｅ）が前置増幅器
（ＶＶ）の出力端（Ｑ）と接続されていることを特徴と
する請求項１ないし４の１つに記載のレベル変換器。 - 【請求項６】 前置増幅器（ＶＶ）の電流源（ＩＣ１、
ＩＣ２）がそれぞれ、オーム抵抗（Ｒ）と、ベース端子
で第３の参照電圧（ＶＢ３）と接続されている電流源バ
イポーラトランジスタ（Ｑ２１、Ｑ２２）とから成る１
つの直列回路により形成されていることを特徴とする請
求項５記載のレベル変換器。 - 【請求項７】 レベル変換器（ＰＵ）の入力端（Ｅ）が
直接に前置増幅器（ＶＶ）の出力端（Ｑ）と接続されて
いることを特徴とする請求項５または６記載のレベル変
換器。 - 【請求項８】 レベル変換器（ＰＵ）の入力端（Ｅ）が
エミッタホロワー接続の第４のバイポーラトランジスタ
（Ｑ１４）を介して前置増幅器（ＶＶ）の出力端（Ｑ）
と接続されていることを特徴とする請求項５または６記
載のレベル変換器。 - 【請求項９】 残りのソース端子（Ｅ′）がエミッタホ
ロワー接続の第５のバイポーラトランジスタ（Ｑ１５）
を介して前置増幅器（ＶＶ）の出力端（Ｑ）と接続され
ており、また残りのゲート端子（Ｅ″）が直接に前置増
幅器（ＶＶ）の出力端（Ｑ）と接続されていることを特
徴とする請求項５または６記載のレベル変換器。 - 【請求項１０】 レベル変換器（ＰＵ）の入力端（Ｅ）
がエミッタホロワー接続の各１つのバイポーラトランジ
スタ（Ｑ１４、Ｑ１６）を介して少なくとも２つの異な
る前置増幅器（ＶＶ）の出力端（Ｑ、Ｑ１）と接続され
ていることを特徴とする請求項５または６記載のレベル
変換器。 - 【請求項１１】 前置増幅器（ＶＶ）の相補性出力端
（Ｑ、Ｑ′）にそれぞれ、エミッタホロワーとして接続
されているバイポーラトランジスタ（Ｑ１４、Ｑ１５）
のベース端子が接続されており、これらのバイポーラト
ランジスタ（Ｑ１４、Ｑ１５）のエミッタ端子がそれぞ
れ、電流ミラーに関与しない両ＭＯＳトランジスタ（Ｍ
１１、Ｍ１２）の１つの、レベル変換器（ＰＵ）の入力
端（Ｅ１、Ｅ２）として用いられるソース端子と接続さ
れており、またこれらのＭＯＳトランジスタ（Ｍ１１、
Ｍ１２）のゲート端子が第１の参照電圧（ＶＢ１）と接
続されていることを特徴とする請求項５または６記載の
レベル変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4010145.2 | 1990-03-29 | ||
| DE19904010145 DE4010145C1 (ja) | 1990-03-29 | 1990-03-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131331A true JPH07131331A (ja) | 1995-05-19 |
Family
ID=6403348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3089648A Withdrawn JPH07131331A (ja) | 1990-03-29 | 1991-03-27 | レベル変換器 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0451365A3 (ja) |
| JP (1) | JPH07131331A (ja) |
| DE (1) | DE4010145C1 (ja) |
| IE (1) | IE911057A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4127212A1 (de) * | 1991-08-16 | 1993-02-18 | Licentia Gmbh | Schaltungsanordnung zur pegelumsetzung |
| JP2839047B2 (ja) * | 1991-10-25 | 1998-12-16 | 日本電気株式会社 | 半導体回路 |
| JP2765346B2 (ja) * | 1992-03-18 | 1998-06-11 | 三菱電機株式会社 | バイモス増幅装置 |
| US5304869A (en) * | 1992-04-17 | 1994-04-19 | Intel Corporation | BiCMOS digital amplifier |
| DE69223776T2 (de) * | 1992-06-26 | 1998-07-16 | Discovision Ass | Logikausgangstreiber |
| DE4227282C1 (de) * | 1992-08-18 | 1993-11-25 | Siemens Ag | Digitaler Stromschalter |
| JPH06104704A (ja) * | 1992-09-18 | 1994-04-15 | Mitsubishi Electric Corp | 半導体集積回路装置の入力回路 |
| DE4307856C2 (de) * | 1993-03-12 | 1995-10-19 | Telefunken Microelectron | Schaltungsanordnung |
| JP2546489B2 (ja) * | 1993-04-23 | 1996-10-23 | 日本電気株式会社 | レベル変換回路 |
| JP3019668B2 (ja) * | 1993-05-21 | 2000-03-13 | 日本電気株式会社 | 半導体論理回路 |
| US5789941A (en) * | 1995-03-29 | 1998-08-04 | Matra Mhs | ECL level/CMOS level logic signal interfacing device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119226A (ja) * | 1984-07-05 | 1986-01-28 | Hitachi Ltd | レベル変換回路 |
| JPS6330020A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 半導体集積回路装置 |
| US4855624A (en) * | 1988-02-02 | 1989-08-08 | National Semiconductor Corporation | Low-power bipolar-CMOS interface circuit |
| JPH06330020A (ja) * | 1993-05-20 | 1994-11-29 | Nippon Shokubai Co Ltd | キレート性組成物及びその製法並びに洗剤組成物 |
-
1990
- 1990-03-29 DE DE19904010145 patent/DE4010145C1/de not_active Expired - Fee Related
- 1990-12-21 EP EP19900125296 patent/EP0451365A3/de not_active Withdrawn
-
1991
- 1991-03-27 JP JP3089648A patent/JPH07131331A/ja not_active Withdrawn
- 1991-03-28 IE IE105791A patent/IE911057A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| IE911057A1 (en) | 1991-10-09 |
| DE4010145C1 (ja) | 1991-01-03 |
| EP0451365A3 (en) | 1991-11-06 |
| EP0451365A2 (de) | 1991-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2630272B2 (ja) | 半導体集積回路 | |
| JP3681497B2 (ja) | フリップフロップ回路、シフトレジスタ回路、直列−並列変換回路、並列−直列変換回路およびラッチ回路 | |
| JPH0777346B2 (ja) | 論理レベル変換回路 | |
| US4518876A (en) | TTL-ECL Input translation with AND/NAND function | |
| JPH07131331A (ja) | レベル変換器 | |
| JPH0329207B2 (ja) | ||
| US5159216A (en) | Precision tristate output driver circuit having a voltage clamping feature | |
| JPH0399517A (ja) | 信号レベル変換器 | |
| JP2852971B2 (ja) | Ｔｔｌからｅｃｌ／ｃｍｌへの変換回路 | |
| US5656952A (en) | All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance | |
| US4864166A (en) | Tri-state logic level converter circuit | |
| JPH10163855A (ja) | レベル変換回路 | |
| US6323683B1 (en) | Low distortion logic level translator | |
| US4727265A (en) | Semiconductor circuit having a current switch circuit which imparts a latch function to an input buffer for generating high amplitude signals | |
| US5254887A (en) | ECL to BiCMIS level converter | |
| IE910093A1 (en) | Signal level converter | |
| US4996452A (en) | ECL/TTL tristate buffer | |
| EP0341732B1 (en) | Logic circuit | |
| US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator | |
| US4967106A (en) | Emitter-coupled logic circuit | |
| KR100257539B1 (ko) | 에미터결합 논리회로 | |
| JPH05108180A (ja) | トランジスタ回路 | |
| JPH04220014A (ja) | 論理レベルを出力するための回路 | |
| JPH07122991A (ja) | スイッチング段 | |
| JPH0918248A (ja) | 高電圧演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |