JPH0329207B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタによるスイツチング回
路網に関し、特にロジツクで制御されるアナロ
グ・スイツチ回路に関する。

背景技術とその問題点 従来、複数のアナログ信号路の１つを選択的に
導通させるために、トランジスタ・スイツチが広
く使用されている。このようなアナログ・スイツ
チ回路の用途の１例として多チヤンネルオシロス
コープのいわゆる垂直スイツチングがある。この
垂直スイツチングでは、複数の信号処理チヤンネ
ルの１つが表示のための垂直偏向システムに選択
的に結合される。このような信号を正確に伝送す
るために電界効果トランジスタが一般的に使用さ
れている。その理由は、導通時に信号にわずかな
がら減衰が生じるが、無歪で信号をソースからド
レインに通過させることができるからである。そ
の反面、電界効果トランジスタは比較的にスイツ
チング速度が遅く、更に集積回路（IC）の形で
実現するのに最適ではないという欠点がある。

高速スイツチング動作及びIC化が可能なアナ
ログ・スイツチ回路の一例としてデイビツト・ア
ール・ブルアによる米国特許第3783307号明細書
に開示されたアナログ・トランスミツシヨン・ゲ
ート（ATG）がある。このいわゆるATGは、エ
ミツタ結合されたバイポーラ・トランジスタの複
数対から成り、１対のトランジスタの両方がエミ
ツタ電流の供給により導通したとき、１個のエミ
ツタ・フオロア・トランジスタと協働して出力端
子にアナログ信号を通過させる。このバイポー
ラ・トランジスタ技術はATGの高速スイツチン
グを可能にするが、信号歪の原因となる利得の不
確定性、オフセツト電圧、温度条件、その他トラ
ンジスタ接合の物理的特性のため、伝達されるア
ナログ信号の忠実性には疑問がある。

更に、適切な信号路スイツチを選択するための
デジタル制御回路はかなり複雑であり、それ自身
の動作のために多数のトランジスタ及び論理信号
の組合せを必要とする。

発明の目的 本発明の目的は、正確な信号伝達を行なう改良
されたアナログ・スイツチ回路を提供することに
ある。

本発明の他の目的は、簡単なスイツチ制御回路
を有する改良されたアナログ・スイツチ回路を提
供することにある。

本発明の他の目的は、極めて高い入力インピー
ダンス等の改良された特性を有するアナログ・ス
イツチ回路の提供にある。

本発明の他の目的は熱歪のないアナログ・スイ
ツチ回路の提供にある。

本発明の他の目的及び特徴・効果は図面及び以
下の好適実施例の説明により当業者には明らかと
なろう。

発明の概要 本発明によれば、エミツタ結合されたバイポー
ラ・トランジスタの選択可能な複数対から成るバ
イポーラ・アナログ・スイツチ及びエミツタフオ
ロア出力バイポーラ・トランジスタの組合わせに
対し、信号の忠実性を増加させ且つスイツチのデ
ジタル制御を簡単化させる改良が施される。ブー
トストラツプ・エミツタフオロア・トランジスタ
は、エミツタ結合対の出力トランジスタのコレク
タからダイオードを介して入力トランジスタのコ
レクタに接続される。こうして両コレクタ電圧を
整合させ（これにより電力消費を整合させ）、ス
イツチング即ち信号変化による発熱によつて生じ
る熱歪の影響を除去する。定電流源に直列接続さ
れたダイオードは、ブートストラツプ・エミツタ
フオロア・トランジスタのベースエミツタ接合
と、その電圧降下の点に関して及び発熱
（heating to track）によつて引起こされるよう
な歪発生メカニズムを構成する点に関して均衡を
とる。入力信号源インピーダンスは、入力トラン
ジスタのベース電流による電圧オフセツトを生じ
させる原因となり、また利得にも影響を与えるの
で、各トランジスタ対の出力トランジスタのベー
スと出力エミツタフオロア・トランジスタのエミ
ツタとの間に抵抗が設けられ、入力信号源インピ
ーダンスとの整合をとつている。スイツチ制御回
路においては、複数のトランジスタ・スイツチの
エミツタに単一の定電流源（定電流シンク）が接
続され、エミツタ結合トランジスタ対を１組ある
いはそれ以上選択的に制御するため各トランジス
タ・スイツチは、単一のデジタル入力により制御
される。

実施例 第１図は本発明によるバイポーラ・アナログ・
スイツチ回路を示す。この図において、複数の
（この例では３組）のエミツタ結合バイポーラ・
トランジスタ対１０−１２，１４−１６，１８−
２０は、高入力インピーダンス及び低出力インピ
ーダンスを有する利得１のボルテージ・フオロア
を構成するために、選択的にエミツタフオロア出
力バイポーラトランジスタ２２と共に作動させら
れる。チヤンネルＡ，Ｂ，Ｃからの入力アナログ
電圧信号は入力端子２４，２６，２８を介してト
ランジスタ１０，１４，１８のベースに夫々供給
される。トランジスタ１２，１６，２０のベース
は互いに接続され抵抗３０を介してトランジスタ
２２のエミツタに接続される。トランジスタ２２
のエミツタはまた出力端子３２に接続されると共
に、エミツタ抵抗３４を介して適当な負の電圧源
に接続される。抵抗３０は入力信号源の直列イン
ピーダンスを補償するためのものであり、これに
よりベース電流による電圧オフセツトをなくし、
利得のベータ依存をなくす。トランジスタ１２，
１６，２０のコレクタは、トランジスタ２２のベ
ースに共通接続されると共に、ダイオード３６及
びトランジスタ３８を含むブートストラツプ経路
（回路）を介してトランジスタ１０，１４，１８
の分離した各コレクタに接続される。定電流バイ
アス構成とこのブートストラツプ技術とによつ
て、トランジスタ１０，１４，１８のベースは極
めて高いインピーダンスを呈することになる。

トランジスタ１０，１２の共通エミツタはトラ
ンジスタ４０のコレクタに接続される。同様に、
トランジスタ１４，１６の共通エミツタ及びトラ
ンジスタ１８，２０の共通エミツタは夫々トラン
ジスタ４２及び４４のコレクタに接続される。ト
ランジスタ４０，４２，４４のエミツタは定電流
シンク４６に共通接続される。このようにして、
トランジスタ４０，４２，４４はオンされたとき
夫々エミツタ結合トランジスタ対１０−１２，１
４−１６，１８−２０に動作電流を流し、アナロ
グスイツチの動作を制御する。定電流源４８はト
ランジスタ１２，１６，２０へコレクタ電流を供
給する。この好適実施例では、定電流源４８によ
つて供給される電流は電流シンク４６に要求され
る電流の半分とし、他の半分はトランジスタ３８
から供給されるようにしている。このことは、ア
ナログスイツチの動作に関して、１組のエミツタ
結合トランジスタ対の２個のトランジスタには、
そのエミツタ電流が等しく２分されるので、等し
い電流が流れることを意味する。

トランジスタ４０，４２，４４を選択的に作動
させるための、即ち、それらに結合された各エミ
ツタ結合トランジスタ対を選択的に作動させるた
めのスイツチ制御は、夫々入力端子５０，５２，
５４を介してトランジスタ５６，５８，６０へ与
えられるデジタルスイツチ制御入力信号によつて
行なわれる。トランジスタ５６，５８，６０のエ
ミツタは、抵抗６２を介して適当な正の電圧源＋
Vpに共通接続される。プルアツプ抵抗６４，６
６，６８は正の電圧源＋VpとPNP導電型のトラ
ンジスタ５６，５８，６０の各ベースとの間に接
続され、これらのトランジスタを常態に於いてオ
フとなるようにバイアス設定する。従つて、入力
端子５０，５２，５４に供給されるスイツチ駆動
信号は負方向信号である。しかし、トランジスタ
５６，５８，６０にNPN導電型のものを使用し
電圧源Vpの極性を反転することにより正方向の
スイツチ駆動信号を使用できることは容易に理解
される。

トランジスタ５６，５８，６０のコレクタは、
夫々トランジスタ４０，４２，４４のベースに接
続されると共にダイオード７０，７２，７４を介
して負の電圧源−Ｖに接続される。ここで注目す
べきことは、ダイオード７０，７２，７４を夫々
トランジスタ４０，４２，４４のベース・エミツ
タ結合に対して並列に接続することによりこれら
のトランジスタにバイアスを与える作用をすると
共に温度補償も行なつているということである。

このように、スイツチ制御回路は従来技術に比
べ極めて簡単であり、スイツチ選択は典型的な
TTL（トランジスタ・トランジスタ・ロジツク）
インタフエースによつて行なえる。例えば、チヤ
ンネルＡのアナログ信号を選択して出力端子３２
で利用できるようにするには、端子５０に負方向
スイツチ制御信号を与えトランジスタ５６のベー
スを“低”に引張ることにより抵抗６２及びダイ
オード７０に電流を流しトランジスタ４０をオン
にし、これによりトランジスタ１０，１２を導通
させる。

上述したように、ダイオード３６及びトランジ
スタ３８は、（エミツタ結合トランジスタ対１０
−１２が導通しているとした場合）トランジスタ
１２のコレクタからトランジスタ１０のコレクタ
へと接続されてブートストラツプ経路（回路）を
構成し、エミツタ結合トランジスタ対（この例で
は１０，１２）のコレクタ・ベース電圧は等しく
なる。このことは、両トランジスタを流れる電流
が一定であることと考え合わせると、等しく且つ
一定の電力消費が生じ、従つてエミツタ結合トラ
ンジスタ対における熱歪は解消される。トランジ
スタ２２の熱歪の影響は、そのベース・エミツタ
接合がトランジスタ１２のフイードバツクループ
内にあるため無視できる。抵抗３０の抵抗値は、
上述したとおり導通しているエミツタ結合トラン
ジスタ対の両ベース間のオフセツト及び利得損失
を最小にするため信号源抵抗に等しくなるよう選
定される。１組のエミツタ結合トランジスタ対の
両トランジスタのエミツタ電流、コレクタ電流、
コレクタ電圧、消費電力、ベース抵抗がすべて等
しいので、このステージ（段）における利得は正
確に１になり、これにより非常に忠実な信号再生
が可能となる。勿論、トランジスタ１２，１６，
２０の共通ベースから抵抗を接地することによつ
て１より大きい利得を得ることもできる。ブート
ストラツプ回路中の抵抗８０及びコンデンサ８２
は、増幅器の過渡応答を落ち着かせるものであ
る。同様に、均衡した状態のため、スイツチのタ
ーンオン熱歪は除去され、スイツチのセトリング
時間は非常に短かく、高速のスイツチングが行な
われる。

トランジスタ３８は、従来のIC製造技術によ
る３個の分離したエミツタ・ベース接合を有する
単一のトランジスタ（マルチエミツタ・トランジ
スタ）として第１図には示されているが、独立し
た３個のトランジスタを使用してもよい。トラン
ジスタ３８の分離したエミツタは、効果的にトラ
ンジスタ１０，１４，１８のコレクタを切離し、
非作動トランジスタへの信号が充分上昇しそのコ
レクタ・ベース接合に順バイアスを与えるような
場合にブートストラツプ回路の一方の側から流入
される電流によつて入力負荷（input loading）
及び信号歪が生じるのを禁止する。

第２図に他のブートストラツプ構成を示す。ト
ランジスタ３８は、トランジスタ１０，１４，１
８の共通コレクタに接続される単一エミツタを有
し、ツエナー・ダイオード９０の如き適当な大き
さの電圧降下素子がトランジスタ２２のエミツタ
と出力端子３２との間に接続される。素子９０
は、複数の直列接続したダイオードあるいは電池
であつてもよく、スイツチのトランジスタ１０乃
至２０のすべてのコレクタ電圧を効果的に持ち上
げて、非作動入力のコレクタ・ベース接合を順方
向バイアスするに必要な入力電圧のレベルを増加
させ、これにより入力信号の振幅窓（amplitude
window）を増大させることができる。

第３図は他のスイツチ制御回路構成を示す。
NPN導電型のトランジスタ１００，１０２，１
０４は、スイツチ制御入力端子５０，５２，５４
とトランジスタ５６，５８，６０のベースとの間
に夫々挿入され、正方向の入力電圧による選択を
行なうようにしている。トランジスタ１００，１
０２，１０４のエミツタは共通接続されると共に
抵抗１０６を介して負の電圧源に接続される。開
示した実施例から予想されるようにスイツチ制御
入力と切換えられるチヤンネルとの間を１対１に
対応させる必要はない。スイツチ制御入力の数を
減少させるためのエンコーデイング技術は周知で
あり、必要ならばこれを採用してもよい。定電流
源４８は、トランジスタ１１０及びエミツタ抵抗
１１２から成り、定電流シンク４６は実際には、
トランジスタ４０，４２，４４の共通エミツタに
接続された単一の抵抗１１４及びトランジスタ４
０，４２，４４の各ベースから単一の補償ダイオ
ード１２２に夫々接続されたバイアス抵抗１１
６，１１８，１２０から成るカレント・ミラーで
ある。この構成においては、抵抗６２を流れるス
イツチ選択電流（即ち、トランジスタ５６，５
８，６０のいずれか１個を流れる電流）は、一般
に集積回路にみられるようにPNPトランジスタ
のベータ（電流増幅率）が低くても、抵抗１１２
を流れる電流源電流に対して一定の比率で追従す
る。また、抵抗６２はカレントミラー・トランジ
スタ４０，４２，４４に対するバイアス電流を供
給するので、抵抗１１２を流れる電流は、導通し
ているアナログ・スイツチの両半分に流れる電流
を等しく維持するように抵抗１１４に流れる電流
に追従してその半分となる。

以上、改良されたバイポーラ・アナログ・スイ
ツチ回路について説明した。上述した本発明の好
適実施例の説明における細部について種々の変更
が可能なことは当業者には明らかであろう。本発
明の範囲は特許請求の範囲によつてのみ定めるべ
きである。

発明の効果 本発明のアナログ・スイツチ回路は、複数のエ
ミツタ結合トランジスタ対の一方のトランジスタ
群のコレクタと他方のトランジスタ群のコレクタ
間にブートストラツプ手段を設け、両方のトラン
ジスタ群のコレクタの電位を略等しく維持するこ
とにより、両方のトランジスタのコレクタ・エミ
ツタ間の電圧を略等しく維持出来るので、トラン
ジスタの消費電力の差異に起因する熱歪の発生を
格段に低減することが出来る。

【図面の簡単な説明】

第１図は本発明によるアナログ・スイツチ回路
を示す回路図、第２図は本発明による他のアナロ
グ・スイツチ回路の要部を示す回路図、第３図は
本発明によるアナログ・スイツチ回路に用いる他
のスイツチ制御回路を示す回路図である。 図中、１０−１２，１４−１６，１８−２０は
複数のエミツタ結合トランジスタ対、２２は帰還
手段としての出力エミツタフオロア・トランジス
タ、３６及び３８はブートストラツプ手段として
のダイオード及びブートストラツプ・エミツタフ
オロア・トランジスタである。

Claims (1)

1. 【特許請求の範囲】 １ 夫々共通エミツタ接続点に選択的に制御電流
   が供給される複数のエミツタ結合トランジスタ対
   と、該複数のトランジスタ対の一方のトランジス
   タ群の共通接続されたベース及び上記出力端子に
   一端が接続され、上記一方のトランジスタ群の共
   通接続されたコレクタに他端が接続された帰還手
   段とを含み、上記複数のトランジスタ対の他方の
   トランジスタ群のベースに夫々供給される入力信
   号を選択的に上記出力端子から取り出すアナロ
   グ・スイツチ回路において、 上記一方のトランジスタ群のコレクタと上記他
   方のトランジスタ群のコレクタとの間に接続さ
   れ、両方のトランジスタ群のコレクタの電位を実
   質的に等しく維持するブートストラツプ手段を具
   えることを特徴とするアナログ・スイツチ回路。 ２ 上記ブートストラツプ手段は、上記一方のト
   ランジスタ群のコレクタに接続されたダイオード
   と、該ダイオード及び上記他方のトランジスタ群
   のコレクタ間に接続されたブートストラツプ・エ
   ミツタフオロア・トランジスタとから成ることを
   特徴とする特許請求の範囲第１項記載のアナロ
   グ・スイツチ回路。 ３ 上記ブートストラツプ・エミツタフオロア・
   トランジスタはマルチエミツタ・トランジスタで
   あることを特徴とする特許請求の範囲第２項記載
   のアナログ・スイツチ回路。 ４ 上記帰還手段は、上記一方のトランジスタ群
   のコレクタ及びベース間に接続された出力エミツ
   タフオロア・トランジスタから成ることを特徴と
   する特許請求の範囲第１項記載のアナログ・スイ
   ツチ回路。