JPS5964924A - アナログ・スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタによるスイッチング回路網に関
し、特にロジックで制御されるアナログ・スイッチ回路
に関する。

背景技術とその問題点 従来、複数のアナログ信号路の１つを選択的に導通させ
るために、トランジスタ・スイッチが広く使用されてい
る。このようなアナログ・スイッチ回路の用途の１例と
して多チヤンネルオシロスコープのいわゆる垂直スイッ
チングがある。この垂直スイッチングでは、複数の信号
処理チャンネルの１つが表示のための垂直偏向ンステム
に選択的に結合される。このような信号を正確に伝送す
るために電界効果トランジスタが一般的に使用されてい
る。その理由は、導通時に信号にわずかながら減衰が生
じるが、無歪で信号をソースからドレインに通過させる
ことができるからである。その反面、電界効果トランジ
スタは比較的にスイッチング速度が遅く、更に集積回路
（ＩＣ）の形で実現するのに最適ではないという欠点が
ある。

高速スイッチング動作及びＩＣ化が可能なアナログ曽ス
イッチ回路の一例としてディビット−アール・ブルアに
よる米国特許第３７８３３０７号明細書に開示されたア
ナログ・トランスミッション書ゲー　ト（ＡＴＧ）があ
る。このいわゆるＡＴＧは、エミッタ結合されたバイポ
ーラ・トランジスタの複数対から成り、１対のトラン、
クスタの両方がエミッタ電流の供給によシ導通したとき
、１個のエミッタ・フォロア・トランジスタと協働して
出力端子にアナログ信号を通過させる。このバイプーラ
嗜トランジスタ技術はＡＴＧの高速スイッチングを可能
にするが、信号歪の原因となる利得の不確定性、オフセ
ット電圧、温度条件、その他トランジスタ接合の物理的
特性のため、伝達されるアナログ信号の忠実性には疑問
がある。

更に、適切な信号路スイッチを選択するためのデジタル
制御回路はかなυ複雑であυ、それ自身の動作のために
多数のトランジスタ及び論理信号の組合せを必要とする
。

発明の目的 本発明の目的は、正確な信号伝達を行なう改良されたア
ナログ・スイッチ回路を提供することにある。

本発明の他の目的は、簡単なスイッチ制御回路を有する
改良されたアナログ・スイッチ回路を提供することにあ
る。

本発明の他の目的は、極めて高い入力インピーダンス等
の改良されｔこ特性を有するアナログ・スイッチ回路の
提供にある。

本発明の他の目的は熱歪のないアナログ・スイッチ回路
の提供にある。

本発明の他の目的及び特徴・効果は図面及び以下の好適
実施例の説明によυ当業者には明ら力１となろう。

発明の概要 本発明によれば、エミッタ結合されたノＺイ号？−ラ・
トラン、ゾスタの選択可能な複数対から成る・くイ、］
？−ラーアナログ・スイッチ及びエミッタフォロア出力
バイ醪−ラ・トランジスタの組合わせに対し、信号の忠
実性を増加させ且つスイッチのデジタル制御を簡単化さ
せる改良が施される。ブートストラッグ・エミッタフォ
ロア・トランジスタは、エミッタ結合対の出力トランジ
スタのコレクタからダイオードを介して入カドラン・ゾ
スタのコレクタに接続される。こうして両コレクタ電圧
を整合させ（これにより電力消費を整合させ）、スイッ
チング即ち信号変化による発熱によって生じる熱歪の影
響を除去する。定電流源に直夕１ｊ接続されたダイオー
ドは、ブートストラッグ・エミッタフォロアｅトランジ
スタのペースエミッタ接合と、その電圧降下の点に関し
て及び発熱（ｈｅａｔｉｎｇ　ｔｏ　ｔｒａｃｋ）によ
って引起こされるような歪発生メカニズムを構成する点
に関して均衡をとる。入力信号源イン２−ダンスは、入
力トランジスタのベース電流による電圧オフセットを生
じさせる原因となシ、また利得にも影響を与えるので、
各トランジスタ対の出力トランジスタの４−スと出カニ
ミッタフォロア中トランジスタのエミッタとの間に抵抗
が設けられ、入力信号源インピーダンスとの整合をとっ
ている。スイッチ制御回路においては、複数のトランジ
スタースイッチのエミッタに単一の定電流源（定電流ン
ンク）が接続され、エミッタ結合トランジスタ対を１　
走１あるいはそれ以上選択的に制御するため各トランジ
スタ・スイッチは、単一のデジタル入力により制御され
る。

実施例 第１図は本発明によるバイ醪−ラ・アナログ・スイッチ
回路を示す。この図において、複数の（コノ例では３組
）のエミッタ結合ノくイ、ＩＦ−ラ・トランジスタ対α
０）−〇乃、α←値ｅ、α〜−（イ）は、高入力インピ
ーダンス及び低出力インピーダンスを有する利得１のゼ
ルテージ・フォロアを構成するために、選択的にエミッ
タフォロア出力バイポーラトランジスタ（２２）と共に
作動させられる。チャンネルＡ、Ｂ。

Ｃからの入力アナログ電圧信号は入力端子Ｇ！４）　、
（２６）　。

（２秒を介してトランジスタＯＱ、α４）、ａＳのペー
スニ夫々供給される。トランジスタαり、（１６）’、
（２１）のベースハ互いに接続され抵抗（ト）を介して
トランジスタ＠のエミッタに接続される。トランジスタ
（２渇のエミッタはまた出力端子Ｃ３２に接続されると
共に、エミッタ抵抗０４）を介して適当な負の電圧源に
接続される。

抵抗（９）は入力信号源の直列インピーダンスを補償す
るためのものであり、これによ＃）４−スミ流による電
圧オフセットをなくし、利得のベータ依存をなくす。ト
ランジスタＱ３．（１６）、（２１のコレクタは、トラ
ンジスタ（２功のペースに共通接続されると共に、ダイ
オード（３６）及びトランジスタ（至）を含むプートス
トラップ経路（回路）を介してトランジスタＱｌ　。

θａ、θ印の分離した各コレクタに接続される。定電流
バイアス構成とこのブートストラップ技術とによって、
トランジスタＱＯ１，αもα印のペースは極めて高いイ
ンピーダンスを呈することになる。

トランジスタαＱ、αりの共通エミッタはトランジスタ
（４Ｇのコレクタに接続される。同様に、トランジスタ
α４）　、　（１６）の共通エミッタ及びトランジスタ
ＯＱ。

（イ）の共通エミッタは夫々トランジスタ（４２１及び
（４４Ｊのコレクタに接続される。トランジスタ（４０
、（４２）　、　（４４）のエミッタは定電流シンク（
４６）に共通接続される。このようにして、トランジス
タ（４Ｇ　、　（４２、（４４１はオンされたとき夫々
エミッタ結合トランジスタ対ＱＯＩ　−（１２１、（１
４）−αｅ、αト（イ）に動゛作電流を流し、アナログ
スイッチの動作を制御する。定電流源（４樽はトランジ
スタ０２）。

００　、　（２（ｌｌヘコレクタ電流を供給する。この
好適実施例では、定電流源（４樽によって供給される電
流は電流シンク（４ｆ３）に要求される電流の半分とし
、他の半分はトランジスタ（至）から供給されるように
している。このことは、アナログスイッチの動作に関し
て、１組のエミッタ結合トランジスタ対の２個のトラン
ジスタには、その立ミッタ電流が等しく２分されるので
、等しい電流が流れることを意味する、 トランジスタ（１０、（４２）　、　（４４）を選択的
に作動させるための、即ち、それらに結合された各エミ
ッタ結合トランジスタ対を選択的に作動させるためのス
イッチ制御は、夫々入力端子（５０１、（５２、５４）
を介してトランジスタ（５６）　、　ＣＪ　、　（ＧＯ
）へ寿えられるデジタルスイッチ制御入力信号によって
行なわれる。トランジスタら６）　、　６ａ　、　＋６
０）のエミッタは、抵抗６）りを介して適当な正の電圧
源＋Ｖｐに共通接続される。プルアップ抵抗（６滲、　
（ＧＯ）、　（６８）は正の電圧源＋ＶｐとＰＮＰ導電
型のトランジスタ（５６）　、（５８、（ＧＯ）の各ベ
ースとの間に接続され、これらのトランジスタを常態に
於いてオフとなるようにバイアス設定する。従って、入
力端子（５０１、（５２。

（５４Ｊに供給されるスイッチ駆動信号は負方向信号で
ある。しかし、トランジスタ（イ）、　５ＥＯ、（６０
）にＮＰＮ導電型のものを使用し電圧源Ｖｐの極性を反
転することにより正方向のスイッチ駆動信号を使用でき
ることは容易に理解される。

トランジスタＣ５６）　、　５１Ｃ、（６０）のコレク
タは、夫々トランジスタ（４０、（４２、（４４）のペ
ースに接続されると共にダイオードσＱ、σ２１．（７
４１を介して負の電圧源−■に接続される。ここで柱間
すべきことは、ダイオードσ０）。

（７り、σ滲を夫々トランジスタ（４０、（４ａ　、　
Ｇ１４）のベース・エミッタ接合に対して並列に接続す
ることによりこれらのトランジスタにバイアスを与える
作用をすると共に温度補償も行なっているということで
ある。

このように、スイッチ制御回路は従来技術に比べ極めて
簡単であり、スイッチ選択は典型的なＴＴＬ（）ランジ
スタ・トランジスタ・ロジック）インタフェースによっ
て行なえる。例えば、チャンネルへのアナログ信号を選
択して出力端子Ｏ３で利用できるようにするには、端子
価に負方向スイッチ制御信号を与えトランジスタ６Ｇ）
のベースを７低”に引張ることによシ抵抗（６２１及び
ダイオードσ０に電流を流しトランジスタ（４０をオン
にし、これによりトランジスタ００）、Ｇ２を導通させ
る。

上述したように、ダイオード（至）及びトランジスタ（
至）は、（エミッタ結合トランジスタ対αＯ＋−ａａが
導通しでいるとした場合）トランジスタ０２１のコレク
タからトランジスタ００）のコレクタへと接続されてブ
ートストラップ経路（回路）を構成し、エミッタ結合ト
ランジスタ対（この例では（１０）、（１２１）のコレ
クタ・ベース電圧は等しくなる。このことは、両トラン
ジスタを流れろ電流が一定であることと考え合わせると
、社用−く且つ一定の電力消費が生じ、従ってエミッタ
結合トランジスタ対における熱歪は解消される。トラン
ジスタ０２の熱歪の影響は、そのペース曝エミツク接合
がトランジスタαつのフィードバックループ内にあるた
め無視できる。抵抗Ｇ（））の抵抗値は、上述したとお
り導通しているエミッタ結合トラン・２スク対の両ベー
ス開のオフセット及び第１１得損失を最小にするため信
号源抵抗に等しくなるよう選定される。１組のエミッタ
結合トランジスタ対の両ｌ・ランジスクのエミック電流
、コレクタ電圧４、コレクタ電圧、消費電力、ベース抵
抗がすべて等し７いので、このステージ（段）における
利得は正確に１になり、これにより非常に忠実な信号再
生が可能となる。勿論、トランジスタ０汎αω、　（２
０）の共通ベースから抵抗を接地することによって１よ
シ大きい利得を得ることもできる。

ブートストラップ回路中の抵抗（８０及びコンデンサ（
ト）功は、増幅器の過渡応答を落ち着かせるものである
。同様に、均衡した状態のため、スイッチのターンオン
熱歪は除去され、スイッチのセトリング時間は非常に短
かく、高速のスイッチングが行なわれる。

トランジスタ（（支）は、従来のＩＣ製造技術による３
個の分離したエミッタ・ベース接合を有する単一のトラ
ンジスタ（マルチエミッタ舎トランジスタ）として第１
図には示されているが、独立した３個のトランジスタを
使用してもよい。トランジスタ（支）の分離したエミッ
タは、効果的にトラン、）スタ００）、α４）、（Ｉυ
のコレクタを切離し、非作動トランジスタへの信号が充
分上昇しそのコレクタ・ベース接合に順バイアスを与え
るような場合にプートストラップ回路の一方の側から流
入される電流によって入力負荷（ｉｎｐｕｔ　ｌｏａｄ
ｉｎｇ）及び信号歪が生じるのを禁止する。

第２図に他のブートストラップ構成を示す。トランジス
タ弼は、トランジスタ（１０）　、　（１４）　、　Ｃ
ｌ８）の共通コレクタに接続される単一エミッタを有し
、ツェナー・ダイオード（９０）の如き適肖な太ぎさの
電圧降下素子がトランジスタ０巧のエミッタと出力端子
（３渇との間に接続される。素子（９＠は、複数の直列
接続したダイオードあるいは電池であってもよく、スイ
ッチのトランジスタ（１０）乃至（２０のすべてのコレ
クタ電圧を効果的に持ち上げて、非作動入力のコレクタ
・ベース接合を順方向バイアスするに必要な入力電圧の
レベルを増加させ、これにより入力信号の振幅窓（ａｍ
ｐｌ　ｉ　ｔｕｄｅ　ｗｉｎｄｏｗ　）を増大させるこ
とができる０ 第３図は他のスイッチ制御回路構成を示す。

ＮＰＮ導電型のトランジスタ（１００）、（１０２）、
（１０４）は、スイッチ制御入力端子（５０）　、　５
２　、　ｅ５４とトランジスタ（３）。

ｌ５１Ｅｌ　、　［６０）のベースとの間に夫々挿入さ
れ、正方向の入力電圧による選択を行なうようにしてい
る。トランジスタ（１００）、（１０２）、（１０４）
のエミッタは共通接続されろと共に抵抗（１０６）を介
して負の電圧源に接続される。開示した実施例から予想
されるようにスイッチ制御入力と切換えられるチャンネ
ルとの間−ｉ１対１に対応させる必要はない。スイッチ
制御入力の数を減少させるためのエンコーディング技術
は周知であり、必要ならばこれを採用してもよい。定電
流源（４（至）は、トランジスタ（１１０）及びエミッ
タ抵抗（１１２）から成り、定電流シンク（４１ｉ）は
実際には、トランジスタ（４０）　、　（４２１、（４
４）の共通エミッタに接続された単一の抵抗（１１４）
及びトランジスタ（４０１、（４２）　、　（４４］の
各ベースから単一の補償ダイオード（１２２）に夫々接
続されたバイアス抵抗（１１６）。

（１１８）、　（１２０）から成るカレント・ミラーで
ある。

この構成においては、抵抗曽を流れるスイッチ選択電流
（即ち、トランジスタ６６）　、　６ａｌ　、　（６０
）のいずれか１個を流れる電流）は、一般に集積回路に
みられるようにＰＮＰ　ｌ−ランジスタのベータ（電流
増幅率）が低くても、抵抗（１１２）を流れる電流源電
流に対して一定の比率で追従する。才だ、抵抗呻はカレ
ントミラー・トランジスタ（１１１）　、（４２）　、
　（１１）に対するバイアス電流を供給するので、抵抗
（１１２）を流れ６　Ｔ［流は、ｄｊ’通しているアナ
ログ−スイッチの両半分に流れる電流を等しく維持する
ように抵抗（１１４）に流れる１ｕ流に追従してその半
分となる。

以上、改良されたバイポーラ・アナログ・スイッチ回路
についで説明した。上述した本発明の好適実施例の説明
における細部について種々の変更が可能なことは当業者
には明らかであろう。本発明の範囲は特許請求の範囲に
よってのみ定めるべきである。

発明の効果 上述せる本発明によれは、高入力インピーダンスを呈し
、正確な信号伝達を行ない得、スイッチング速度が犬で
、且つ熱歪のないアナログ・スイッチ回路を得ることが
できる。

【図面の簡単な説明】

第１図は本発明によるアナログ・スイッチ回路を示す回
路図、第２図は本発明による池のアナログ・スイッチ回
路の要部を示す回路図、第３図は本発明によるアナログ
・スイッチ回路に用いる他のスイッチ制御回路を示す回
路図である。 図中、（１０−１２）、　（１４−１６）、　（１８−
２０）は複数のエミッタ結合トランジスタ対、０２）は
帰還手段としてσ）出カニミッタフォロア・トランジス
タ、（３Ｇ）及び（（支）はプートストラップ手段とし
てのダイオード及びブートストラップ・エミッタフォロ
ア・トランジスタである。 代理人　伊藤　貞、・・１；ｉ”、′）７゛ぐ乙１ １＼■戸

Claims (1)

1. 【特許請求の範囲】 １、　夫々エミッタ接続点に選択的に電流が供給される
   複数のエミッタ結合トランジスタ対を含み、該トランジ
   スタ対の一方のトランジスタの各ベースに夫々印加する
   入力信号を選択的に出力端子から取出すアナログ・スイ
   ッチ回路において、上記トランジスタ対の他方のトラン
   ジスタのコレクタ及びベース間に帰還手段を設けると共
   に、上記トランジスタ対の両コレクタ間にブートストラ
   ップ手段を設けたことを特徴とするアナログ中スイッチ
   回路。 ２　上記シートストラップ手段は、上記他方のトランジ
   スタのコレクタに接続されたダイオードと、該ダイオー
   ド及び上記一方のトランジスタのコレクタ間に接続され
   たシートストラップ・エミンク７オロア会トランジスタ
   とから成ることを特徴とする特許請求の範囲第１項記載
   のアナログ・スイッチ回路。 ３、上ａ己シートストラップ争エミッタフォロア寺トラ
   ンジスタはマルチエミッタ・トランジスタであることを
   特徴とする特許請求の範囲第２項記載のアナログのスイ
   ッチ回路。 ４、上記帰還手段は、上記他方のトランジスタのコレク
   タ及びベース間に接続された出カニミッタ７オロア・ト
   ランジスタとからなることを特徴とする特許請求の範囲
   第１項記載のアナログ・スイッチ回路。