JPH07130940A - クワッド型半導体装置用リードフレームの構造 - Google Patents

クワッド型半導体装置用リードフレームの構造

Info

Publication number
JPH07130940A
JPH07130940A JP27411793A JP27411793A JPH07130940A JP H07130940 A JPH07130940 A JP H07130940A JP 27411793 A JP27411793 A JP 27411793A JP 27411793 A JP27411793 A JP 27411793A JP H07130940 A JPH07130940 A JP H07130940A
Authority
JP
Japan
Prior art keywords
lead terminals
lead
suspension leads
tips
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27411793A
Other languages
English (en)
Other versions
JP2834990B2 (ja
Inventor
Hiromori Okumura
弘守 奥村
Atsuhito Negoro
篤人 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27411793A priority Critical patent/JP2834990B2/ja
Priority to US08/327,835 priority patent/US5466968A/en
Publication of JPH07130940A publication Critical patent/JPH07130940A/ja
Application granted granted Critical
Publication of JP2834990B2 publication Critical patent/JP2834990B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップ１５を搭載するアイランド部１
２を、当該アイランド部の四隅部から一体的に延びる四
本の吊りリード１３ｄを介して連接した状態で形成する
と共に、前記各吊りリードの間の部分に多数本のリード
端子を造形して成るリードフレーム１１において、その
アイランド部に搭載した半導体チップと各リード端子と
の間を金属線１６にて接続したのち、これらの全体を合
成樹脂製モールドパッケージ部１７にてパッケージする
場合に、不良品の発生率を低減する。 【構成】 前記各吊りリード１３ｄ間に位置する各リー
ド端子における先端を結ぶ線１９を、当該各リード端子
の先端から前記半導体チップの電極までの距離が前記吊
りリードに隣接する箇所において小さく吊りリードから
離れるにつれて大きくするように傾斜する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップに対する
多数本の外部リード端子を、前記半導体チップに対する
合成樹脂製のモールドパッケージ部における四つの側面
から突出するようにしたいわゆるクワッド型半導体装置
において、その製造に際して使用するリードフレームの
構造に関するものである。
【０００２】
【従来の技術】この種のクワッド型半導体装置に使用す
る従来におけるリードフレームは、例えば、特開昭６０
−１２１７４７号公報等に記載され、且つ、図３及び図
４に示すように構成している。すなわち、リードフレー
ム１に、その略中央部にアイランド部２を、当該アイラ
ンド部における四隅部から放射状に一体的に延びる四本
の吊りリード３ａ，３ｂ，３ｃ，３ｄを介して一体的に
連接した状態で形成すると共に、前記各吊りリード３
ａ，３ｂ，３ｃ，３ｄの間の部分に多数本のリード端子
４を、当該各リード端子４が前記アイランド部２に向か
って放射状に延びるように一体的に造形すると言う構造
にしている。
【０００３】また、このリードフレーム１を使用して、
半導体装置を製造するに際しては、前記アイランド部２
に半導体チップ５をダイボンディングし、次いで、この
半導体チップ５における各電極と前記各リード端子４と
の相互間を、細い金属線６にてワイヤボンディングした
のち、前記半導体チップ５及び各リード端子４の先端部
を、合成樹脂製のモールドパッケージ部７にてパッケー
ジするようにしている。
【０００４】
【発明が解決しようとする課題】ところで、このリード
フレーム１において、各吊りリード３ａ，３ｂ，３ｃ，
３ｄの間に配設する各リード端子４の先端の相互間に
は、当該各リード端子４の形成及び金属線６によるワイ
ヤボンディングを可能とするために、所定以上のピッチ
間隔Ｐを確保することが必要であるから、前記各リード
端子４の先端を結ぶ線を、図示のように、前記半導体チ
ップ５における外周側面と略平行にした形態のままで、
前記吊りリード３ａ，３ｂ，３ｃ，３ｄの間に配設する
各リード端子４を多くするには、各リード端子４の先端
から半導体チップ５の電極までの距離Ｓ、換言すると、
各リード端子４の先端を半導体チップ５の電極から離す
距離Ｓを大きくしなければならないことにより、各リー
ド端子４の先端と半導体チップ５の電極とを接続する金
属線５のうち、前記各吊りリード３ａ，３ｂ，３ｃ，３
ｄの左右両側に隣接する付近のリード端子４に対する金
属線５における長さが大幅に長くなるのである。
【０００５】一方、前記半導体チップ５及び各リード端
子４の先端部をパッケージする合成樹脂製のモールドパ
ッケージ部７を成形するに際しては、当該モールドパッ
ケージ部７おける一つ隅角部に、溶融合成樹脂注入用の
ゲート８を開口し、このゲート８から溶融合成樹脂を、
矢印Ａで示すように、高い圧力で注入することが一般的
に行われる。
【０００６】従って、従来のように、各リード端子４の
先端と半導体チップ５とを接続する金属線５のうち、前
記各吊りリード３ａ，３ｂ，３ｃ，３ｄに左右両側に隣
接する付近のリード端子４に対する金属線５における長
さが大幅に長くなると言う構成であると、前記各吊りリ
ード３ａ，３ｂ，３ｃ，３ｄのうち前記溶融合成樹脂の
注入方向Ａと直角方向に延びる左右両吊りリード３ｂ，
３ｄにおける左右両側に隣接する付近の金属線５が、当
該金属線の長さが前記のように長いことにより、ゲート
８から矢印Ａの方向に高い圧力で注入される溶融合成樹
脂の流れに押されて大きく湾曲変形して、これに隣接の
金属線５に対して接近又は接触することが多発するので
ある。
【０００７】つまり、従来におけるリードフレームの構
造では、モールドパッケージ部７を成形するに際して、
各金属線５の相互間に、当該金属線５の変形によってシ
ョートが多発することになるから、不良品の発生率が高
いと言う問題があった。本発明は、この問題の発生を確
実に低減できるようにしたリードフレームの構造を提供
することを技術的課題とするものである。
【０００８】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「略中央部に半導体チップを搭載する
アイランド部を、当該アイランド部における四隅部又は
四隅部に近い部位から放射状に一体的に延びる四本の吊
りリードを介して一体的に連接した状態で形成すると共
に、前記各吊りリードの間の部分に多数本のリード端子
を、当該各リード端子が前記アイランド部に向かって放
射状に延びるように一体的に造形して成るリードフレー
ムにおいて、前記各吊りリード間に位置する各リード端
子における先端を結ぶ線を、当該各リード端子の先端か
ら前記半導体チップの電極までの距離が前記吊りリード
に隣接する箇所において小さく吊りリードから離れるに
つれて大きくするように傾斜する。」と言う構成にし
た。
【０００９】
【作 用】このように構成することにより、各吊りリ
ード間に位置する各リード端子の本数を多くした場合に
おいても、この各リード端子の先端の相互間に、各吊り
リード間に位置する各リード端子における先端を結ぶ線
を傾斜したことで、所定以上のピッチ間隔を確保するこ
とができる。
【００１０】これに加えて、前記各リード端子における
先端を結ぶ線を傾斜するに際して、当該各リード端子の
先端から前記半導体チップの電極までの距離を、前記吊
りリードに隣接する箇所において小さく吊りリードから
離れるにつれて大きくするように構成したことにより、
各リード端子の先端の相互間に、所定以上のピッチ間隔
を確保した状態で、各吊りリードの左右両側に隣接する
付近のリード端子に対する金属線における長さを大幅に
短くすることができるのである。
【００１１】
【発明の効果】従って、本発明によると、モールドパッ
ケージ部の成形に際して、当該モールドパッケージ部に
おける一つの隅角部から注入する溶融合成樹脂によっ
て、各吊りリードのうち前記溶融合成樹脂の注入方向と
直角方向に延びる左右両吊りリードにおける左右両側に
隣接する付近の金属線が湾曲変形することを、当該金属
線の長さが短いことで、僅少にとどめることができるか
ら、モールドパッケージ部の成形に際しての不良品の発
生率を大幅に低減できる効果を有する。
【００１２】
【実施例】以下、本発明の実施例を、図１及び図２の図
面について説明する。この図において符号１１は、薄い
金属板製のリードフレームを示す、このリードフレーム
１１には、その略中央部にアイランド部１２が、当該ア
イランド部１２における四隅部又は四隅部に近い部位か
ら放射状に一体的に延びる四本の吊りリード１３ａ，１
３ｂ，１３ｃ，１３ｄを介して一体的に連接した状態で
形成されていると共に、前記各吊りリード１３ａ，１３
ｂ，１３ｃ，１３ｄの間の部分に多数本のリード端子１
４が、当該各リード端子１４が前記アイランド部１２に
向かって放射状に延びるように一体的に造形されてい
る。
【００１３】なお、前記アイランド部１２には、半導体
チップ１５をダイボンディングし、次いで、この半導体
チップ１５における各電極と、前記各リード端子１４の
先端との間の各々を、金属線１６にてワイヤボンディン
グしたのち、これらの全体を、合成樹脂製のモールドパ
ッケージ部１７にてパッケージするのであり、このモー
ルドパッケージ部１７の成形に際しては、当該モールド
パッケージ部１７における一つの隅角部に設けたゲート
１８から溶融合成樹脂を矢印Ａで示す方向に注入するこ
とによって行うのである。
【００１４】そして、前記各吊りリード１３ａ，１３
ｂ，１３ｃ，１３ｄの間に位置する各リード端子１４に
おける先端を結ぶ線１９を、当該各リード端子１４の先
端から前記半導体チップにおける電極までの距離を各吊
りリード１３ａ，１３ｂ，１３ｃ，１３ｄに隣接するリ
ード端子１４においては最も小さい距離Ｓ１にする一
方、各吊りリード１３ａ，１３ｂ，１３ｃ，１３ｄの間
の中央に位置するリード端子１４において最も大きい距
離Ｓ２にすると言うように、前記各吊りリード１３ａ，
１３ｂ，１３ｃ，１３ｄに隣接する箇所において小さく
各吊りリード１３ａ，１３ｂ，１３ｃ，１３ｄから離れ
るにつれて大きくするように傾斜するのである。
【００１５】このように構成することにより、各吊りリ
ード１３ａ，１３ｂ，１３ｃ，１３ｄの間に位置する各
リード端子１４の本数を多くした場合においても、この
各リード端子１４の先端の相互間に、各吊りリード１３
ａ，１３ｂ，１３ｃ，１３ｄの間に位置する各リード端
子１４における先端を結ぶ線１９を傾斜したことで、所
定以上のピッチ間隔Ｐを確保することができる一方、各
吊りリード１３ａ，１３ｂ，１３ｃ，１３ｄの左右両側
に隣接する付近のリード端子１４に対する金属線１６に
おける長さを大幅に短くすることができるのである。
【００１６】従って、モールドパッケージ部１７の成形
に際して、当該モールドパッケージ部１７における一つ
の隅角部のゲート１８から矢印Ａの方向に注入する溶融
合成樹脂によって、各吊りリード１３ａ，１３ｂ，１３
ｃ，１３ｄのうち前記溶融合成樹脂の注入方向Ａと直角
方向に延びる左右両吊りリード１３ｂ，１３ｄにおける
左右両側に隣接する付近の金属線１６が湾曲変形するこ
とを、当該金属線１６の長さが短いことで、僅少にとど
めることができるのである。
【図面の簡単な説明】
【図１】本発明の実施例によるリードフレームの平面図
である。
【図２】図１の要部拡大図である。
【図３】従来におけるリードフレームの平面図である。
【図４】図３の要部拡大図である。
【符号の説明】
１１ リードフレーム １２ アイランド部 １３ａ，１３ｂ，１３ｃ，１３ｄ 吊りリード １４ リード端子 １５ 半導体チップ １６ 金属線 １７ モールドパッケージ部 １８ ゲート １９ リード端子の先端を結ぶ線

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】略中央部に半導体チップを搭載するアイラ
    ンド部を、当該アイランド部における四隅部又は四隅部
    に近い部位から放射状に一体的に延びる四本の吊りリー
    ドを介して一体的に連接した状態で形成すると共に、前
    記各吊りリードの間の部分に多数本のリード端子を、当
    該各リード端子が前記アイランド部に向かって放射状に
    延びるように一体的に造形して成るリードフレームにお
    いて、前記各吊りリード間に位置する各リード端子にお
    ける先端を結ぶ線を、当該各リード端子の先端から前記
    半導体チップの電極までの距離が前記吊りリードに隣接
    する箇所において小さく吊りリードから離れるにつれて
    大きくするように傾斜したことを特徴とするクワッド型
    半導体装置用リードフレームの構造。
JP27411793A 1993-11-02 1993-11-02 クワッド型半導体装置用リードフレームの構造 Expired - Fee Related JP2834990B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27411793A JP2834990B2 (ja) 1993-11-02 1993-11-02 クワッド型半導体装置用リードフレームの構造
US08/327,835 US5466968A (en) 1993-11-02 1994-11-01 Leadframe for making semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27411793A JP2834990B2 (ja) 1993-11-02 1993-11-02 クワッド型半導体装置用リードフレームの構造

Publications (2)

Publication Number Publication Date
JPH07130940A true JPH07130940A (ja) 1995-05-19
JP2834990B2 JP2834990B2 (ja) 1998-12-14

Family

ID=17537258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27411793A Expired - Fee Related JP2834990B2 (ja) 1993-11-02 1993-11-02 クワッド型半導体装置用リードフレームの構造

Country Status (2)

Country Link
US (1) US5466968A (ja)
JP (1) JP2834990B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172130A (ja) * 1995-12-20 1997-06-30 Nec Corp 樹脂封止型半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19652395A1 (de) * 1996-06-13 1997-12-18 Samsung Electronics Co Ltd Integrierte Schaltkreisanordnung
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121747A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd 半導体装置
JPH02246126A (ja) * 1989-03-20 1990-10-01 Seiko Epson Corp 半導体装置
JPH04164357A (ja) * 1990-10-29 1992-06-10 Nec Corp 半導体装置用リードフレーム
JPH04333276A (ja) * 1991-05-08 1992-11-20 Matsushita Electron Corp 半導体装置の製造方法
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172130A (ja) * 1995-12-20 1997-06-30 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2834990B2 (ja) 1998-12-14
US5466968A (en) 1995-11-14

Similar Documents

Publication Publication Date Title
JPH08222681A (ja) 樹脂封止型半導体装置
JPH0399445A (ja) 樹脂封止型半導体装置
JPH07130940A (ja) クワッド型半導体装置用リードフレームの構造
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
JPH0233961A (ja) リードフレーム
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JP3036339B2 (ja) 半導体装置
JPH08236564A (ja) 半導体装置
JPH0653266A (ja) 半導体装置
JPH04133453A (ja) 半導体装置用リードフレーム
JPH0621305A (ja) 半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPH05218508A (ja) 光半導体装置の製造方法
JP2503561Y2 (ja) リ―ドフレ―ム
JP2705983B2 (ja) 半導体装置の製造方法
JPH02281636A (ja) 樹脂封止型半導体装置
JPH06232304A (ja) フルモールドパッケージ用リードフレーム
JPH05335460A (ja) Ｉｃリードフレーム
JPH0653264A (ja) 半導体装置の製造方法
JPH0661412A (ja) 樹脂封止型半導体装置およびその製造方法
JPH07122703A (ja) 樹脂封止型半導体装置及びその製造方法
JP2997182B2 (ja) 面実装用樹脂封止半導体装置
JPH06132475A (ja) 半導体パッケージ
JPH0513646A (ja) Ｚｉｐ型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111002

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees