JPH0712042B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0712042B2 JPH0712042B2 JP61010401A JP1040186A JPH0712042B2 JP H0712042 B2 JPH0712042 B2 JP H0712042B2 JP 61010401 A JP61010401 A JP 61010401A JP 1040186 A JP1040186 A JP 1040186A JP H0712042 B2 JPH0712042 B2 JP H0712042B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- semiconductor device
- electrode
- paste
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にDHD構造の
半導体装置の電極の形成方法に関するものである。
半導体装置の電極の形成方法に関するものである。
従来、一般にDHD構造の半導体装置は、蒸着電極上にAg
のバンプ電極を有する構造をしている。しかし、ガラス
で表面保護されたもの、特に亜鉛系のガラスにて保護さ
れたものは、ガラスの耐酸性が悪いことからAgメッキに
よるバンプ形成が出きず、蒸着膜の厚さのみを厚くして
DHD構造に組立てられている。
のバンプ電極を有する構造をしている。しかし、ガラス
で表面保護されたもの、特に亜鉛系のガラスにて保護さ
れたものは、ガラスの耐酸性が悪いことからAgメッキに
よるバンプ形成が出きず、蒸着膜の厚さのみを厚くして
DHD構造に組立てられている。
上述した従来の蒸着膜を厚くする方法は、Siと蒸着膜と
の応力の問題、電極パターン形成のためのエッチング、
リフトオフ法の制限から余り厚い電極部を形成すること
はむずかしく、せいぜい４〜５μが最高であった。しか
るにガラスで表面保護されたものは、ガラスを付着させ
る際部分的な盛り上りが生じるケースが多く、その盛り
上りの高さが蒸着膜より高くなるケースが多く、しばし
ば、オープン不良、ルーズコンタクト不良発生の原因と
なっていた。
の応力の問題、電極パターン形成のためのエッチング、
リフトオフ法の制限から余り厚い電極部を形成すること
はむずかしく、せいぜい４〜５μが最高であった。しか
るにガラスで表面保護されたものは、ガラスを付着させ
る際部分的な盛り上りが生じるケースが多く、その盛り
上りの高さが蒸着膜より高くなるケースが多く、しばし
ば、オープン不良、ルーズコンタクト不良発生の原因と
なっていた。
このため、ペレットで外観選別をしてガラスの盛り上り
のあるものを除去する必要があり、このため非常に工数
がかかり、又歩留的にも安定に高歩留を得ることがむず
かしかった。
のあるものを除去する必要があり、このため非常に工数
がかかり、又歩留的にも安定に高歩留を得ることがむず
かしかった。
本発明の半導体装置の製造方法は、ガラスで表面保護さ
れたペレットに電極を形成する半導体装置の製造方法に
於て、蒸着した電極メタル上にAgペーストの盛上げ電極
を印刷法により形成することを特徴とする。
れたペレットに電極を形成する半導体装置の製造方法に
於て、蒸着した電極メタル上にAgペーストの盛上げ電極
を印刷法により形成することを特徴とする。
次に、本発明について実施例にもとづき、説明する。
第１図は本発明の一実施例の縦断面図である。拡散済の
SiウエハーにたとえばSiO2をマスクとして所定深さのメ
サ溝を例えばエッチング法により形成する。次に電気泳
動法によりメサ溝内にガラスを付着させ焼成融合させ
る。この際SiO2が絶縁物であるためSiO2上にガラスは付
着しないはずであるが、実際にはSiO2膜のやぶれ箇所や
ピンホール部にガラスが付着しウエハー上に盛り上った
り、ウエハー周辺部のペレットでは電界集中の影響でウ
エハーの表面上にガラスの盛り上りが生じる。このウエ
ハーの表面に蒸着により電極パターンを形成し、次に裏
面にも電極用に金属層を蒸着する。次にウエハーのパタ
ーン面に電極部と同じかやや小さいパターンを有するス
クリーンマスクを利用し、いわゆる目合せスクリーン印
刷法によりAgペーストを用いてパターン印刷する。あら
かじめ作られた蒸着膜電極の上にAgペーストの電極がス
クリーンのメッシュサイズにもよるが、例えば10-30μ
程度の高さで印刷形成される。次にこのウエハーを600-
700℃で焼成し下地の蒸着膜と焼成融合させる。このウ
エハーを例えばレーザースクライバーにより切断後、個
々のペレットに分離しDHD構造に組立て半導体装置を形
成する。
SiウエハーにたとえばSiO2をマスクとして所定深さのメ
サ溝を例えばエッチング法により形成する。次に電気泳
動法によりメサ溝内にガラスを付着させ焼成融合させ
る。この際SiO2が絶縁物であるためSiO2上にガラスは付
着しないはずであるが、実際にはSiO2膜のやぶれ箇所や
ピンホール部にガラスが付着しウエハー上に盛り上った
り、ウエハー周辺部のペレットでは電界集中の影響でウ
エハーの表面上にガラスの盛り上りが生じる。このウエ
ハーの表面に蒸着により電極パターンを形成し、次に裏
面にも電極用に金属層を蒸着する。次にウエハーのパタ
ーン面に電極部と同じかやや小さいパターンを有するス
クリーンマスクを利用し、いわゆる目合せスクリーン印
刷法によりAgペーストを用いてパターン印刷する。あら
かじめ作られた蒸着膜電極の上にAgペーストの電極がス
クリーンのメッシュサイズにもよるが、例えば10-30μ
程度の高さで印刷形成される。次にこのウエハーを600-
700℃で焼成し下地の蒸着膜と焼成融合させる。このウ
エハーを例えばレーザースクライバーにより切断後、個
々のペレットに分離しDHD構造に組立て半導体装置を形
成する。
以上説明したように、本発明の半導体装置の製造方法は
蒸着した電極メタル上に、Agペーストを用いスクリーン
印刷法により盛り上り部を形成することにより、例えガ
ラスの盛り上りがあったとしても、リード線と一番高い
Agペーストの頂担部とを完全に接触させることができ、
ガラスの付着、盛り上りにより発生するオープン不良、
ルーズコンタクト不良等の問題を解決することが出来
る。また本発明は印刷法を使っているために、ガラスの
耐酸性等に対する考慮も不要である。
蒸着した電極メタル上に、Agペーストを用いスクリーン
印刷法により盛り上り部を形成することにより、例えガ
ラスの盛り上りがあったとしても、リード線と一番高い
Agペーストの頂担部とを完全に接触させることができ、
ガラスの付着、盛り上りにより発生するオープン不良、
ルーズコンタクト不良等の問題を解決することが出来
る。また本発明は印刷法を使っているために、ガラスの
耐酸性等に対する考慮も不要である。
本発明は片面にガラスをつけたダイオードについて、そ
の実施例をもとに説明したが、ダイアックのように両面
にメサ溝を有するものについても同様の効果が期待でき
る。
の実施例をもとに説明したが、ダイアックのように両面
にメサ溝を有するものについても同様の効果が期待でき
る。
第１図は本発明の一実施例の縦断面図、第２図は従来の
DHD構造の半導体装置におけるオープン不良発生の状態
を示す縦断面図である。 図に於いて１はシリコン基板、２はＰ型拡散層、３はＮ
型拡散層、４はSiO2膜、５はメサ溝、６はガラス、７は
蒸着膜、８はAgペースト、９はヒートシンク、10はリー
ド、11はガラス、12はガラス盛上部である。
DHD構造の半導体装置におけるオープン不良発生の状態
を示す縦断面図である。 図に於いて１はシリコン基板、２はＰ型拡散層、３はＮ
型拡散層、４はSiO2膜、５はメサ溝、６はガラス、７は
蒸着膜、８はAgペースト、９はヒートシンク、10はリー
ド、11はガラス、12はガラス盛上部である。
Claims (1)
- 【請求項１】半導体ウェハーにメサ溝を形成する工程
と、前記メサ溝内にガラスを付着させ焼成融合させる工
程と、前記半導体ウェハーに蒸着した電極メタル上にAg
ペーストの盛上げ電極を印刷法により形成する工程と、
前記半導体ウェハーに熱処理を行って前記Agペーストと
前記電極メタルを焼成融合させる工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010401A JPH0712042B2 (ja) | 1986-01-20 | 1986-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010401A JPH0712042B2 (ja) | 1986-01-20 | 1986-01-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62166549A JPS62166549A (ja) | 1987-07-23 |
| JPH0712042B2 true JPH0712042B2 (ja) | 1995-02-08 |
Family
ID=11749117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61010401A Expired - Lifetime JPH0712042B2 (ja) | 1986-01-20 | 1986-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712042B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541706A (en) * | 1978-09-15 | 1980-03-24 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5981047U (ja) * | 1982-11-22 | 1984-05-31 | 日本電気ホームエレクトロニクス株式会社 | 半導体素子 |
-
1986
- 1986-01-20 JP JP61010401A patent/JPH0712042B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62166549A (ja) | 1987-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3492174A (en) | Method of making a semiconductor device | |
| GB1200426A (en) | Method for providing a planar transistor with heat-dissipating top base and emitter contacts | |
| JPH0712042B2 (ja) | 半導体装置の製造方法 | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPH04251986A (ja) | 太陽電池の製造方法 | |
| JP2000232090A (ja) | ガラスパッシベーション膜の除去方法 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JPS6156617B2 (ja) | ||
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| JPS6354751A (ja) | Ｄｈｄ型半導体装置の製造方法 | |
| JPH0373083B2 (ja) | ||
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPH0864557A (ja) | メサ型半導体素子の製造方法 | |
| JP2664377B2 (ja) | 受光装置の製造方法 | |
| JPS5898914A (ja) | 半導体装置の製造方法 | |
| JPH0140505B2 (ja) | ||
| JPS5816538A (ja) | 半導体装置 | |
| JPS5984431A (ja) | 半導体装置の製造方法 | |
| JPH03236234A (ja) | 半導体装置の製造方法 | |
| JPH10275706A (ja) | 角形チップ抵抗器 | |
| JPH05144745A (ja) | 半導体基板の製造方法 | |
| JPH0193153A (ja) | 半導体ペレットとその製造方法 | |
| JPH061767B2 (ja) | 半導体装置の製造方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 |