JPH0140505B2 - - Google Patents
Info
- Publication number
- JPH0140505B2 JPH0140505B2 JP10020080A JP10020080A JPH0140505B2 JP H0140505 B2 JPH0140505 B2 JP H0140505B2 JP 10020080 A JP10020080 A JP 10020080A JP 10020080 A JP10020080 A JP 10020080A JP H0140505 B2 JPH0140505 B2 JP H0140505B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- diffusion
- oxide film
- silicon oxide
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 12
- 239000008188 pellet Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するもの
で、特に両主表面よりエツチングによりメサ溝又
はグループを形成することにより耐圧を得る双方
向制御整流装置の製造方法に関するものである。
で、特に両主表面よりエツチングによりメサ溝又
はグループを形成することにより耐圧を得る双方
向制御整流装置の製造方法に関するものである。
中小型の中高圧双方向制御整流装置の製法とし
てはいろいろあるが、その中で化学的にエツチン
グすることにより接合表面を露出させ、その部分
をガラスでコーテイングしたいわゆるグラシペー
シヨン法は価格的に安く高信頼度の装置として近
年多くのメーカーで製造されている。この構造は
主として次の二つに分けられる。即ち第１図に示
すように、両主表面からメサ又はグループを形成
し露出したPN接合をガラスでコーテイングする
ものである。第２図の方法はＰ領域のつき抜け拡
散を行うことにより片方の主表面からのグループ
形成により正逆両方向の接合を一つのグループに
より形成するタイプである。
てはいろいろあるが、その中で化学的にエツチン
グすることにより接合表面を露出させ、その部分
をガラスでコーテイングしたいわゆるグラシペー
シヨン法は価格的に安く高信頼度の装置として近
年多くのメーカーで製造されている。この構造は
主として次の二つに分けられる。即ち第１図に示
すように、両主表面からメサ又はグループを形成
し露出したPN接合をガラスでコーテイングする
ものである。第２図の方法はＰ領域のつき抜け拡
散を行うことにより片方の主表面からのグループ
形成により正逆両方向の接合を一つのグループに
より形成するタイプである。
第１図の方法は従来最も多く行われており、こ
れは拡散工程が短時間で済み、工程も単純なため
拡散工程で発生するトラブルも少い。それに従い
出来た装置間の特性のバラツキも非常に小さい。
しかし製法上の問題としては両方向からメサエツ
チングを行うため残存部のSi基板が薄く割れやす
いという取り扱い上の問題がある。更に組立てた
時ステムとの距離が短かいため、放電しやすい傾
向にあり、高耐圧品の発生が落ちるという問題が
ある。ハンダの盛上りが生じた場合は前述の傾向
は更に強まる。これを解決するためには、メサの
深さを深くすればよいわけだがウエハー厚はVT、
サージ電流等の制限でむやみと厚くする訳けには
いかなく本製造のネツクとなつている。
れは拡散工程が短時間で済み、工程も単純なため
拡散工程で発生するトラブルも少い。それに従い
出来た装置間の特性のバラツキも非常に小さい。
しかし製法上の問題としては両方向からメサエツ
チングを行うため残存部のSi基板が薄く割れやす
いという取り扱い上の問題がある。更に組立てた
時ステムとの距離が短かいため、放電しやすい傾
向にあり、高耐圧品の発生が落ちるという問題が
ある。ハンダの盛上りが生じた場合は前述の傾向
は更に強まる。これを解決するためには、メサの
深さを深くすればよいわけだがウエハー厚はVT、
サージ電流等の制限でむやみと厚くする訳けには
いかなく本製造のネツクとなつている。
第２図の方法は第１図の方法の組立上のトラブ
ル、つまり半田盛上りによる耐圧劣化、放電の問
題を解決したよい方法であるが、Ｐ領域の両主表
面から突き抜け拡散を行うため、拡散が長時間に
なること、及びSiO2膜にピンホール、スパイク
等の欠陥があると突き抜け拡散時に拡散が進み特
性不良が生ずるという拡散工程上のトラブルを生
じやすい。又、グループを片面のみから形成する
ため力学上のアンバランスからウエハーがそりや
する割れやすいという欠点がある。組立上の問題
さえ解決すれば第１図の方法の方が特性歩留の安
定性及び量産性の面から優れた方法といえよう。
ル、つまり半田盛上りによる耐圧劣化、放電の問
題を解決したよい方法であるが、Ｐ領域の両主表
面から突き抜け拡散を行うため、拡散が長時間に
なること、及びSiO2膜にピンホール、スパイク
等の欠陥があると突き抜け拡散時に拡散が進み特
性不良が生ずるという拡散工程上のトラブルを生
じやすい。又、グループを片面のみから形成する
ため力学上のアンバランスからウエハーがそりや
する割れやすいという欠点がある。組立上の問題
さえ解決すれば第１図の方法の方が特性歩留の安
定性及び量産性の面から優れた方法といえよう。
本発明は第１図の方法の問題点を解決するため
のものである。すなわち、一方の例えばメサ溝を
組立上に有利なように他方のそれよりも実質的に
深く形成してなる装置の製造方法を提供するもの
である。
のものである。すなわち、一方の例えばメサ溝を
組立上に有利なように他方のそれよりも実質的に
深く形成してなる装置の製造方法を提供するもの
である。
これを実現する方法として、エツチングに際
し、一方の溝の深さを他方より深くすることによ
り、ウエハーの強度を減少させることなく、組立
上有利な形状にすることである。つまり、エツチ
ングに際し深くしたくない側のメサ溝形成部分以
外を耐酸性のワツクスで保護し、HF−HNO3系
のエツチング液で25mm／sec〜200mm／secのスピ
ードでウエハーを液に対し相対的に移動させなが
らエツチングすることにより、ワツクスを付着し
ていない方のメサ溝を10〜20μ深くすることが出
来る。
し、一方の溝の深さを他方より深くすることによ
り、ウエハーの強度を減少させることなく、組立
上有利な形状にすることである。つまり、エツチ
ングに際し深くしたくない側のメサ溝形成部分以
外を耐酸性のワツクスで保護し、HF−HNO3系
のエツチング液で25mm／sec〜200mm／secのスピ
ードでウエハーを液に対し相対的に移動させなが
らエツチングすることにより、ワツクスを付着し
ていない方のメサ溝を10〜20μ深くすることが出
来る。
次に本発明を実施例に基づき詳細に説明する。
第３図Ａに於いて、１はＮ型Si基板で基板の両
主表面より拡散法によりＰ型拡散層２，３を形成
する。次にPR技術を用い、SiO2膜の窓開けを行
いSiO2の開口部よりＮ型領域４を形成する。次
に個々のペレツトに分離するためのメサ溝を形成
する部分のSiO2をPR技術を用いて除去する。次
に第３図ＢのようにSiO2の残つている部分に印
刷技術を用い、例えばアピエゾンワツクスをパタ
ーン印刷する。このウエハーを例えば3/16インチ
のピツチのカセツトにたて、HF−HNO3系のエ
ツチング液中で25〜200mm／sec程度の速さで、カ
セツトを液に対し相対的に移動させながらエツチ
ングを行う。第３図Ｃがエツチング後の外観であ
る。次にアピエゾンワツクスを除去しガラスを例
えば電気泳動法でメサ溝内に付着させたのち焼成
融合する。電極部のSiO2を除去後、電極を形成
する。次に個々のペレツトに分割する。このよう
にして出来たものは裏面のメサ溝が深くなつてお
り組立上有利である。
主表面より拡散法によりＰ型拡散層２，３を形成
する。次にPR技術を用い、SiO2膜の窓開けを行
いSiO2の開口部よりＮ型領域４を形成する。次
に個々のペレツトに分離するためのメサ溝を形成
する部分のSiO2をPR技術を用いて除去する。次
に第３図ＢのようにSiO2の残つている部分に印
刷技術を用い、例えばアピエゾンワツクスをパタ
ーン印刷する。このウエハーを例えば3/16インチ
のピツチのカセツトにたて、HF−HNO3系のエ
ツチング液中で25〜200mm／sec程度の速さで、カ
セツトを液に対し相対的に移動させながらエツチ
ングを行う。第３図Ｃがエツチング後の外観であ
る。次にアピエゾンワツクスを除去しガラスを例
えば電気泳動法でメサ溝内に付着させたのち焼成
融合する。電極部のSiO2を除去後、電極を形成
する。次に個々のペレツトに分割する。このよう
にして出来たものは裏面のメサ溝が深くなつてお
り組立上有利である。
第３図Ｄは方法によるペレツトの断面図であ
る。次に本方法によるペレツトを組立た時の耐圧
歩留を特に高耐圧の製品の発生率で比較して見よ
う。
る。次に本方法によるペレツトを組立た時の耐圧
歩留を特に高耐圧の製品の発生率で比較して見よ
う。
第４図Ａは本方法によるペレツトを用いたモー
ルドタイプの装置の各耐圧の製品の発生率であ
る。第４図Ｂは従来方法のペレツトの場合の発生
率である。高耐圧品の発生が安定している様子が
うかがわれる。尚、本モールド製品に組立たペレ
ツトは両方ともペレツトの耐圧としては650V以
上あるものである。
ルドタイプの装置の各耐圧の製品の発生率であ
る。第４図Ｂは従来方法のペレツトの場合の発生
率である。高耐圧品の発生が安定している様子が
うかがわれる。尚、本モールド製品に組立たペレ
ツトは両方ともペレツトの耐圧としては650V以
上あるものである。
第１図、第２図は従来のグラシベーシヨンベレ
ツトの縦断面図、第３図Ａ乃至第３図Ｄは本発明
の実施例を説明するための縦断面図、第４図Ａは
本発明の実施例のブレツトを用いた製品の耐圧発
生率、第４図Ｂは従来のペレツトを用いた場合の
製品の耐圧発生率である。尚図に於いて、１……
Ｎ型Si基板、２，３……Ｐ型拡散層、４……Ｎ型
拡散層、５……シリコン酸化膜、６……シリコン
酸化膜の開口部、７……ワツクス、８……メサ
溝、９……ガラス層、１０……電極、１１……Ｐ
型つき抜け拡散領域である。
ツトの縦断面図、第３図Ａ乃至第３図Ｄは本発明
の実施例を説明するための縦断面図、第４図Ａは
本発明の実施例のブレツトを用いた製品の耐圧発
生率、第４図Ｂは従来のペレツトを用いた場合の
製品の耐圧発生率である。尚図に於いて、１……
Ｎ型Si基板、２，３……Ｐ型拡散層、４……Ｎ型
拡散層、５……シリコン酸化膜、６……シリコン
酸化膜の開口部、７……ワツクス、８……メサ
溝、９……ガラス層、１０……電極、１１……Ｐ
型つき抜け拡散領域である。
Claims (1)
- １ 半導体シリコン基板の一主面に選択的に第１
の酸化シリコン膜を設ける工程と、前記一主面と
は反対側の他の主面に前記一主面の前記第１の酸
化シリコン膜と対応する位置に選択的に第２の酸
化シリコン膜を設ける工程と、前記他の主面に設
けた前記第２の酸化シリコン膜を耐酸性のワツク
スで覆う工程と、HF−HNO3系のエツチング液
を用いて前記両主面側からエツチングを行ない、
もつて前記一主面に前記他の主面よりも深い溝を
形成する工程とを有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10020080A JPS5724558A (en) | 1980-07-22 | 1980-07-22 | Semicondctor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10020080A JPS5724558A (en) | 1980-07-22 | 1980-07-22 | Semicondctor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5724558A JPS5724558A (en) | 1982-02-09 |
| JPH0140505B2 true JPH0140505B2 (ja) | 1989-08-29 |
Family
ID=14267653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10020080A Granted JPS5724558A (en) | 1980-07-22 | 1980-07-22 | Semicondctor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5724558A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994028586A1 (fr) * | 1993-06-01 | 1994-12-08 | Komatsu Ltd. | Dispositif a semi-conducteur ayant une resistance elevee a la rupture |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309001B (zh) * | 2017-07-26 | 2022-05-03 | 天津环鑫科技发展有限公司 | 一种采用印刷工艺制作gpp芯片的方法 |
-
1980
- 1980-07-22 JP JP10020080A patent/JPS5724558A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994028586A1 (fr) * | 1993-06-01 | 1994-12-08 | Komatsu Ltd. | Dispositif a semi-conducteur ayant une resistance elevee a la rupture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5724558A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853343A (en) | Method for fabricating a semiconductor integrated circuit device having thick oxide films and groove etch and refill | |
| US6127720A (en) | Semiconductor device and method for manufacturing the same | |
| US3357871A (en) | Method for fabricating integrated circuits | |
| JPH0140505B2 (ja) | ||
| JPS6134974A (ja) | シリコン半導体素子及びその製造方法 | |
| JPH0864557A (ja) | メサ型半導体素子の製造方法 | |
| JPS6258541B2 (ja) | ||
| JPS6029219B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| US3723210A (en) | Method of making a semiconductor wafer having concave rim | |
| IE33405B1 (en) | Semiconductor wafers sub-dividable into pellets and methods of fabricating same | |
| JPS59167029A (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62136072A (ja) | シヨツトキ−バリアダイオ−ドの製造方法 | |
| JPS5867030A (ja) | 半導体装置の製造方法 | |
| JPS6139736B2 (ja) | ||
| JPH0516195B2 (ja) | ||
| JPH0262944B2 (ja) | ||
| JPH05136198A (ja) | 半導体装置 | |
| JPH0638510B2 (ja) | ダイオ−ドアレイの製造方法 | |
| JPH07221049A (ja) | 半導体装置の製造方法 | |
| JPS6239823B2 (ja) | ||
| JPS6142144A (ja) | 半導体装置の製造方法 | |
| JPS6288334A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPS60101946A (ja) | 半導体装置の製造方法 |