JPH07118472B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH07118472B2
JPH07118472B2 JP62010257A JP1025787A JPH07118472B2 JP H07118472 B2 JPH07118472 B2 JP H07118472B2 JP 62010257 A JP62010257 A JP 62010257A JP 1025787 A JP1025787 A JP 1025787A JP H07118472 B2 JPH07118472 B2 JP H07118472B2
Authority
JP
Japan
Prior art keywords
phosphorus
ion
temperature
impurities
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62010257A
Other languages
Japanese (ja)
Other versions
JPS63177513A (en
Inventor
秀隆 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62010257A priority Critical patent/JPH07118472B2/en
Publication of JPS63177513A publication Critical patent/JPS63177513A/en
Publication of JPH07118472B2 publication Critical patent/JPH07118472B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン基板に不純物をイオン注入することに
より高濃度の半導体領域を形成する半導体装置の製造方
法に関し、特にリンイオンのイオン注入の砒素イオンの
イオン注入を併用することによって1.0〜2.0μmの深さ
を有する接合を形成する半導体装置の製造方法に関す
る。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device in which a high-concentration semiconductor region is formed by ion-implanting impurities into a silicon substrate, and particularly, arsenic ion ion-implanted with phosphorus ions. The present invention also relates to a method for manufacturing a semiconductor device in which a junction having a depth of 1.0 to 2.0 μm is formed by using the above ion implantation.

〔従来の技術〕[Conventional technology]

従来、不純物をイオン注入することによって高濃度のN
型半導体領域を形成する製造方法には、リンイオンもし
くは、砒素イオンを単独にイオン注入し、1000℃以上の
高温アニールを行い、不純物の活性化および不純物の押
込みを行っていた。
Conventionally, a high concentration of N is obtained by ion-implanting impurities.
In the manufacturing method of forming the type semiconductor region, phosphorus ions or arsenic ions are individually ion-implanted, high-temperature annealing at 1000 ° C. or higher is performed, and impurities are activated and impurities are pushed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の製造方法においては下記の欠点がある。 The conventional manufacturing method described above has the following drawbacks.

(1)リンイオンのイオン注入を行い高濃度のN型半導
体領域を形成する場合、リンイオン注入に起因する結晶
欠陥を除くには、薄い酸化膜を介し、リンイオン注入を
行った後に、700〜1000℃の温度でアニールを行い、106
0℃以上の温度において熱処理を行う必要がある。
(1) When a high concentration N-type semiconductor region is formed by implanting phosphorus ions, in order to remove crystal defects caused by phosphorus ion implantation, after performing phosphorus ion implantation through a thin oxide film, 700 to 1000 ° C. Annealing at the temperature of 106
It is necessary to perform heat treatment at a temperature of 0 ° C. or higher.

この場合、結晶欠陥の回復には、1060℃以上の熱処理が
不可欠であり、この1060℃以上の熱処理のために、形成
可能な接合の深さは2.0μm以上となり2.0μm以下の接
合は形成できない。
In this case, heat treatment at 1060 ° C. or higher is indispensable for recovery of crystal defects. Due to the heat treatment at 1060 ° C. or higher, the depth of bond that can be formed is 2.0 μm or more and a bond of 2.0 μm or less cannot be formed. .

(2)砒素イオンのイオン注入を行い高濃度のN型半導
体領域を形成する場合、砒素イオン注入に起因する結晶
欠陥は1000℃以上の温度でアニールを行うことによって
素子特性に影響を与えないレベルまで回復する。しかし
同一半導体基板上にホウ素を用いたP型半導体領域を持
つ通常の集積回路においては、熱処理の制限により、形
成可能な接合の深さは1.0μm以下である等の欠点があ
る。
(2) When arsenic ion is ion-implanted to form a high-concentration N-type semiconductor region, crystal defects caused by arsenic ion-implantation have a level that does not affect device characteristics by annealing at a temperature of 1000 ° C. or higher. To recover. However, in an ordinary integrated circuit having a P-type semiconductor region using boron on the same semiconductor substrate, there is a defect that the depth of a junction that can be formed is 1.0 μm or less due to the limitation of heat treatment.

本発明の目的は、従来の半導体装置の製造方法の欠点を
除去し、結晶性が良好で、かつ1.0〜2.0μmの深さの接
合を形成することができる半導体装置の製造方法を提供
することにある。
An object of the present invention is to provide a method for manufacturing a semiconductor device which eliminates the drawbacks of the conventional method for manufacturing a semiconductor device, has good crystallinity, and can form a junction having a depth of 1.0 to 2.0 μm. It is in.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の特徴は、不純物をベース領域内にイオン注入す
ることにより高濃度のエミッタ領域を形成する半導体装
置の製造方法において、半導体基板に表面に形成した薄
い酸化膜を介して3×1015〜1.5×1016ケ/cm2のリンイ
オンをイオン注入する工程と、3×1015ケ/cm2以下の砒
素イオンをイオン注入する工程と、700〜900℃の低温か
つ低濃度のリン拡散を行いリンガラスを形成し、次いで
純粋な窒素雰囲気中で900℃〜1000℃で熱処理を行って
リンガラスを安定化する工程と、次に純粋な窒素に0.5
〜1.5%の微量の酸素を含むガス雰囲気中で950℃以上の
温度で熱処理し砒素不純物,リン不純物を押込む工程
と、次にスチーム雰囲気中で800〜950℃の温度において
酸化を行う工程とを含んでエミッタ領域とベース領域と
の接合を1.0〜2.0μmの深さに形成する半導体装置の製
造方法にある。
A feature of the present invention is that in a method of manufacturing a semiconductor device in which a high-concentration emitter region is formed by ion-implanting impurities into a base region, 3 × 10 15 to Performing a step of implanting 1.5 × 10 16 cells / cm 2 of phosphorus ions, a step of implanting 3 × 10 15 cells / cm 2 or less of arsenic ions, and a low-temperature and low-concentration phosphorus diffusion at 700 to 900 ° C. Forming phosphorus glass, and then performing heat treatment at 900 ℃ ~ 1000 ℃ in a pure nitrogen atmosphere to stabilize the phosphorus glass, and then 0.5% pure nitrogen.
A step of heat-treating at a temperature of 950 ° C. or higher to push in arsenic impurities and phosphorus impurities in a gas atmosphere containing a trace amount of oxygen of up to 1.5%, and then a step of oxidizing in a steam atmosphere at a temperature of 800 to 950 ° C. And a junction between the emitter region and the base region is formed to a depth of 1.0 to 2.0 μm.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。第1図は、本発明の製造方法によって形成される第
1の実施例のバイポーラトランジスタの断面図である。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a bipolar transistor of a first embodiment formed by the manufacturing method of the present invention.

まず、P型半導体基板1にN+型埋込層2を形成し、次い
でエピタキシャルにてコレクタであるN型半導体領域3
を形成し、次いでバイポーラトランジスタのコレクタで
あるN型半導体領域3にP型のベース領域5を形成し、
酸化膜7を設け、エミッタ領域6及びコレクタコンタク
ト領域4を形成すべき部分の酸化膜を除去し、薄膜の酸
化膜を設け、前記薄膜の酸化膜を介して、3×1015〜1.
5×1016ケ/cm2のドーズ量にてリンイオンをイオン注入
し、次に3×1015ケ/cm2以下のドーズ量にて砒素イオン
を注入し、エミッタ領域6およびコレクタコンタクト領
域4を形成し、700〜800℃の低温でかつ100ppm〜1000pp
mの低濃度のリン不純物を含んだガスによりリン拡散を
行いパッシベーション膜であるリンガラス層8を形成す
る。なお、この熱処理は次工程の熱処理温度より低い温
度で行う。その後、900〜1000℃の温度において純粋な
窒素雰囲気で熱処理を行い、リンガラス層を安定化した
後、950℃以上の温度において、純粋な窒素に0.5〜1.5
%の微量の酸素を含んだガス雰囲気中で、不純物を押込
み、次いで、800℃〜950℃の温度のスチーム雰囲気中で
酸化を行う。
First, the N + type buried layer 2 is formed on the P type semiconductor substrate 1, and then the N type semiconductor region 3 that is a collector is epitaxially formed.
And then a P-type base region 5 is formed in the N-type semiconductor region 3 which is the collector of the bipolar transistor.
The oxide film 7 is provided, the oxide film in the portion where the emitter region 6 and the collector contact region 4 are to be formed is removed, a thin oxide film is provided, and 3 × 10 15 to 1.
Phosphorus ions are ion-implanted at a dose of 5 × 10 16 ions / cm 2 , and then arsenic ions are implanted at a dose of 3 × 10 15 ions / cm 2 or less, so that the emitter region 6 and the collector contact region 4 are implanted. Formed at low temperature of 700-800 ℃ and 100ppm-1000pp
Phosphorus diffusion is performed by a gas containing a low concentration of phosphorus impurities of m to form a phosphorus glass layer 8 which is a passivation film. This heat treatment is performed at a temperature lower than the heat treatment temperature of the next step. After that, heat treatment is performed in a pure nitrogen atmosphere at a temperature of 900 to 1000 ° C. to stabilize the phosphorus glass layer, and then 0.5 to 1.5 is added to pure nitrogen at a temperature of 950 ° C. or higher.
Impurities are pushed in in a gas atmosphere containing a small amount of oxygen, and then oxidized in a steam atmosphere at a temperature of 800 ° C to 950 ° C.

以上の製造方法によって結晶性の良好な1.0〜2.0μmの
深さのエミッタ領域を形成することが可能である。
By the above manufacturing method, it is possible to form an emitter region having a good crystallinity and a depth of 1.0 to 2.0 μm.

すなわち、リンイオンのみのイオン注入においてエミッ
タ領域を形成しイオン注入に起因する結晶欠陥を回復す
るには、1060℃以上の温度による熱処理が必要である
が、この熱処理のためリン不純物が押込まれベース領域
5とエミッタ領域6の接合の深さが2.0μm以上となる
のであるが、本発明の様に砒素イオンのイオン注入をリ
ンのイオン注入と併用することによりリンイオン注入の
みの場合に比較し、より低温で結晶性を回復することが
可能となり、1.0〜2.0μm程度のエミッタ領域6とベー
ス領域5の接合が得られるのである。
In other words, heat treatment at a temperature of 1060 ° C. or higher is necessary to form the emitter region in the ion implantation of only phosphorus ions and recover the crystal defects caused by the ion implantation. The depth of the junction between 5 and the emitter region 6 is 2.0 μm or more. By using the arsenic ion implantation together with the phosphorus ion implantation as in the present invention, compared with the case of only phosphorus ion implantation, The crystallinity can be recovered at a low temperature, and the junction between the emitter region 6 and the base region 5 of about 1.0 to 2.0 μm can be obtained.

なお、700〜800℃の低温かつ低濃度のリン拡散を行う工
程は、イオン注入後の低温アニールと、パッシベーショ
ン膜として作用する緻密なリンガラス層を形成する工程
を同時に行っており、900〜1000℃の温度において純粋
な窒素雰囲気で熱処理を行う工程は2stepアニール法に
おける高温アニール工程と、リンガラス層を安定化する
熱処理工程を同時に行っている。
The low temperature and low concentration phosphorus diffusion at 700 to 800 ° C. is performed simultaneously with the low temperature annealing after ion implantation and the step of forming a dense phosphorus glass layer acting as a passivation film. The process of heat treatment in a pure nitrogen atmosphere at a temperature of ℃ includes a high temperature annealing process in the two-step annealing method and a heat treatment process for stabilizing the phosphorus glass layer at the same time.

また、不純物の押込み工程におけるガス雰囲気は、結晶
欠陥の回復を良好にするために、純粋な窒素に0.5%〜
1.5%の微量の酸素を含んだガス雰囲気が適当である。
In addition, the gas atmosphere in the step of pushing impurities is 0.5% to pure nitrogen in order to improve the recovery of crystal defects.
A gas atmosphere containing a trace amount of oxygen of 1.5% is suitable.

第2図は本発明の製造方法によって形成される第2の実
施例のツェナーダイオードの断面図である。
FIG. 2 is a sectional view of a Zener diode of the second embodiment formed by the manufacturing method of the present invention.

まず、第1の実施例と同様にP型半導体基板1にN+型埋
込層2,N型半導体領域3を形成し、次いで、ツェナーダ
イオードの高濃度のP型半導体領域9を形成し、酸化膜
7を設け、高濃度のN型半導体領域6を形成すべき部分
の酸化膜を除去した後、第1の実施例と同様にリンイオ
ン注入と素イオン注入を併用してN型半導体領域6を形
成する。なお10はAl電極である。
First, as in the first embodiment, the N + type buried layer 2 and the N type semiconductor region 3 are formed on the P type semiconductor substrate 1, and then the high concentration P type semiconductor region 9 of the Zener diode is formed. After the oxide film 7 is provided and the oxide film in the portion where the high-concentration N-type semiconductor region 6 is to be formed is removed, the N-type semiconductor region 6 is combined with phosphorus ion implantation and elementary ion implantation as in the first embodiment. To form. In addition, 10 is an Al electrode.

この実施例では、ツェナー電圧をコントロールするため
に、浅い接合が必要な場合に有効である。
This embodiment is effective when a shallow junction is required to control the Zener voltage.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、リンイオンのイオン注入
と砒素イオンのイオン注入を併用することにより、リン
イオンまたは砒素イオンを単独でイオン注入することで
は形成不可能な結晶性の良好な1.0〜2.0μmの深さの接
合を形成可能とする効果がある。
As described above, according to the present invention, by using the phosphorus ion ion implantation and the arsenic ion ion implantation in combination, the crystallinity of 1.0 to 2.0 μm, which cannot be formed by implanting phosphorus ion or arsenic ion alone, can be formed. There is an effect that it is possible to form a junction having a depth of.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例によって形成されたバイ
ポーラトランジスタの断面図、第2図は本発明の第2の
実施例により形成されたツェナダイオードの断面図であ
る。 1……P型半導体基板、2……N+型埋込み層、3……N
型半導体領域、4……コレクタコンタクト領域、5……
ベース領域、6……エミッタ領域(高濃度のN型半導体
領域)、7……酸化膜、8……リンガラス層、9……高
濃度のP型半導体領域、10……Al電極。
FIG. 1 is a sectional view of a bipolar transistor formed according to the first embodiment of the present invention, and FIG. 2 is a sectional view of a Zener diode formed according to the second embodiment of the present invention. 1 ... P-type semiconductor substrate, 2 ... N + type buried layer, 3 ... N
Type semiconductor region, 4 ... Collector contact region, 5 ...
Base region, 6 ... Emitter region (high-concentration N-type semiconductor region), 7 ... Oxide film, 8 ... Phosphor glass layer, 9 ... High-concentration P-type semiconductor region, 10 ... Al electrode.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/72 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/72

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】不純物をベース領域内にイオン注入するこ
とにより高濃度のエミッタ領域を形成する半導体装置の
製造方法において、半導体基板に表面に形成した薄い酸
化膜を介して3×1015〜1.5×1016ケ/cm2のリンイオン
をイオン注入する工程と、3×1015ケ/cm2以下の砒素イ
オンをイオン注入する工程と、700〜900℃の低温かつ低
濃度のリン拡散を行いリンガラスを形成し、次いで純粋
な窒素雰囲気中で900℃〜1000℃で熱処理を行ってリン
ガラスを安定化する工程と、次に純粋な窒素に0.5〜1.5
%の微量の酸素を含むガス雰囲気中で950℃以上の温度
で熱処理し砒素不純物,リン不純物を押込む工程と、次
にスチーム雰囲気中で800〜950℃の温度において酸化を
行う工程とを含んでエミッタ領域とベース領域との接合
を1.0〜2.0μmの深さに形成することを特徴とする半導
体装置の製造方法。
1. A method of manufacturing a semiconductor device in which a high-concentration emitter region is formed by ion-implanting impurities into a base region, and 3 × 10 15 to 1.5 are formed through a thin oxide film formed on a surface of a semiconductor substrate. × a step of 10 16 Quai / cm 2 phosphorus ion implantation, a step of ion-implanting arsenic ions 3 × 10 15 Ke / cm 2 or less, phosphorus performed phosphorus diffusion of low temperature and low concentration of 700 to 900 ° C. Forming glass and then heat treating at 900 ℃ ~ 1000 ℃ in pure nitrogen atmosphere to stabilize phosphorus glass, and then 0.5 ~ 1.5 in pure nitrogen.
%, A step of heat-treating at a temperature of 950 ° C. or higher to push in arsenic impurities and phosphorus impurities in a gas atmosphere containing a small amount of oxygen, and a step of oxidizing at a temperature of 800 to 950 ° C. in a steam atmosphere. A method of manufacturing a semiconductor device, wherein the junction between the emitter region and the base region is formed to a depth of 1.0 to 2.0 μm.
JP62010257A 1987-01-19 1987-01-19 Method for manufacturing semiconductor device Expired - Lifetime JPH07118472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62010257A JPH07118472B2 (en) 1987-01-19 1987-01-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62010257A JPH07118472B2 (en) 1987-01-19 1987-01-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS63177513A JPS63177513A (en) 1988-07-21
JPH07118472B2 true JPH07118472B2 (en) 1995-12-18

Family

ID=11745267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62010257A Expired - Lifetime JPH07118472B2 (en) 1987-01-19 1987-01-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH07118472B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951857B2 (en) * 2005-01-11 2012-06-13 株式会社デンソー Manufacturing method of semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987856A (en) * 1982-11-10 1984-05-21 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS63177513A (en) 1988-07-21

Similar Documents

Publication Publication Date Title
US3745070A (en) Method of manufacturing semiconductor devices
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
US3729811A (en) Methods of manufacturing a semiconductor device
JPH07118472B2 (en) Method for manufacturing semiconductor device
JP4951872B2 (en) Manufacturing method of semiconductor device
JPS624339A (en) Semiconductor device and manufacture thereof
JPS5854502B2 (en) Manufacturing method of semiconductor device
JPH024134B2 (en)
JPS63144567A (en) Manufacture of semiconductor device
JP2576513B2 (en) Method for manufacturing bipolar transistor
JP2943280B2 (en) Method for manufacturing semiconductor device
JPS63273317A (en) Manufacture of semiconductor device
JP3132023B2 (en) Method for manufacturing semiconductor device
JPH07273186A (en) Ion implanting method and isolation region forming method
JPH061815B2 (en) Method for manufacturing semiconductor device
KR950002185B1 (en) Semiconductor device and manufacturing method for shallow junction shaped ic
JPH0579186B2 (en)
JPH04213834A (en) Manufacture of bipolar integrated circuit
JPS60175416A (en) Manufacture of semiconductor device
JPS60253264A (en) Manufacture of semiconductor device
JPH01235367A (en) Manufacture of semiconductor device
JPS61202464A (en) Manufacture of semiconductor device
JPS6114757A (en) Manufacture of semiconductor device
JPH0795536B2 (en) Method for manufacturing semiconductor device
JPH0399434A (en) Manufacture of semiconductor device