JP4951857B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4951857B2 JP4951857B2 JP2005004447A JP2005004447A JP4951857B2 JP 4951857 B2 JP4951857 B2 JP 4951857B2 JP 2005004447 A JP2005004447 A JP 2005004447A JP 2005004447 A JP2005004447 A JP 2005004447A JP 4951857 B2 JP4951857 B2 JP 4951857B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bipolar transistor
- zener diode
- manufacturing
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
本発明は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device in which a bipolar transistor and a Zener diode are formed on the same semiconductor substrate.
バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置およびその製造方法が、例えば、特開平11−233641号公報(特許文献1)に開示されている。 A semiconductor device in which a bipolar transistor and a Zener diode are formed on the same semiconductor substrate and a method for manufacturing the same are disclosed in, for example, Japanese Patent Application Laid-Open No. 11-233641 (Patent Document 1).
上記バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置では、通常、バイポーラトランジスタを構成するp導電型およびn導電型の拡散領域とツェナーダイオードを構成するp導電型およびn導電型の拡散領域を、それぞれ、同じ拡散工程を用いて形成する。これによって、当該半導体装置の製造工程を削減し、コストダウンを図ることができる。 In a semiconductor device in which the bipolar transistor and the zener diode are formed on the same semiconductor substrate, the p-conductivity type and n-conductivity type diffusion regions constituting the bipolar transistor and the p-conductivity type and n-conductivity type constituting the zener diode are usually used. Each of the diffusion regions is formed using the same diffusion process. Thereby, the manufacturing process of the semiconductor device can be reduced and the cost can be reduced.
図5(a),(b)を用いて、上記半導体装置とその製造方法の一例を示す。 An example of the semiconductor device and a method for manufacturing the same will be described with reference to FIGS.
図5(a)は、半導体装置90の模式的な断面図で、バイポーラトランジスタT1とツェナーダイオードD1が、同一半導体基板1上に形成されてなる半導体装置である。 FIG. 5A is a schematic cross-sectional view of the semiconductor device 90, which is a semiconductor device in which a bipolar transistor T1 and a Zener diode D1 are formed on the same semiconductor substrate 1. FIG.
半導体装置90のバイポーラトランジスタT1は、NPN型のバイポーラトランジスタで、エミッタであるn+拡散領域1e、ベースであるp+拡散領域1bおよびコレクタであるn+拡散領域1cで構成されている。尚、図中の符号1aは、PN接合分離を用いたアイソレーションである。バイポーラトランジスタT1の各拡散領域1e,1b,1cには、層間絶縁膜2を介してアルミニウム(Al)からなる電極3Te,3Tb,3Tcが接続され、表面がシリコン窒化膜等からなる保護膜4で保護されている。
The bipolar transistor T1 of the semiconductor device 90 is an NPN type bipolar transistor, and includes an n +
半導体装置90のツェナーダイオードD1は、バイポーラトランジスタT1の拡散領域1e,1b,1c構造をそのまま利用して形成されている。ツェナーダイオードD1のカソード電極3Dcは、バイポーラトランジスタT1におけるエミッタ電極3Teに対応し、ツェナーダイオードD1のアノード電極3Daは、バイポーラトランジスタT1におけるベース電極3Tbとコレクタ電極3Tcを連結した電極に対応する。
The Zener diode D1 of the semiconductor device 90 is formed using the structure of the
図5(b)は、半導体装置90の従来の製造方法の概略を示す工程フロー図である。 FIG. 5B is a process flow diagram illustrating an outline of a conventional method for manufacturing the semiconductor device 90.
埋め込みn+および埋め込みp+が形成された半導体基板1を用い、最初に工程K1において、アイソレーション1aを形成する。
Using the semiconductor substrate 1 on which the buried n + and the buried p + are formed, first, in step K1, an
上記したように半導体装置90におけるバイポーラトランジスタT1の拡散領域構造とツェナーダイオードD1の拡散領域構造は同じものであるため、両者における各拡散領域は、それぞれ、同じ拡散工程を用いて以下のように同時に形成される。 As described above, since the diffusion region structure of the bipolar transistor T1 and the diffusion region structure of the Zener diode D1 in the semiconductor device 90 are the same, the diffusion regions in both are simultaneously used as follows using the same diffusion process as follows. It is formed.
工程K2において、バイポーラトランジスタT1とツェナーダイオードD1のp+拡散領域1bを形成する。p+拡散領域1bの形成では、例えば、ボロン(B)をイオン注入した後、窒素雰囲気中、1150℃以上で約100分間熱処理する。
In step K2, the p +
次に、工程K3において、バイポーラトランジスタT1とツェナーダイオードD1のn+拡散領域1e,1cを形成する。n+拡散領域1e,1cの形成では、例えば、オキシ塩化リンを堆積した後、1000℃以上でパイロ酸化しながら、約20分間のドライブインを行う。
Next, in step K3, n +
次に、工程K4において、層間絶縁膜2のコンタクトとAl電極3Te,3Tb,3Tc,3Dc,3Daを形成する。Al電極3Te,3Tb,3Tc,3Dc,3Daの形成では、各拡散領域1e,1b,1cとのコンタクトをとるため、450℃でAlのシンタリングを行う。
Next, in step K4, contacts of the
次に、工程K5において、保護膜4を形成する。保護膜4の形成では、プラズマダメージの回復等の目的で、450℃のアニールが行われる。
Next, in step K5, the
以上で、図5(a)に示す半導体装置90が製造される。
図5(a)に示す半導体装置90のように、バイポーラトランジスタT1とツェナーダイオードD1が同一半導体基板1上に形成されてなる半導体装置(バイポーラIC回路)において、ツェナーダイオードD1は、例えば、基準電圧回路の基準電圧を設定するために用いられる。このような基準電圧回路に用いられるツェナーダイオードD1は、高い精度のツェナー電圧Vzが要求される。一方、製造工程を削減してコストダウンを図る目的で、ツェナーダイオードD1は、バイポーラトランジスタT1の拡散領域1e,1b,1c構造をそのまま利用して形成される。
In a semiconductor device (bipolar IC circuit) in which a bipolar transistor T1 and a Zener diode D1 are formed on the same semiconductor substrate 1 as in the semiconductor device 90 shown in FIG. 5A, the Zener diode D1 has, for example, a reference voltage Used to set the reference voltage of the circuit. The Zener diode D1 used in such a reference voltage circuit is required to have a highly accurate Zener voltage Vz. On the other hand, for the purpose of reducing the manufacturing process and reducing the cost, the Zener diode D1 is formed using the
半導体装置90におけるツェナーダイオードD1のツェナー電圧VzとバイポーラトランジスタT1の主特性である電流増幅率hFEの調整は、図5(b)に示す2つの拡散領域形成工程K2,K3の処理条件を調整し、拡散領域の濃度プロファイルを制御して行われる。しかしながら、車載用の半導体装置等では2つの拡散領域形成工程K2,K3は通常1000℃以上の高温で行われ、バイポーラトランジスタT1の電流増幅率hFEを調整するとツェナーダイオードD1のツェナー電圧も変動し、またその逆も同様である。このため、高精度が要求されるツェナー電圧Vzのみを、独立して任意の値に制御することは困難である。 The adjustment of the Zener voltage Vz of the Zener diode D1 and the current amplification factor hFE which is the main characteristic of the bipolar transistor T1 in the semiconductor device 90 is performed by adjusting the processing conditions of the two diffusion region forming steps K2 and K3 shown in FIG. This is done by controlling the concentration profile of the diffusion region. However, in an in-vehicle semiconductor device or the like, the two diffusion region forming steps K2 and K3 are usually performed at a high temperature of 1000 ° C. or higher, and when the current amplification factor hFE of the bipolar transistor T1 is adjusted, the Zener voltage of the Zener diode D1 also varies. The reverse is also true. For this reason, it is difficult to independently control only the Zener voltage Vz requiring high accuracy to an arbitrary value.
そこで本発明の目的は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法であって、バイポーラトランジスタの電流増幅率hFEに影響を与えることなく、ツェナーダイオードのツェナー電圧Vzのみを高精度に調整することのできる、低コストの製造方法を提供することにある。 Accordingly, an object of the present invention is a method of manufacturing a semiconductor device in which a bipolar transistor and a Zener diode are formed on the same semiconductor substrate, and the Zener voltage of the Zener diode is not affected without affecting the current amplification factor hFE of the bipolar transistor. An object of the present invention is to provide a low-cost manufacturing method capable of adjusting only Vz with high accuracy.
請求項1に記載の発明は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法であって、前記バイポーラトランジスタを構成するp導電型の拡散領域と前記ツェナーダイオードを構成するp導電型の拡散領域を、1000℃以上で行われる同じ拡散工程を用いて同時に形成し、前記バイポーラトランジスタを構成するn導電型の拡散領域と前記ツェナーダイオードを構成するn導電型の拡散領域を、1000℃以上で行われる同じ拡散工程を用いて同時に形成すると共に、前記2つの拡散工程終了後の半導体基板を、窒素雰囲気中、550℃以上、800℃以下の温度範囲で熱処理することを特徴としている。 The invention according to claim 1 is a method for manufacturing a semiconductor device in which a bipolar transistor and a Zener diode are formed on the same semiconductor substrate, wherein the p-conductivity type diffusion region constituting the bipolar transistor and the Zener diode are formed. diffusion region of p conductivity type constituting, simultaneously formed by using the same spreading step performed at 1000 ° C. or more, of n conductivity type constituting the said Zener diode and the diffusion region of n conductivity type constituting the bipolar transistor diffusion regions, and forming at the same time using the same spreading process performed at 1 000 ° C. or more, the two semiconductor substrates after the diffusion step is completed, in a nitrogen atmosphere, 550 ° C. or higher, a heat treatment in a temperature range of 800 ° C. or less It is characterized by that.
上記半導体装置の製造方法においては、バイポーラトランジスタを構成するp導電型の拡散領域とツェナーダイオードを構成するp導電型の拡散領域を1000℃以上で行われる同じ拡散工程を用いて同時に形成し、バイポーラトランジスタを構成するn導電型の拡散領域とツェナーダイオードを構成するn導電型の拡散領域を、1000℃以上で行われる同じ拡散工程を用いて同時に形成する。
このように、上記半導体装置の製造方法は、バイポーラトランジスタを構成するp導電型の拡散領域とツェナーダイオードを構成するp導電型の拡散領域、およびバイポーラトランジスタを構成するn導電型の拡散領域とツェナーダイオードを構成するn導電型の拡散領域を、それぞれ1000℃以上で行われる同じ拡散工程を用いて同時に形成するコストダウンを図った製造方法であり、上記2つの拡散工程終了後における低温の熱処理工程を追加しただけの低コストの製造となっている。
車載用の半導体装置の製造においては、一般的に、拡散工程が1000℃以上の高温で行われる。従って、上記半導体装置の製造方法は、車載用の半導体装置の製造にも適用可能である。
一方、上記1000℃以上で行われる拡散工程において、バイポーラトランジスタの電流増幅率hFEを調整するとツェナーダイオードのツェナー電圧Vzも変動し、またその逆も同様である。従って、上記拡散工程の処理条件の調整だけは、両者を任意の値に調整することは困難である。
このため、上記半導体装置の製造方法においては、上記拡散工程終了後に、550℃以上、800℃以下の温度範囲で熱処理を行う。該熱処理は、上記1000℃以上で行われる拡散工程に較べて比較的低い温度であり、拡散工程で形成したp導電型およびn導電型の拡散領域の濃度プロファイルは、ほとんど変化しない。このため、バイポーラトランジスタの電流増幅率hFEに最も寄与するベース幅も、上記拡散工程終了後に行う熱処理ではほとんど変化しない。一方、ツェナーダイオードのツェナー電圧Vzは、濃度プロファイルに直接関係しないPN接合部の界面準位等の寄与も大きい。このため、ツェナーダイオードD2のツェナー電圧Vzは、上記拡散工程終了後に行う比較的低い温度の熱処理で調整可能である。尚、ツェナー電圧Vzの調整は、熱処理時間を変えることによりおこなう。
以上のようにして、上記半導体装置の製造方法によれば、拡散領域形成工程においてバイポーラトランジスタの電流増幅率hFEを所定の値に設定し、拡散工程終了後の低温の熱処理工程において、バイポーラトランジスタの電流増幅率hFEに影響を与えることなく、ツェナーダイオードのツェナー電圧Vzのみを任意の値に高精度に調整することができる。
In the manufacturing method of the semiconductor device, the p-conduction type diffusion region constituting the bipolar transistor and the p-conduction type diffusion region constituting the Zener diode are simultaneously formed by using the same diffusion step performed at 1000 ° C. or more. the n-type conductivity diffusion region forming the n conductivity type diffusion region and a Zener diode for a transistor, formed at the same time using the same spreading process performed at 1 000 ° C. or more.
As described above, the semiconductor device manufacturing method includes a p-conduction type diffusion region constituting a bipolar transistor, a p-conduction type diffusion region constituting a Zener diode, and an n-conduction type diffusion region constituting a bipolar transistor and a Zener. the n conductivity type diffusion region constituting a diode, a manufacturing method which aimed at the cost of forming at the same time using the same spreading process performed at each 1000 ° C. or higher, the low-temperature heat treatment in the two diffusion process after completion of the It has become a low-cost manufacturing just by adding.
In the manufacture of an in-vehicle semiconductor device, the diffusion process is generally performed at a high temperature of 1000 ° C. or higher. Therefore, the method for manufacturing a semiconductor device can also be applied to the manufacture of an in-vehicle semiconductor device.
On the other hand, when the current amplification factor hFE of the bipolar transistor is adjusted in the diffusion step performed at 1000 ° C. or higher, the Zener voltage Vz of the Zener diode also varies, and vice versa. Therefore, it is difficult to adjust both to arbitrary values only by adjusting the processing conditions of the diffusion step.
For this reason, in the manufacturing method of the semiconductor device, heat treatment is performed in a temperature range of 550 ° C. or higher and 800 ° C. or lower after completion of the diffusion step. The heat treatment is at a relatively low temperature compared to the diffusion step performed at 1000 ° C. or higher, and the concentration profiles of the p-conductivity type and n-conductivity type diffusion regions formed in the diffusion step hardly change. For this reason, the base width that contributes most to the current amplification factor hFE of the bipolar transistor is hardly changed by the heat treatment performed after the diffusion step. On the other hand, the Zener voltage Vz of the Zener diode is also greatly contributed by the interface state of the PN junction portion that is not directly related to the concentration profile. For this reason, the Zener voltage Vz of the Zener diode D2 can be adjusted by a relatively low temperature heat treatment performed after the end of the diffusion process. The Zener voltage Vz is adjusted by changing the heat treatment time.
As described above, according to the semiconductor device manufacturing method, the current amplification factor hFE of the bipolar transistor is set to a predetermined value in the diffusion region forming step, and the bipolar transistor is processed in the low-temperature heat treatment step after the diffusion step. Only the zener voltage Vz of the zener diode can be adjusted to an arbitrary value with high accuracy without affecting the current amplification factor hFE.
以上のようにして、上記半導体装置の製造方法は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法であって、バイポーラトランジスタの電流増幅率hFEに影響を与えることなく、ツェナーダイオードのツェナー電圧Vzのみを高精度に調整することのできる製造方法となっている。 As described above, the method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device in which a bipolar transistor and a Zener diode are formed on the same semiconductor substrate, and affects the current amplification factor hFE of the bipolar transistor. In other words, the manufacturing method can adjust only the Zener voltage Vz of the Zener diode with high accuracy.
上記半導体装置の製造方法は、例えば請求項2に記載のように、前記p導電型の拡散領域の形成が、1150℃以上の熱処理によるボロン(B)のドライブインであり、前記n導電型の拡散領域の形成が、1000℃以上の熱処理によるリン(P)のドライブインである構成とする。
また、請求項3に記載のように、前記拡散工程終了後の熱処理の温度範囲は、600℃以上、700℃以下であることがさらに好ましい。
また、上記半導体装置の製造方法は、例えば請求項4に記載のように、前記拡散工程終了後の熱処理の時間が、30分以内である構成とする。
In the method of manufacturing the semiconductor device, as described in
Further, as described in claim 3 , the temperature range of the heat treatment after the end of the diffusion step is more preferably 600 ° C. or more and 700 ° C. or less.
Further, in the method for manufacturing the semiconductor device, for example, as described in
これにより、バイポーラトランジスタの電流増幅率hFEに影響を与えない範囲で、ツェナーダイオードのツェナー電圧Vzの調整範囲を最大化することができる。 Thus, the adjustment range of the Zener voltage Vz of the Zener diode can be maximized within a range that does not affect the current amplification factor hFE of the bipolar transistor.
請求項5に記載のように、上記半導体装置の製造方法は、前記バイポーラトランジスタが、NPN型のバイポーラトランジスタであり、前記ツェナーダイオードが、前記バイポーラトランジスタと同じ拡散領域構造を有し、当該ツェナーダイオードのカソード電極が、前記バイポーラトランジスタにおけるエミッタ電極に対応し、当該ツェナーダイオードのアノード電極が、前記バイポーラトランジスタにおけるベース電極とコレクタ電極を連結した電極に対応する、拡散領域構造を統一してコストダウンを図った安価な半導体装置の製造にも適用することができる。
6. The method of manufacturing a semiconductor device according to
また、請求項6に記載のように、上記半導体装置の製造方法は、前記ツェナーダイオードが、基準電圧回路の基準電圧設定に用いられるツェナーダイオードである場合に好適である。 According to a sixth aspect of the present invention, the method for manufacturing a semiconductor device is suitable when the Zener diode is a Zener diode used for setting a reference voltage of a reference voltage circuit.
基準電圧回路の基準電圧設定に用いられるツェナーダイオードは、高い精度のツェナー電圧Vzが要求される。従って、ツェナー電圧Vzを任意の値に高精度に調整することができる上記半導体装置の製造方法は、バイポーラトランジスタと共に基準電圧回路の基準電圧設定に用いられるツェナーダイオードが形成されてなる半導体装置の製造に好適である。 A Zener diode used for setting the reference voltage of the reference voltage circuit is required to have a highly accurate Zener voltage Vz. Therefore, the method of manufacturing a semiconductor device capable of adjusting the Zener voltage Vz to an arbitrary value with high accuracy is a method of manufacturing a semiconductor device in which a Zener diode used for setting a reference voltage of a reference voltage circuit is formed together with a bipolar transistor. It is suitable for.
以下、本発明を実施するための最良の形態を、図に基づいて説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1(a)は、本発明の製造方法を用いて製造される半導体装置100の模式的な断面図であり、図1(b)は、図1(a)の半導体装置100の製造方法の概略を示す工程フロー図である。尚、図1(a)に示す半導体装置100において、図5(a)に示す半導体装置90と同様の部分については同じ符号を付して、その説明は省略する。また、図1(b)に示す半導体装置100の製造工程についても、図5(b)に示す半導体装置90の製造工程と同様の工程については、同じ符号を付した。
FIG. 1A is a schematic cross-sectional view of a
図1(a)に示す半導体装置100は、バイポーラトランジスタT2とツェナーダイオードD2が同一半導体基板10上に形成されてなり、構造上は図5(a)に示す半導体装置90と同様の半導体装置である。
A
すなわち、図1(a)の半導体装置100におけるバイポーラトランジスタT2は、NPN型のバイポーラトランジスタで、エミッタであるn+拡散領域10e、ベースであるp+拡散領域10bおよびコレクタであるn+拡散領域10cで構成されている。尚、図中の符号10aは、PN接合分離を用いたアイソレーションである。バイポーラトランジスタT2の各拡散領域10e,10b,10cには、層間絶縁膜2を介してアルミニウム(Al)からなる電極3Te,3Tb,3Tcが接続され、表面がシリコン窒化膜等からなる保護膜4で保護されている。
That is, the bipolar transistor T2 in the
また、半導体装置100のツェナーダイオードD2は、バイポーラトランジスタT2の拡散領域10e,10b,10c構造をそのまま利用して形成されている。ツェナーダイオードD2のカソード電極3Dcは、バイポーラトランジスタT2におけるエミッタ電極3Teに対応し、ツェナーダイオードD2のアノード電極3Daは、バイポーラトランジスタT2におけるベース電極3Tbとコレクタ電極3Tcを連結した電極に対応する。
Further, the Zener diode D2 of the
一方、図1(b)に示す半導体装置100の工程フロー図では、図5(b)に示す半導体装置90の工程フロー図と比較してわかるように、拡散領域形成後において、500〜900℃の熱処理工程L1が追加されている。
On the other hand, in the process flow diagram of the
すなわち、図1(a)の半導体装置100は、以下のようにして製造する。
That is, the
埋め込みn+および埋め込みp+が形成された半導体基板10を用い、最初に工程K1において、素子分離のためのアイソレーション10aを形成する。アイソレーション10aの形成では、酸化膜を形成した後、フォトリソグラフィ、エッチングプロセスを経てマスクパターンに加工し、例えば、ボロン(B)拡散源を堆積した後、1150℃以上で熱処理してドライブインする。
First, in step K1, an
上記したように半導体装置100におけるバイポーラトランジスタT2の拡散領域構造とツェナーダイオードD2の拡散領域構造は同じものであるため、両者における各拡散領域は、以下に示すように、それぞれ、同じ拡散工程を用いて同時に形成される。
As described above, since the diffusion region structure of the bipolar transistor T2 and the diffusion region structure of the Zener diode D2 in the
工程K2において、バイポーラトランジスタT2とツェナーダイオードD2のp+拡散領域10bを形成する。p+拡散領域10bの形成では、酸化膜を形成した後、フォトリソグラフィ、エッチングプロセスを経てマスクパターンに加工し、例えば、ボロン(B)をイオン注入した後、窒素雰囲気中、1150℃以上で約100分間熱処理してドライブインする。
In step K2, the p +
次に、工程K3において、バイポーラトランジスタT2とツェナーダイオードD2のn+拡散領域10e,10cを形成する。n+拡散領域10e,10cの形成では、酸化膜を形成した後、フォトリソグラフィ、エッチングプロセスを経てマスクパターンに加工し、例えば、オキシ塩化リンを堆積あるいはリン(P)をイオン注入した後、1000℃以上でパイロ酸化しながら、約20分間ドライブインする。
Next, in step K3, n +
次に、工程L1において、アイソレーション10aと各拡散領域10e,10b,10cを形成した拡散工程終了後の半導体基板10を、窒素雰囲気中、500℃以上、900℃以下の温度範囲で熱処理する。
Next, in step L1, the
次に、工程K4において、層間絶縁膜2のコンタクトとAl電極3Te,3Tb,3Tc,3Dc,3Daを形成する。Al電極3Te,3Tb,3Tc,3Dc,3Daの形成では、Al膜を形成した後、フォトリソグラフィ、エッチングプロセスを経て所定の電極配線パターンに加工し、各拡散領域10e,10b,10cとのコンタクトをとるため、450℃でAlのシンタリングを行う。
Next, in step K4, contacts of the
次に、工程K5において、保護膜4を形成する。保護膜4の形成では、シリコン窒化膜等を例えばプラズマCVDで堆積した後、プラズマダメージ回復等の目的で450℃のアニール処理する。
Next, in step K5, the
以上で、図1(a)に示す半導体装置100が製造される。
Thus, the
以上示した図1(b)の半導体装置100の工程フロー図では、図5(b)の半導体装置90の工程フロー図と異なり、500〜900℃の熱処理工程L1が追加されている。従って、図1(a)の半導体装置100における各拡散領域10e,10b,10cは、図5(a)の半導体装置90における各拡散領域1e,1b,1cと異なり、図1(b)の熱処理工程L1の熱処理を受けた拡散領域となっている。
In the process flow diagram of the
図1(b)に示した半導体装置100の製造方法は、バイポーラトランジスタT2とツェナーダイオードD2が同一半導体基板10上に形成されてなる半導体装置の製造方法であって、バイポーラトランジスタT2を構成するp導電型およびn導電型の拡散領域とツェナーダイオードD2を構成するp導電型およびn導電型の拡散領域を、それぞれ、同じ拡散工程K2,K3を用いて形成すると共に、拡散工程K2,K3終了後の半導体基10を、熱処理工程L1において、窒素雰囲気中、500℃以上、900℃以下の温度範囲で熱処理するところに特徴がある。
The manufacturing method of the
上記熱処理工程L1で行う熱処理は比較的低い温度であり、拡散工程K2,K3で形成したp導電型およびn導電型の拡散領域10e,10b,10cの濃度プロファイルは、ほとんど変化しない。従って、図1(a)に示すバイポーラトランジスタT2の電流増幅率hFEに最も寄与するベース幅wも、上記熱処理工程L1における熱処理ではほとんど変化しない。一方、ツェナーダイオードD2のツェナー電圧Vzは、濃度プロファイルに直接関係しない図中の太い点線bで示したPN接合部の界面準位等の寄与も大きい。このため、ツェナーダイオードD2のツェナー電圧Vzは、上記熱処理工程L1で行う比較的低い温度の熱処理で調整可能である。
The heat treatment performed in the heat treatment step L1 is a relatively low temperature, and the concentration profiles of the p conductivity type and n conductivity
図2(a),(b)に、上記熱処理効果の一例を示す。図2(a)は、窒素雰囲気中、600℃の熱処理で、熱処理時間に対するツェナーダイオードD2のツェナー電圧Vzを調べた結果である。図2(b)は、同じ窒素雰囲気中、600℃の熱処理で、熱処理時間に対するバイポーラトランジスタT2の電流増幅率hFEを調べた結果である。600℃,30分の熱処理で、ツェナーダイオードD2のツェナー電圧Vzが7,45Vから7.72Vに増大し、バイポーラトランジスタT2の電流増幅率hFEが160から180に増大する。 An example of the heat treatment effect is shown in FIGS. FIG. 2A shows the result of examining the Zener voltage Vz of the Zener diode D2 with respect to the heat treatment time by heat treatment at 600 ° C. in a nitrogen atmosphere. FIG. 2B shows the result of examining the current amplification factor hFE of the bipolar transistor T2 with respect to the heat treatment time by heat treatment at 600 ° C. in the same nitrogen atmosphere. With the heat treatment at 600 ° C. for 30 minutes, the Zener voltage Vz of the Zener diode D2 increases from 7.45V to 7.72V, and the current amplification factor hFE of the bipolar transistor T2 increases from 160 to 180.
図3は、図2(a),(b)から得られる熱処理工程L1でのツェナー電圧Vzおよび電流増幅率hFEの熱処理時間に対する変化率を、従来の調整に用いていた拡散工程K2,K3での変化率と比較して示した図である。 FIG. 3 shows the change rate of the Zener voltage Vz and the current amplification factor hFE in the heat treatment step L1 obtained from FIGS. 2A and 2B with respect to the heat treatment time in the diffusion steps K2 and K3 used for the conventional adjustment. It is the figure shown by comparing with the change rate.
図3の従来の拡散工程K2,K3における熱処理では、熱処理時間に対するツェナー電圧Vzの変化率と共に、熱処理時間に対する電流増幅率hFEの変化率も大きな値となっている。このため、高精度が要求されるツェナー電圧Vzのみを、独立して任意の値に制御することは困難である。 In the conventional heat treatment in the diffusion steps K2 and K3 of FIG. 3, the rate of change of the current amplification factor hFE with respect to the heat treatment time is also a large value as well as the rate of change of the Zener voltage Vz with respect to the heat treatment time. For this reason, it is difficult to independently control only the Zener voltage Vz requiring high accuracy to an arbitrary value.
一方、図3の熱処理工程L1における600℃の熱処理では、熱処理時間に対する電流増幅率hFEの変化率が非常に小さな値となっている。従って、図3の熱処理工程L1における600℃の熱処理により、図1(a)に示すバイポーラトランジスタT2の電流増幅率hFEに影響を与えることなく、ツェナーダイオードD2のツェナー電圧Vzのみを高精度に調整することができる。尚、ツェナー電圧Vzの調整は、図2(a)に示すように、熱処理時間を変えることによりおこなう。 On the other hand, in the heat treatment at 600 ° C. in the heat treatment step L1 of FIG. 3, the rate of change of the current amplification factor hFE with respect to the heat treatment time is a very small value. Therefore, the heat treatment at 600 ° C. in the heat treatment step L1 of FIG. 3 adjusts only the Zener voltage Vz of the Zener diode D2 with high accuracy without affecting the current amplification factor hFE of the bipolar transistor T2 shown in FIG. can do. The Zener voltage Vz is adjusted by changing the heat treatment time as shown in FIG.
以上の説明からわかるように、熱処理工程L1を追加してツェナーダイオードD2のツェナー電圧Vzのみを調整する本発明の半導体装置の製造方法は、特に、図1(b)に示す拡散工程K2,K3が1000℃以上で行われる場合に好適である。 As can be seen from the above description, the semiconductor device manufacturing method of the present invention in which only the zener voltage Vz of the zener diode D2 is adjusted by adding the heat treatment step L1 is particularly suitable for the diffusion steps K2, K3 shown in FIG. Is suitable when it is carried out at 1000 ° C. or higher.
車載用の半導体装置の製造においては、一般的に、図1(b)に示す拡散工程K2,K3が、1000℃以上の高温で行われる。図3に示すように、この拡散工程K2,K3において、図5(a)に示すバイポーラトランジスタT1の電流増幅率hFEを調整するとツェナーダイオードD1のツェナー電圧Vzも変動し、またその逆も同様である。従って、上記拡散工程K2,K3の処理条件の調整だけは、両者を任意の値に調整することは困難である。 In the manufacture of an in-vehicle semiconductor device, the diffusion steps K2 and K3 shown in FIG. 1B are generally performed at a high temperature of 1000 ° C. or higher. As shown in FIG. 3, when the current amplification factor hFE of the bipolar transistor T1 shown in FIG. 5A is adjusted in the diffusion steps K2 and K3, the Zener voltage Vz of the Zener diode D1 also fluctuates, and vice versa. is there. Therefore, it is difficult to adjust both to arbitrary values only by adjusting the processing conditions of the diffusion steps K2 and K3.
一方、上記半導体装置の製造方法によれば、拡散工程K2,K3においてバイポーラトランジスタT2の電流増幅率hFEを所定の値に設定し、拡散工程K2,K3終了後の低温の熱処理工程L1において、バイポーラトランジスタT2の電流増幅率hFEに影響を与えることなく、ツェナーダイオードD2のツェナー電圧Vzのみを任意の値に高精度に調整することができる。このようにして、バイポーラトランジスタT2の電流増幅率hFEの特性変動も最小限に抑えつつ、ツェナーダイオードD2のツェナー電圧Vzを一定の範囲で調整が可能であり、ツェナー電圧Vzの要求精度が高い製品に対して歩留向上が図られる。更に歩留向上により省エネに対しても効果がある。 On the other hand, according to the semiconductor device manufacturing method, the current amplification factor hFE of the bipolar transistor T2 is set to a predetermined value in the diffusion processes K2 and K3, and the bipolar heat treatment process L1 after the diffusion processes K2 and K3 is completed. Only the Zener voltage Vz of the Zener diode D2 can be adjusted to an arbitrary value with high accuracy without affecting the current amplification factor hFE of the transistor T2. In this way, the Zener voltage Vz of the Zener diode D2 can be adjusted within a certain range while minimizing the characteristic fluctuation of the current amplification factor hFE of the bipolar transistor T2, and the required accuracy of the Zener voltage Vz is high. As a result, the yield is improved. Furthermore, it is effective for energy saving by improving the yield.
図4は、熱処理工程L1でのツェナー電圧Vzおよび電流増幅率hFEの熱処理時間に対する変化率と熱処理温度の関係を調べた結果である。 FIG. 4 shows the results of examining the relationship between the heat treatment temperature and the rate of change of the Zener voltage Vz and the current amplification factor hFE with respect to the heat treatment time in the heat treatment step L1.
図4の結果より、熱処理温度が500℃より小さい場合は、ツェナー電圧Vzの熱処理時間に対する変化率が小さすぎて、ツェナー電圧Vzの調整が不可能である。一方、熱処理温度が900℃より大きい場合は、電流増幅率hFEの熱処理時間に対する変化率が急激に大きくなる。このため、図1(b)に示す熱処理工程L1では、拡散工程K2,K3終了後の半導体基板10を、窒素雰囲気中、500℃以上、900℃以下の温度範囲で熱処理する必要がある。
From the result of FIG. 4, when the heat treatment temperature is lower than 500 ° C., the change rate of the Zener voltage Vz with respect to the heat treatment time is too small to adjust the Zener voltage Vz. On the other hand, when the heat treatment temperature is higher than 900 ° C., the rate of change of the current amplification factor hFE with respect to the heat treatment time increases rapidly. For this reason, in the heat treatment step L1 shown in FIG. 1B, it is necessary to heat treat the
尚、図4の結果より、熱処理の温度範囲は、550℃以上、800℃以下であることがより好ましく、600℃以上、700℃以下であることがさらに好ましい。これにより、バイポーラトランジスタT2の電流増幅率hFEに影響を与えない範囲で、ツェナーダイオードD2のツェナー電圧Vzの調整範囲を最大化することができる。 From the results of FIG. 4, the temperature range of the heat treatment is more preferably 550 ° C. or more and 800 ° C. or less, and further preferably 600 ° C. or more and 700 ° C. or less. Thus, the adjustment range of the Zener voltage Vz of the Zener diode D2 can be maximized within a range that does not affect the current amplification factor hFE of the bipolar transistor T2.
上記半導体装置の製造方法は、図1(a)に示すバイポーラトランジスタT2を構成するp導電型およびn導電型の拡散領域とツェナーダイオードD2を構成するp導電型およびn導電型の拡散領域をそれぞれ図1(b)に示す同じ拡散工程K2,K3を用いて形成するコストダウンを図った製造方法であり、拡散工程K2,K3終了後の低温の熱処理工程L1を追加しただけの低コストの製造である。 In the semiconductor device manufacturing method, the p conductivity type and n conductivity type diffusion regions constituting the bipolar transistor T2 shown in FIG. 1A and the p conductivity type and n conductivity type diffusion regions constituting the Zener diode D2 are respectively provided. 1B is a manufacturing method aiming at cost reduction formed by using the same diffusion processes K2 and K3 shown in FIG. 1B, and a low-cost manufacturing only by adding a low-temperature heat treatment process L1 after the completion of the diffusion processes K2 and K3. It is.
特に、図1(a)に示す半導体装置100は、バイポーラトランジスタT2が、NPN型のバイポーラトランジスタであり、ツェナーダイオードD2が、バイポーラトランジスタT2と同じ拡散領域構造を有し、ツェナーダイオードD2のカソード電極3Dcが、バイポーラトランジスタT2におけるエミッタ電極3Teに対応し、ツェナーダイオードD2のアノード電極3Daが、バイポーラトランジスタT2におけるベース電極3Tbとコレクタ電極3Tcを連結した電極に対応している。このように図1(a)に示す半導体装置100は拡散領域構造を統一してコストダウンを図った安価な半導体装置である。上記熱処理工程L1を追加してツェナーダイオードD2のツェナー電圧Vzのみを調整する本発明の半導体装置の製造方法は、このようなバイポーラトランジスタとツェナーダイオードの拡散領域構造を統一した安価な半導体装置の製造にも適用することができる。
In particular, in the
また、上記半導体装置の製造方法は、図1(b)の半導体装置100に形成されるツェナーダイオードD2が、基準電圧回路の基準電圧設定に用いられる場合に好適である。
In addition, the semiconductor device manufacturing method is suitable when the Zener diode D2 formed in the
基準電圧回路の基準電圧設定に用いられるツェナーダイオードは、高い精度のツェナー電圧Vzが要求される。従って、ツェナー電圧Vzを任意の値に高精度に調整することができる上記半導体装置の製造方法は、バイポーラトランジスタT2と共に基準電圧回路の基準電圧設定に用いられるツェナーダイオードD2が形成されてなる半導体装置の製造に好適である。 A Zener diode used for setting the reference voltage of the reference voltage circuit is required to have a highly accurate Zener voltage Vz. Therefore, the semiconductor device manufacturing method capable of adjusting the Zener voltage Vz to an arbitrary value with high accuracy is a semiconductor device in which the Zener diode D2 used for setting the reference voltage of the reference voltage circuit is formed together with the bipolar transistor T2. It is suitable for manufacturing.
以上示したように、バイポーラトランジスタT2とツェナーダイオードD2が同一半導体基板10上に形成されてなる上記半導体装置の製造方法は、バイポーラトランジスタT2の電流増幅率hFEに影響を与えることなく、ツェナーダイオードD2のツェナー電圧Vzのみを高精度に調整することのできる、省エネで低コストの製造方法となっている。
As described above, the semiconductor device manufacturing method in which the bipolar transistor T2 and the Zener diode D2 are formed on the
90,100 半導体装置
T1,T2 バイポーラトランジスタ
D1,D2 ツェナーダイオード
1,10 半導体基板
1a,10a アイソレーション
1e,1c,10e,10c (n+)拡散領域
1b,10b (p+)拡散領域
2 層間絶縁膜
3Te,3Tb,3Tc,3Dc,3Da 電極
4 保護膜
K2,K3 拡散工程
L1 (500℃以上、900℃以下の温度範囲で熱処理する)熱処理工程
90,100 Semiconductor device T1, T2 Bipolar transistor D1,
Claims (6)
前記バイポーラトランジスタを構成するp導電型の拡散領域と前記ツェナーダイオードを構成するp導電型の拡散領域を、1000℃以上で行われる同じ拡散工程を用いて同時に形成し、
前記バイポーラトランジスタを構成するn導電型の拡散領域と前記ツェナーダイオードを構成するn導電型の拡散領域を、1000℃以上で行われる同じ拡散工程を用いて同時に形成すると共に、
前記2つの拡散工程終了後の半導体基板を、窒素雰囲気中、550℃以上、800℃以下の温度範囲で熱処理することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a bipolar transistor and a Zener diode are formed on the same semiconductor substrate,
Forming simultaneously the p-conduction type diffusion region constituting the bipolar transistor and the p-conduction type diffusion region constituting the zener diode using the same diffusion step performed at 1000 ° C. or higher;
The n-type conductivity diffusion region forming the n conductivity type diffusion region and the Zener diode configuring the bipolar transistor, and forming at the same time using the same spreading process performed at 1 000 ° C. or more,
A method of manufacturing a semiconductor device, comprising: heat-treating a semiconductor substrate after completion of the two diffusion steps in a nitrogen atmosphere at a temperature range of 550 ° C. to 800 ° C.
前記n導電型の拡散領域の形成が、1000℃以上の熱処理によるリン(P)のドライブインであることを特徴とする請求項1に記載の半導体装置の製造方法。 The formation of the p conductivity type diffusion region is a drive-in of boron (B) by heat treatment at 1150 ° C. or higher,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the formation of the n conductivity type diffusion region is a drive-in of phosphorus (P) by heat treatment at 1000 [deg.] C. or more.
前記ツェナーダイオードが、前記バイポーラトランジスタと同じ拡散領域構造を有し、当該ツェナーダイオードのカソード電極が、前記バイポーラトランジスタにおけるエミッタ電極に対応し、当該ツェナーダイオードのアノード電極が、前記バイポーラトランジスタにおけるベース電極とコレクタ電極を連結した電極に対応することを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。 The bipolar transistor is an NPN-type bipolar transistor;
The Zener diode has the same diffusion region structure as the bipolar transistor, the cathode electrode of the Zener diode corresponds to the emitter electrode in the bipolar transistor, and the anode electrode of the Zener diode is connected to the base electrode in the bipolar transistor. the method of manufacturing a semiconductor device according to any one of claims 1 to 4, characterized in that corresponding to the electrode connected to the collector electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004447A JP4951857B2 (en) | 2005-01-11 | 2005-01-11 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004447A JP4951857B2 (en) | 2005-01-11 | 2005-01-11 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196550A JP2006196550A (en) | 2006-07-27 |
JP4951857B2 true JP4951857B2 (en) | 2012-06-13 |
Family
ID=36802403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005004447A Expired - Fee Related JP4951857B2 (en) | 2005-01-11 | 2005-01-11 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4951857B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245065A (en) * | 1985-08-22 | 1987-02-27 | Nec Corp | Manufacture of semiconductor device |
EP0273142A2 (en) * | 1986-12-29 | 1988-07-06 | Motorola Inc. | Low drift emitter base oxide zener |
JPH07118472B2 (en) * | 1987-01-19 | 1995-12-18 | 日本電気株式会社 | Method for manufacturing semiconductor device |
JPH0388371A (en) * | 1989-08-31 | 1991-04-12 | Fujitsu Ltd | Semiconductor device |
JPH0499387A (en) * | 1990-08-18 | 1992-03-31 | Nec Corp | Semiconductor integrated circuit |
JP3663238B2 (en) * | 1995-09-28 | 2005-06-22 | 新日本無線株式会社 | Bipolar transistor manufacturing method |
JP2985824B2 (en) * | 1997-03-14 | 1999-12-06 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
-
2005
- 2005-01-11 JP JP2005004447A patent/JP4951857B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006196550A (en) | 2006-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020097202A (en) | Semiconductor device manufacturing method | |
US7009259B2 (en) | Semiconductor device and method of fabricating same | |
US20060125005A1 (en) | Electrode contact section of semiconductor device | |
JPH04226022A (en) | Formation of space in semiconductor struc- tural body | |
US6261932B1 (en) | Method of fabricating Schottky diode and related structure | |
JPH1197451A (en) | Manufacture of semiconductor device | |
US5316960A (en) | C-MOS thin film transistor device manufacturing method | |
JP4951857B2 (en) | Manufacturing method of semiconductor device | |
JPH0653492A (en) | Semiconductor device and fabrication thereof | |
EP0614218A1 (en) | Method for manufacturing capacitor and MIS transistor | |
JP2006303185A (en) | Semiconductor device and its manufacturing method | |
US6376896B1 (en) | Semiconductor device having thin film resistor and method of manufacturing the same | |
US11205578B2 (en) | Dopant anneal with stabilization step for IC with matched devices | |
JPH04152670A (en) | Manufacture of photodetector | |
JP2000323665A (en) | Manufacture of semiconductor device | |
JPH1140572A (en) | Semiconductor device and manufacture thereof | |
KR100935247B1 (en) | Method for fabricating Bipolar Junction Transistor | |
JP5105830B2 (en) | Manufacturing method of semiconductor device | |
KR930000326B1 (en) | Manufacturing method of semiconductor device | |
JP2021064747A (en) | Manufacturing method of semiconductor device | |
JPS6365664A (en) | Manufacture of semiconductor integrated circuit | |
JPH0927562A (en) | Manufacture of integrated circuit | |
JPH07142702A (en) | Manufacture of bipolar transistor | |
KR20020091889A (en) | A doping method of n-type metal oxide semiconductor gate at the same time with source/drain junction | |
JPH04328833A (en) | Manufacture of semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4951857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |