KR100935247B1 - Method for fabricating Bipolar Junction Transistor - Google Patents

Method for fabricating Bipolar Junction Transistor Download PDF

Info

Publication number
KR100935247B1
KR100935247B1 KR1020020086127A KR20020086127A KR100935247B1 KR 100935247 B1 KR100935247 B1 KR 100935247B1 KR 1020020086127 A KR1020020086127 A KR 1020020086127A KR 20020086127 A KR20020086127 A KR 20020086127A KR 100935247 B1 KR100935247 B1 KR 100935247B1
Authority
KR
South Korea
Prior art keywords
region
base
forming
emitter
collector
Prior art date
Application number
KR1020020086127A
Other languages
Korean (ko)
Other versions
KR20040059722A (en
Inventor
김현병
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020086127A priority Critical patent/KR100935247B1/en
Publication of KR20040059722A publication Critical patent/KR20040059722A/en
Application granted granted Critical
Publication of KR100935247B1 publication Critical patent/KR100935247B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Abstract

베이스영역의 균일한 농도 프로파일과 높은 전류이득을 구현할 수 있는 바이폴라 접합 트랜지스터의 제조방법을 개시한다. 이는, 제1 도전형의 반도체기판에 제1 도전형의 웰을 형성하는 단계와, 베이스영역이 형성될 영역을 한정하는 단계와, 한정된 영역에 제2 도전형의 불순물을 이온주입하여 베이스영역을 형성하는 단계와, 베이스영역 내에 베이스콘택 영역을 형성하는 단계와, 에미터영역 및 콜렉터영역이 형성될 영역을 한정하는 단계와, 한정된 영역에 제1 도전형의 불순물을 주입하는 단계와, 반도체기판을 열처리하여 에미터영역 및 콜렉터영역을 형성하는 단계와, 결과물을 덮는 층간절연막을 형성하는 단계와, 층간절연막에 콘택홀을 형성하는 단계, 그리고 에미터영역, 베이스콘택 영역 및 콜렉터영역과 접속하는 에미터전극, 베이스전극 및 콜렉터전극을 각각 형성하는 단계로 이루어진다.
A method of manufacturing a bipolar junction transistor capable of realizing a uniform concentration profile of a base region and high current gain is disclosed. This method includes forming a well of a first conductivity type on a semiconductor substrate of a first conductivity type, defining a region where a base region is to be formed, and ion implanting a second conductivity type impurity into the limited region. Forming a base, forming a base contact region in the base region, defining a region where an emitter region and a collector region are to be formed, implanting a first conductivity type impurity into the limited region, and a semiconductor substrate Heat treatment to form an emitter region and a collector region; forming an interlayer insulating film covering the resultant; forming a contact hole in the interlayer insulating film; and connecting the emitter region, the base contact region, and the collector region. Forming an emitter electrode, a base electrode and a collector electrode, respectively.

Description

바이폴라 접합 트랜지스터의 제조방법{Method for fabricating Bipolar Junction Transistor} Manufacturing method of bipolar junction transistor {Method for fabricating Bipolar Junction Transistor}             

도 1은 통상적인 바이폴라 접합 트랜지스터(BJT)를 도시한 단면도이다.1 is a cross-sectional view illustrating a conventional bipolar junction transistor (BJT).

도 2는 종래의 바이폴라 트랜지스터를 시뮬에이션한 것을 도식화한 것이다.2 is a diagram illustrating a simulation of a conventional bipolar transistor.

도 3은 본 발명에 의해 제조된 바이폴라 트랜지스터를 도시한 단면도이다. 3 is a cross-sectional view showing a bipolar transistor manufactured by the present invention.

도 4는 본 발명에 의해 제조된 바이폴라 트랜지스터를 시뮬에이션한 것을 도식화한 것이다.4 is a schematic of a simulation of a bipolar transistor produced by the present invention.

도 5a 내지 도 5d는 본 발명에 의한 바이폴라 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
5A to 5D are cross-sectional views illustrating a method of manufacturing a bipolar transistor according to the present invention.

본 발명은 반도체 소자에 관한 것으로, 특히 바이폴라 접합 트랜지스터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a method for manufacturing a bipolar junction transistor.

최근 응용기기의 대형화·대용량화 추세에 따라 높은 브레이크다운 전압(breakdown voltage), 높은 전류(high current) 및 고속 스위칭 특성을 갖는 전력용 반도체 소자의 필요성이 대두되고 있다. 그 일 예로서, 바이폴라 접합 트랜지스터(Bipolar Junction Transitor; 이하 "BJT"라 칭함)는 모스 전계효과 트랜지스터(MOSFET)에 비하여 좋은 스위칭 특성 및 증폭 특성을 갖기 때문에, 고속 동작을 필요로 하는 소자 또는 아날로그 회로가 복합된 디지털 회로에서 MOSFET과 함께 사용되기도 한다.Recently, with the trend toward larger and larger capacities of applications, the necessity of power semiconductor devices having high breakdown voltage, high current, and high speed switching characteristics is emerging. As an example, a bipolar junction transistor (hereinafter referred to as "BJT") has better switching characteristics and amplification characteristics than a MOSFET, and thus an element or analog circuit requiring high-speed operation. Is often used with MOSFETs in complex digital circuits.

도 1은 통상적인 BJT의 일 예로서, pnp 바이폴라 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view illustrating a pnp bipolar transistor as an example of a conventional BJT.

도 1을 참조하면, p형으로 도핑된 반도체기판(10) 상에 p형의 웰(11)이 형성되어 있고, 상기 p형 웰(11) 상부에는 n형으로 도핑된 베이스영역(12)이 형성되어 있다. 상기 n형의 베이스영역(12) 내에는 p형의 불순물이 고농도로 도핑된 에미터영역(13)과, n형으로 고농도로 도핑된 베이스콘택 영역(14)이 형성되어 있다. 상기 p형 웰(11)의 상부 영역에는 p형으로 도핑된 콜렉터영역(15)이 형성되어 있다. 상기 반도체기판(10)의 표면에는 통상의 LOCOS 방법으로 형성된 필드 산화막(16)이 있는데, 상기 에미터영역(13), 베이스콘택 영역(14) 및 콜렉터영역(15)은 각각 필드 산화막(16)에 의해 서로 분리되어 있다.Referring to FIG. 1, a p-type well 11 is formed on a p-type doped semiconductor substrate 10, and an n-type doped base region 12 is formed on the p-type well 11. Formed. An emitter region 13 heavily doped with p-type impurities and a base contact region 14 heavily doped with n-type are formed in the n-type base region 12. A p-type collector region 15 is formed in an upper region of the p-type well 11. On the surface of the semiconductor substrate 10 is a field oxide film 16 formed by a conventional LOCOS method. The emitter region 13, the base contact region 14, and the collector region 15 are each a field oxide film 16. Separated from each other by

이와 같은 통상의 BJT에서 상기 n형 베이스영역(12)은 필드 산화막(16)이 형성된 상태에서 상기 필드 산화막을 이온주입 마스크로 하여 불순물을 이온주입하여 형성된다. 따라서, 이온주입 단계에서 필드 산화막(16)에 의해 불순물 이온이 차단되어 필드 산화막의 아래 부분에는 불순물이 제대로 주입되지 않는다. In the conventional BJT, the n-type base region 12 is formed by ion implantation of impurities using the field oxide film as an ion implantation mask while the field oxide film 16 is formed. Therefore, impurity ions are blocked by the field oxide film 16 in the ion implantation step, and impurities are not properly implanted into the lower portion of the field oxide film.                         

도 2는 종래의 바이폴라 트랜지스터의 제조과정에 따라 필드 산화막을 현성한 다음 베이스 이온주입을 실시한 경우를 시뮬레이션한 결과를 도식화한 것이다. 도시된 바와 같이, 필드 산화막(16) 하부에는 베이스 불순물이 주입되지 않았기 때문에, 이 영역에서는 베이스영역이 에미터영역을 충분히 감싸주지 못하게 된다(점선으로 표시됨). 따라서, 바이폴라 트랜지스터의 전류이득(Hfe)이 매우 낮게 나오고, 불순물 농도 프로파일도 균일하지 못한 문제점이 있다.
FIG. 2 is a diagram illustrating a simulation result of a case in which a field oxide film is formed and a base ion implantation is performed according to a conventional manufacturing process of a bipolar transistor. As shown, since base impurities are not implanted under the field oxide film 16, the base region cannot sufficiently cover the emitter region in this region (indicated by the dotted line). Therefore, the current gain H fe of the bipolar transistor is very low, and the impurity concentration profile is not uniform.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명이 이루고자 하는 기술적 과제는, 필드 산화막에 의한 불순물 농도의 불균일과 낮은 전류이득을 개선하여 베이스영역의 균일한 농도 프로파일과 높은 전류이득을 구현할 수 있는 바이폴라 접합 트랜지스터의 제조방법을 제공하는 것이다.
The present invention is to solve the problems of the prior art as described above, the technical problem to be achieved by the present invention is to improve the non-uniformity of the impurity concentration by the field oxide film and low current gain, uniform concentration profile and high current of the base region The present invention provides a method of manufacturing a bipolar junction transistor that can realize a gain.

상기 과제를 이루기 위하여 본 발명에 의한 바이폴라 접합 트랜지스터의 제조방법은, 제1 도전형의 반도체기판에 제1 도전형의 웰을 형성하는 단계와, 베이스영역이 형성될 영역을 한정하는 단계와, 한정된 영역에 제2 도전형의 불순물을 이온주입하여 베이스영역을 형성하는 단계와, 베이스영역 내에 베이스콘택 영역을 형성하는 단계와, 에미터영역 및 콜렉터영역이 형성될 영역을 한정하는 단계와, 한정 된 영역에 제1 도전형의 불순물을 주입하는 단계와, 반도체기판을 열처리하여 에미터영역 및 콜렉터영역을 형성하는 단계와, 결과물을 덮는 층간절연막을 형성하는 단계와, 층간절연막에 콘택홀을 형성하는 단계, 그리고 에미터영역, 베이스콘택 영역 및 콜렉터영역과 접속하는 에미터전극, 베이스전극 및 콜렉터전극을 각각 형성하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing a bipolar junction transistor according to the present invention includes forming a well of a first conductivity type on a semiconductor substrate of a first conductivity type, defining a region where a base region is to be formed, and Forming a base region by implanting impurities of a second conductivity type into the region, forming a base contact region in the base region, defining a region where the emitter region and the collector region are to be formed, and Implanting an impurity of a first conductivity type into the region, heat-treating the semiconductor substrate to form an emitter region and a collector region, forming an interlayer insulating film covering the resultant, and forming a contact hole in the interlayer insulating film And forming an emitter electrode, a base electrode, and a collector electrode, respectively, for connecting the emitter region, the base contact region, and the collector region. do.

본 발명에 있어서, 상기 베이스영역이 형성될 영역을 한정하는 단계는, 웰이 형성된 상기 반도체기판 상에 산화막을 증착하는 단계와, 상기 산화막 위에, 베이스영역이 형성될 부분을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 산화막을 식각하여 베이스영역이 형성될 부분의 상기 반도체기판을 노출시키는 단계로 이루어진다.
In the present invention, defining a region where the base region is to be formed includes depositing an oxide film on the semiconductor substrate on which the well is formed, and forming a photoresist pattern exposing a portion where the base region is to be formed on the oxide film. And etching the oxide layer using the photoresist pattern to expose the semiconductor substrate in a portion where the base region is to be formed.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의해 제조된 바이폴라 트랜지스터를 도시한 단면도이다. 3 is a cross-sectional view showing a bipolar transistor manufactured by the present invention.

도 3을 참조하면, p형으로 도핑된 반도체기판(30) 상에 p형의 웰(31)이 형성되어 있고, 상기 p형 웰(31)의 상부에는 n형으로 도핑된 베이스영역(32)이 형성되어 있다. 상기 n형의 베이스영역(32) 내에는 p형의 불순물이 고농도로 도핑된 에미터영역(33)과, 베이스전극과의 오믹(ohmic) 접촉을 위하여 n형으로 고농도로 도핑된 베이스콘택 영역(34)이 형성되어 있다. 상기 p형 웰(31)의 상부 영역에는 p형으로 도핑된 콜렉터영역(35)이 형성되어 있다. Referring to FIG. 3, a p-type well 31 is formed on a p-type doped semiconductor substrate 30, and an n-type doped base region 32 is formed on the p-type well 31. Is formed. In the n-type base region 32, the emitter region 33 heavily doped with p-type impurities and the base contact region heavily doped with n-type for ohmic contact with the base electrode ( 34) is formed. A p-type collector region 35 is formed in an upper region of the p-type well 31.                     

도 4는 본 발명의 바이폴라 트랜지스터의 시뮬레이션 결과를 도식화한 것으로, n형 베이스영역(32)이 균일한 형태로 이루어지고 에미터영역(33)을 충분히 감싸는 모습으로 형성된다. 따라서, 베이스영역(32)의 불순물 농도 프로파일이 균일하게 나타나고, 전류이득도 매우 높아진다.4 illustrates a simulation result of the bipolar transistor of the present invention, in which the n-type base region 32 is formed in a uniform shape and sufficiently surrounds the emitter region 33. Therefore, the impurity concentration profile of the base region 32 appears uniformly, and the current gain is also very high.

도 5a 내지 도 5d는 본 발명에 의한 바이폴라 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.5A to 5D are cross-sectional views illustrating a method of manufacturing a bipolar transistor according to the present invention.

도 5a는 베이스영역을 형성하기 위한 포토레지스트 패턴 형성공정과 이온주입 공정을 도시하는 단면도이다.5A is a cross-sectional view showing a photoresist pattern forming process and an ion implantation process for forming a base region.

상세하게는, 예를 들어 p형의 반도체기판(40)에 통상의 이온주입 및 열처리 공정을 실시하여 p형의 웰(42)을 형성한다. p형 웰이 형성되어 있는 반도체기판 상에 산화막(44)을 증착한 다음, 포토레지스트를 도포한다. 통상의 노광 및 현상으로 이루어지는 사진공정을 실시하여 베이스영역이 형성될 부분을 한정하는 포토레지스트 패턴(46)을 형성한다. 다음, 상기 포토레지스트 패턴(46)을 마스크로 하여 상기 산화막(44)을 이방성 식각하여 베이스영역이 형성될 부분을 노출시킨다. 이어서, 노출된 상기 영역에 n형의 불순물, 예를 들어 인(P)을 소정의 농도와 에너지로 주입한다.Specifically, for example, the p-type semiconductor substrate 40 is subjected to a normal ion implantation and heat treatment process to form the p-type well 42. An oxide film 44 is deposited on the semiconductor substrate on which the p-type well is formed, and then a photoresist is applied. The photoresist pattern 46 which defines the portion where the base region is to be formed is formed by performing a photolithography process consisting of normal exposure and development. Next, the oxide layer 44 is anisotropically etched using the photoresist pattern 46 as a mask to expose a portion where the base region is to be formed. Subsequently, an n-type impurity such as phosphorus (P) is implanted into the exposed region at a predetermined concentration and energy.

도 5b는 베이스콘택을 형성하기 위한 이온주입 단계를 도시한 단면도이다.5B is a cross-sectional view illustrating an ion implantation step for forming a base contact.

상세하게는, 상기 포토레지스트 패턴과 산화막을 제거한 다음, 상기 반도체기판을 열처리한다. 그러면, 이온주입되었던 불순물들이 확산되어 깊은 베이스영역(48)이 형성된다. 본 발명에서는 필드 산화막이 형성되지 않은 상태에서 베이스영역(48)을 형성하기 위한 이온주입을 실시하기 때문에, 필드 산화막에 의해 이온주입이 차단되는 현상이 없이 베이스영역(48)이 균일한 프로파일로 형성된다.In detail, the photoresist pattern and the oxide film are removed, and then the semiconductor substrate is heat-treated. Then, impurities implanted with the ion are diffused to form the deep base region 48. In the present invention, since the ion implantation is performed to form the base region 48 in a state where the field oxide film is not formed, the base region 48 is formed in a uniform profile without the phenomenon that ion implantation is blocked by the field oxide film. do.

다음, 상기 반도체기판 상에 산화막(50)과 포토레지스트를 차례로 도포한 다음, 노광 및 현상을 실시하여 베이스콘택이 형성될 부분을 한정하는 포토레지스트 패턴(52)을 형성한다. 이 포토레지스트 패턴(52)을 마스크로 하여 상기 산화막(50)을 이방성 식각하여 베이스콘택이 형성될 부분을 노출시킨다. 다음, 노출된 상기 영역에 n의 불순물을 고농도로 이온주입한다.Next, an oxide film 50 and a photoresist are sequentially applied onto the semiconductor substrate, followed by exposure and development to form a photoresist pattern 52 defining a portion where the base contact is to be formed. The oxide layer 50 is anisotropically etched using the photoresist pattern 52 as a mask to expose a portion where the base contact is to be formed. Next, n is implanted at a high concentration into the exposed region.

도 5c는 에미터영역 및 콜렉터영역을 형성하는 단계를 도시한 단면도이다.5C is a cross-sectional view illustrating the steps of forming an emitter region and a collector region.

상세하게는, 상기 포토레지스트 패턴 및 산화막을 제거한 다음, 결과물 상에 산화막 및 포토레지스트를 도포한 다음, 사진 및 식각 공정으로 에미터영역 및 콜렉터영역이 형성될 부분을 한정한다. 이어서, 한정된 영역에 p형의 불순물, 예를 들어 보론(B)을 고농도로 주입한다. 다음, 상기 반도체기판을 소정의 온도에서 열처리하여 불순물을 확산시키면 도시된 것과 같이 베이스콘택(54), 에미터영역(56) 및 콜렉터영역(58)이 형성된다.In detail, the photoresist pattern and the oxide film are removed, the oxide film and the photoresist are coated on the resultant, and then the portions where the emitter region and the collector region are to be formed by photolithography and etching are defined. Then, a p-type impurity, for example boron (B), is implanted at a high concentration into the limited region. Next, when the semiconductor substrate is heat-treated at a predetermined temperature to diffuse impurities, base contacts 54, emitter regions 56, and collector regions 58 are formed as shown.

도 5d는 각 전극들을 형성하는 단계를 도시한 것으로, 결과물 상에 산화막을 증착하여 층간절연막(60)을 형성한다. 사진식각 공정으로 상기 층간절연막(60)을 부분적으로 식각하여 에미터영역(54), 베이스콘택(56) 및 콜렉터영역(58)을 각각 노출시키는 콘택홀을 형성한다. 결과물의 전면에 금속막을 증착한 다음 사진식각 공정으로 상기 금속막을 패터닝하여 에미터전극(62), 베이스전극(64) 및 콜렉터전극(66)을 각각 형성한다. FIG. 5D illustrates the steps of forming the electrodes, and forms an interlayer insulating film 60 by depositing an oxide film on the resultant. The interlayer insulating layer 60 is partially etched by a photolithography process to form contact holes exposing the emitter region 54, the base contact 56, and the collector region 58, respectively. A metal film is deposited on the entire surface of the resultant, and then the metal film is patterned by photolithography to form an emitter electrode 62, a base electrode 64, and a collector electrode 66, respectively.                     

이상 본 발명의 실시예를 상세히 설명하였으나, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
While the embodiments of the present invention have been described in detail, the present invention is not limited to the above-described embodiments, but various modifications may be made by those skilled in the art within the spirit and scope of the present invention described in the claims below.

상술한 본 발명에 의한 바이폴라 트랜지스터의 제조방법에 의하면, 필드 산화막을 형성하지 않고 베이스영역을 형성하기 때문에, 필드 산화막에 의해 베이스이온이 차단되는 현상을 방지할 수 있다. 따라서, 베이스영역의 농도 프로파일이 매우 균일하고, 또한 베이스영역이 에미터영역을 충분히 감싸는 모양으로 형성되기 때문에 높은 전류이득(Hfe)을 얻을 수 있다. 실제로 본 발명의 바이폴라 트랜지스터의 전류이득을 측정한 결과, pnp 트랜지스터의 경우 189 정도로서 종래에 비해 훨씬 높은 값을 얻을 수 있었고, npn 트랜지스터의 경우에는 공정 조건에 따라 다소 차이는 나지만 1.5 ∼ 2배 이상으로 높게 나타났다.According to the method for manufacturing a bipolar transistor according to the present invention described above, since the base region is formed without forming the field oxide film, the phenomenon in which the base ions are blocked by the field oxide film can be prevented. Therefore, a high current gain H fe can be obtained because the concentration profile of the base region is very uniform, and the base region is formed to sufficiently surround the emitter region. In fact, as a result of measuring the current gain of the bipolar transistor of the present invention, a value of about 189 was obtained in the case of the pnp transistor, which was much higher than in the related art. High.

Claims (2)

제1 도전형의 반도체기판 내에 동일한 제1 도전형의 웰을 형성하는 단계;Forming a well of the same first conductivity type in the first conductivity type semiconductor substrate; 베이스영역이 형성될 영역을 한정하는 단계;Defining a region where a base region is to be formed; 상기 한정된 영역에 제2 도전형의 불순물을 이온주입하여 상기 웰 내에 베이스영역을 형성하는 단계;Implanting an impurity of a second conductivity type into the limited region to form a base region in the well; 상기 베이스영역 내에 베이스콘택 영역을 형성하는 단계;Forming a base contact region in the base region; 에미터영역 및 콜렉터영역이 형성될 영역을 한정하는 단계;Defining a region in which the emitter region and the collector region are to be formed; 상기 한정된 영역에 제1 도전형의 불순물을 주입하는 단계;Implanting impurities of a first conductivity type into the limited region; 상기 반도체기판을 열처리하여 상기 베이스영역 내에 에미터영역 및 상기 웰 내에 콜렉터영역을 형성하는 단계;Heat treating the semiconductor substrate to form an emitter region in the base region and a collector region in the well; 결과물을 덮는 층간절연막을 형성하는 단계;Forming an interlayer insulating film covering the resultant; 상기 층간절연막에 콘택홀을 형성하는 단계; 및Forming a contact hole in the interlayer insulating film; And 상기 에미터영역, 베이스콘택 영역 및 콜렉터영역과 접속하는 에미터전극, 베이스전극 및 콜렉터전극을 각각 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.And forming an emitter electrode, a base electrode, and a collector electrode connected to the emitter region, the base contact region, and the collector region, respectively. 제 1항에 있어서, 상기 베이스영역이 형성될 영역을 한정하는 단계는,The method of claim 1, wherein the defining of the region where the base region is to be formed is: 웰이 형성된 상기 반도체기판 상에 산화막을 증착하는 단계와,Depositing an oxide film on the well formed semiconductor substrate; 상기 산화막 위에, 베이스영역이 형성될 부분을 노출시키는 포토레지스트 패 턴을 형성하는 단계와,Forming a photoresist pattern on the oxide film to expose a portion where a base region is to be formed; 상기 포토레지스트 패턴을 이용하여 상기 산화막을 식각하여 베이스영역이 형성될 부분의 상기 반도체기판을 노출시키는 단계로 이루어지는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.And etching the oxide film using the photoresist pattern to expose the semiconductor substrate in a portion where a base region is to be formed.
KR1020020086127A 2002-12-28 2002-12-28 Method for fabricating Bipolar Junction Transistor KR100935247B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086127A KR100935247B1 (en) 2002-12-28 2002-12-28 Method for fabricating Bipolar Junction Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086127A KR100935247B1 (en) 2002-12-28 2002-12-28 Method for fabricating Bipolar Junction Transistor

Publications (2)

Publication Number Publication Date
KR20040059722A KR20040059722A (en) 2004-07-06
KR100935247B1 true KR100935247B1 (en) 2010-01-06

Family

ID=37351703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086127A KR100935247B1 (en) 2002-12-28 2002-12-28 Method for fabricating Bipolar Junction Transistor

Country Status (1)

Country Link
KR (1) KR100935247B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990085651A (en) * 1998-05-20 1999-12-15 윤종용 Output amplifier made of one cell in semiconductor device
KR20020024884A (en) * 2000-09-27 2002-04-03 김덕중 Bipolar junction transistor having high current transport and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990085651A (en) * 1998-05-20 1999-12-15 윤종용 Output amplifier made of one cell in semiconductor device
KR20020024884A (en) * 2000-09-27 2002-04-03 김덕중 Bipolar junction transistor having high current transport and method for fabricating the same

Also Published As

Publication number Publication date
KR20040059722A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
CA1241770A (en) Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
JP3098848B2 (en) Self-aligned planar monolithic integrated circuit vertical transistor process
US20090236665A1 (en) Semiconductor device and fabrication method thereof
KR0161378B1 (en) Manufacturing method for bipolar junction transistor
KR100935247B1 (en) Method for fabricating Bipolar Junction Transistor
KR100249168B1 (en) Manufacturing method of semiconductor device
JP3506632B2 (en) Method for manufacturing semiconductor device
JP3298476B2 (en) Method for manufacturing MOS transistor
KR100505622B1 (en) Method of fabricating bipolar transistor
KR100299680B1 (en) Method for fabricating semiconductor substrate for high-speed bipolar transistor
KR100234399B1 (en) Method for fabricating a bipolar junction transistor
US5376563A (en) Method of manufacturing an emitter base self alignment structure
KR0154307B1 (en) Method of fabricating semiconductor device
KR100319872B1 (en) Manufacturing Method of BiCMOS Semiconductor Device with Improved Reliability
KR0148699B1 (en) Semiconductor device
KR100274604B1 (en) Method for fabricating semiconductor device
KR100264519B1 (en) Method for fabricating bipolar transistor
JP2745946B2 (en) Method for manufacturing semiconductor integrated circuit
JPH0567623A (en) Manufacture of semiconductor device
KR20000014374A (en) Method for fabricating gate oxide of mos transistor
KR20000032519A (en) Method for manufacturing bipolar transistor
JP2003133322A (en) Semiconductor device and manufacturing method therefor
JP2002343878A (en) Semiconductor integrated circuit device and method of manufacturing the same
KR20000028353A (en) Power semiconductor device and manufacturing method thereof
JP2004363311A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 11