JP3663238B2 - Bipolar transistor manufacturing method - Google Patents

Bipolar transistor manufacturing method Download PDF

Info

Publication number
JP3663238B2
JP3663238B2 JP27483495A JP27483495A JP3663238B2 JP 3663238 B2 JP3663238 B2 JP 3663238B2 JP 27483495 A JP27483495 A JP 27483495A JP 27483495 A JP27483495 A JP 27483495A JP 3663238 B2 JP3663238 B2 JP 3663238B2
Authority
JP
Japan
Prior art keywords
emitter
region
conductivity type
impurity
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27483495A
Other languages
Japanese (ja)
Other versions
JPH0997798A (en
Inventor
信夫 稲見
透 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP27483495A priority Critical patent/JP3663238B2/en
Publication of JPH0997798A publication Critical patent/JPH0997798A/en
Application granted granted Critical
Publication of JP3663238B2 publication Critical patent/JP3663238B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、バイポーラトランジスタの製造方法に関し、特に、ホットキャリア効果による特性劣化を抑制することができるバイポーラトランジスタの製造方法に関する。
【0002】
【従来の技術】
バイポーラトランジスタのエミッタ、ベース間の空乏層電界によって加速されたホットキャリアは、表面準位を形成したり、ホットキャリア自体がエミッタ、ベース接合近傍の酸化膜中に注入、捕獲され、バイポーラトランジスタの特性劣化の原因となる。特に、エミッタ、ベース接合に逆バイアスがかかると、電流増幅率hFEの劣化が生じることはよく知られている。これは、酸化膜中に注入、捕獲されたキャリアが、順方向動作時に界面でホールとの再結合をおこしたり、ベース電流の増加をもたらすためと考えられる。
【0003】
しかし、BiCMOS構造の半導体装置では、基本回路の構成上、バイポーラトランジスタのエミッタ、ベース間に過渡的に逆バイアスが加わり、このようなホットキャリア効果によるhFEの劣化は、避けて通ることができない。
【0004】
従来、このようなホットキャリア効果によるバイポーラトランジスタの特性劣化を抑制するため、図8に示す構造が提案されている。図において、1はP型シリコン基板、2はN型埋込層、3はチャネルストッパー、4はN型エピタキシャル層、5はLOCOS酸化膜、6はコレクタの一部を構成するN型埋込層、8はベース領域、10は酸化膜、11は高濃度のエミッタ領域、12はエミッタ電極、15は低濃度のエミッタ領域、16はベース電極、17はコレクタ電極、18はエミッタ電極の引き出し電極を示す。図に示すように、ベース領域8の表面に、低濃度のエミッタ領域15を、高濃度のエミッタ領域11を取り囲むように設けることによって、最大電界を低減し、hFEの劣化防止を目的としている。
【0005】
しかし従来の方法でも、構造上酸化膜10が依然として存在するため、本質的な改善方法とはならず、エミッタ、ベース間でツェナーダイオードを形成しようとすると、ツェナー電圧が変動し、高周波回路で必要な整流回路として使用することができなかった。
【0006】
【発明が解決しようとする課題】
従来構造のバイポーラトランジスタでは、エミッタ電極近傍に酸化膜が存在するため、エミッタ、ベース間の空乏層電界によって加速されたホットキャリアが、エミッタ、ベース接合近傍の酸化膜中に注入、捕獲され、順方向動作時に界面でホールとの再結合をおこしたり、ベース電流の増加をもたらすといった特性劣化が発生するという問題点があった。本発明は、上記問題点を解決するため、エミッタ電極近傍に酸化膜のない構造のバイポーラトランジスタを提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため本発明は、一導電型の半導体基板に、コレクタの一部となる逆導電型の埋込層を形成し、該埋込層上に逆導電型のエピタキシャル層を成長させ、素子分離を行ない、逆導電型のコレクタ領域を形成した半導体基板上にバイポーラトランジスタを形成する製造方法において、前記エピタキシャル層表面に一導電型のベース領域を形成する工程と、該ベース領域上に酸化膜を形成し、エミッタ形成予定領域の前記酸化膜を全膜厚の一部を残しドライエッチングした後、残りの前記エミッタ形成予定領域の酸化膜を湿式エッチングすることで除去し、前記エミッタ形成予定領域の前記ベース領域を露出させる工程と、該露出したベース領域に第一の不純物を含む逆導電型の第一のエミッタ領域を形成するとともに、前記露出したベース領域上及び前記酸化膜の一部に重畳するエミッタ電極を形成する工程と、前記酸化膜を除去する工程と、少なくとも前記エミッタ電極近傍に露出する前記第一のエミッタ領域及び前記ベース領域を前記第一の不純物より拡散係数の大きい第二の不純物を含むポリシリコンで被覆し、異方性エッチングすることで、前記エミッタ電極近傍に前記ベース領域と接触し前記エミッタ電極として作用するポリシリコン膜を残し、前記ベース領域を露出する工程と、該ポリシリコン膜に含まれる前記第二の不純物を拡散させ、前記第一のエミッタ領域周辺に、該第一のエミッタ領域と同一導電型で、かつ該第一のエミッタ領域の不純物濃度より低い不純物濃度の第二のエミッタ領域を形成する工程と、前記エミッタの引き出し用電極と、ベース及びコレクタ領域に接続する電極をそれぞれ形成する工程と、を含むことを特徴とし、エミッタ領域近傍に、酸化膜が存在しない構造のバイポーラトランジスタを形成する。
【0008】
また、第一のエミッタ領域を形成する逆導電型の第一の不純物は砒素であり、第二のエミッタ領域を形成する逆導電型の第二の不純物はリンであることを特徴とするものである。
【0009】
【発明の実施の形態】
以下、NPNバイポーラトランジスタの製造方法を例にとり、本発明を説明する。図1乃至図7は本発明の製造方法の一実施例を説明する断面図である。P型シリコン基板1にコレクタの一部を構成するN型埋込層2及びP型拡散領域からなるチャネルストッパー3を形成し、1Ωcmで2ミクロンの厚さのN型エピタキシャル層4を成長させる。その後、酸化膜及び窒化膜をマスクとしてN型エピタキシャル層4表面に6500オングストロームの素子分離用のLOCOS酸化膜5を形成する。N型エピタキシャル層4の一部にコレクタの一部を形成するN型拡散層6を形成し、先に形成したN型埋込層2と接続させ、コレクタを形成する。この時、N型エピタキシャル層4表面には、400オングストローム程度の薄い酸化膜7が形成される。N型エピタキシャル層4表面に薄い酸化膜7を通して、ボロンイオンを加速電圧55KeV、ドーズ量8×E13cm2で注入し、P型ベース領域8を形成する。さらにベース領域8の一部に、ボロンイオンを加速電圧30KeV、ドーズ量2×E15cm2で注入し、ベース電極と接続するためベース領域8より不純物濃度の高いP+型ベースコンタクト領域9を形成する(図1)。
【0010】
CVD法により、P型シリコン基板1表面に2000オングストロームの酸化膜10を形成する。エミッタ領域を形成するため、エミッタ形成予定領域の酸化膜10及び薄い酸化膜7をエッチング除去し、N型エピタキシャル領域4の表面に形成したベース領域8を露出させる(図2)。この時、酸化膜10及び7のエッチングは、全膜厚の90%程度をドライエッチングした後、残りは湿式エッチングにより行うことで、エミッタ形成予定領域のダメージを少なくすることができる。
【0011】
エミッタ電極を形成するため、全面に3500オングストロームのポリシリコン膜を形成する。このポリシリコン膜中にエミッタ拡散不純物となり砒素をイオン注入する。(ポリシリコン膜をドープドポリシリコン膜を用いたときは、この注入工程を省略することができる。)その後、1000℃、10秒間の熱処理を行ない、N型の第一のエミッタ領域11を形成する。その後、ポリシリコン膜をパターニングしてエミッタ電極12とする(図3)。
【0012】
バッファードフッ酸により、酸化膜10及び7を選択除去する(図4)。CVD法による酸化膜10は、熱酸化により形成した酸化膜より、エッチング速度が速いから、LOCOS酸化膜5はほとんどエッチングされない。次に、リンドープしたポリシリコン膜13を全面に形成する。ここで、エミッタ電極12の近傍のN型エピタキシャル層4表面に露出する第一のエミッタ領域11及びベース領域8は、ポリシリコン膜13で全部被覆されるようにする(図5)。
【0013】
ポリシリコン膜13を異方性エッチングすることで、エミッタ電極12近傍にリンドープしたポリシリコン膜13を残し、N型エピタキシャル層4表面に形成されたベース領域8を露出させる。このポリシリコン膜13の少なくとも一部は、第1のエミッタ領域11が形成されていないベース領域8と接触するように残される。その後、全面に層間絶縁膜となる酸化膜14を形成する。850℃、15秒間の加熱処理を行うことで、残されたポリシリコン膜13に含まれる不純物をベース領域8表面に拡散し、第一のエミッタ領域11より低不純物濃度のN-型の第二のエミッタ領域15を形成する(図6)。リンは砒素に較べて、拡散係数が大きいので、先に形成した第一のエミッタ領域11の不純物分布はほとんど変化させることなく、第二のエミッタ領域15を形成することができる。
【0014】
ここで、エミッタ電極近傍に酸化膜が存在しないため、エミッタ、ベース間の空乏層電界によって加速されたホットキャリアが、エミッタ、ベース接合近傍の酸化膜中に注入、捕獲され、順方向動作時に界面でホールとの再結合をおこしたり、ベース電流の増加するといった特性劣化、いわゆるホットキャリア効果が発生することはない。又、残されたポリシリコン膜13は、エミッタ電極12と同電位となり、エミッタ電極として作用するから、ポリシリコン膜13を除去する工程は不要である。
【0015】
以下、通常の製造方法に従い、酸化膜14にコンタクトホールを形成し、ベース電極16、コレクタ電極17、エミッタの引き出し用電極18を形成し、バイポーラトランジスタを完成する。
【0016】
【発明の効果】
以上説明したように本発明は、エミッタ電極近傍に酸化膜が存在しないため、エミッタ、ベース間の空乏層電界によって加速されたホットキャリアが、エミッタ、ベース接合近傍の酸化膜中に注入、捕獲され、順方向動作時に界面でホールとの再結合をおこしたり、ベース電流の増加をもたらすといった特性劣化が発生することはない。また、エミッタ領域を高濃度不純物領域とその周辺に低濃度不純物領域を付加する構造としたため、最大電界を低減し、hFEの劣化を防止することができる。製造工程は、従来の第2のエミッタ領域を有さないバイポーラトランジスタの製造方法と比較しても、ポリシリコン膜13の形成とそのエッチング、及び第2のエミッタ領域15を形成するための加熱処理の工程といった、簡単な工程の付加のみで、簡便にホットキャリア効果による特性劣化を抑制することができるバイポーラトランジスタを提供することができた。
【図面の簡単な説明】
【図1】本発明の一実施例の製造方法を説明する断面図である。
【図2】本発明の一実施例の製造方法を説明する断面図である。
【図3】本発明の一実施例の製造方法を説明する断面図である。
【図4】本発明の一実施例の製造方法を説明する断面図である。
【図5】本発明の一実施例の製造方法を説明する断面図である。
【図6】本発明の一実施例の製造方法を説明する断面図である。
【図7】本発明の一実施例の製造方法を説明する断面図である。
【図8】従来のこの種のバイポーラトランジスタの構造を説明する断面図である。
【符号の説明】
1 P型シリコン基板
2 N型埋込層
3 チャネルストッパー
4 N型エピタキシャル層
5 LOCOS酸化膜
6 N型拡散層
7 酸化膜
8 ベース領域
9 ベースコンタクト領域
10 酸化膜
11 第一のエミッタ領域
12 エミッタ電極
13 ポリシリコン膜
14 酸化膜
15 第二のエミッタ領域
16 ベース電極
17 コレクタ電極
18 引き出し用電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a bipolar transistor, and more particularly to a method for manufacturing a bipolar transistor capable of suppressing characteristic deterioration due to a hot carrier effect.
[0002]
[Prior art]
Hot carriers accelerated by the depletion electric field between the emitter and base of the bipolar transistor form surface states, or the hot carriers themselves are injected and captured in the oxide film near the emitter and base junctions. Causes deterioration. In particular, it is well known that the current amplification factor hFE deteriorates when a reverse bias is applied to the emitter and base junctions. This is presumably because the carriers injected and trapped in the oxide film recombine with holes at the interface during forward operation or increase the base current.
[0003]
However, in the BiCMOS semiconductor device, a reverse bias is transiently applied between the emitter and base of the bipolar transistor due to the basic circuit configuration, and hFE degradation due to the hot carrier effect cannot be avoided.
[0004]
Conventionally, a structure shown in FIG. 8 has been proposed in order to suppress the characteristic deterioration of the bipolar transistor due to the hot carrier effect. In the figure, 1 is a P-type silicon substrate, 2 is an N-type buried layer, 3 is a channel stopper, 4 is an N-type epitaxial layer, 5 is a LOCOS oxide film, and 6 is an N-type buried layer constituting a part of the collector. , 8 is a base region, 10 is an oxide film, 11 is a high concentration emitter region, 12 is an emitter electrode, 15 is a low concentration emitter region, 16 is a base electrode, 17 is a collector electrode, and 18 is an extraction electrode for the emitter electrode. Show. As shown in the figure, a low-concentration emitter region 15 is provided on the surface of the base region 8 so as to surround the high-concentration emitter region 11, thereby reducing the maximum electric field and preventing hFE deterioration.
[0005]
However, even in the conventional method, since the oxide film 10 still exists due to the structure, this is not an essential improvement method. If a Zener diode is formed between the emitter and the base, the Zener voltage fluctuates and is necessary for a high-frequency circuit. Could not be used as a rectifier circuit.
[0006]
[Problems to be solved by the invention]
In a bipolar transistor having a conventional structure, an oxide film is present near the emitter electrode. Therefore, hot carriers accelerated by a depletion field between the emitter and base are injected and trapped in the oxide film near the emitter and base junctions, and the order is increased. There has been a problem in that characteristic degradation occurs such as recombination with holes at the interface during direction operation and increase in base current. In order to solve the above problems, an object of the present invention is to provide a bipolar transistor having a structure without an oxide film in the vicinity of an emitter electrode.
[0007]
[Means for Solving the Problems]
To achieve the above object, according to the present invention, a reverse conductivity type buried layer which becomes a part of a collector is formed on a semiconductor substrate of one conductivity type, and an epitaxial layer of reverse conductivity type is grown on the buried layer. In the manufacturing method of performing element isolation and forming a bipolar transistor on a semiconductor substrate on which a reverse conductivity type collector region is formed, forming a one conductivity type base region on the surface of the epitaxial layer; and An oxide film is formed, the oxide film in the emitter formation region is dry-etched leaving a part of the total film thickness, and the remaining oxide film in the emitter formation region is removed by wet etching to form the emitter a step of exposing the base region in the region, to form a first emitter region of the opposite conductivity type including a first impurity in the base region out said exposure, the exposed And forming an emitter electrode overlapping a part of the base region and the oxide layer, removing the oxide film, the first emitter region and the base region exposed in the vicinity of at least the emitter electrode A polysilicon film that acts as the emitter electrode in contact with the base region in the vicinity of the emitter electrode by coating with polysilicon containing a second impurity having a diffusion coefficient larger than that of the first impurity and performing anisotropic etching And exposing the base region, diffusing the second impurity contained in the polysilicon film, having the same conductivity type as the first emitter region around the first emitter region, and forming a second emitter region of low impurity concentration than the impurity concentration of the first emitter region, and a lead-out electrode for the emitter, base And characterized in that it comprises a step of forming an electrode connected to the collector region, respectively, and in the vicinity of the emitter region to form a bipolar transistor having the structure oxide film is not present.
[0008]
The first reverse conductivity type impurity forming the first emitter region is arsenic, and the second reverse conductivity type impurity forming the second emitter region is phosphorus. is there.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described with reference to an example of a method for manufacturing an NPN bipolar transistor. 1 to 7 are sectional views for explaining an embodiment of the manufacturing method of the present invention. An N-type buried layer 2 constituting a part of the collector and a channel stopper 3 made of a P-type diffusion region are formed on the P-type silicon substrate 1, and an N-type epitaxial layer 4 having a thickness of 2 microns is grown at 1 Ωcm. Thereafter, a 6500 angstrom element isolation LOCOS oxide film 5 is formed on the surface of the N-type epitaxial layer 4 using the oxide film and the nitride film as a mask. An N-type diffusion layer 6 that forms a part of the collector is formed in a part of the N-type epitaxial layer 4, and is connected to the N-type buried layer 2 formed earlier to form a collector. At this time, a thin oxide film 7 of about 400 angstroms is formed on the surface of the N type epitaxial layer 4. Boron ions are implanted through the thin oxide film 7 on the surface of the N-type epitaxial layer 4 at an acceleration voltage of 55 KeV and a dose of 8 × E13 cm 2 to form a P-type base region 8. Further, boron ions are implanted into a part of the base region 8 at an acceleration voltage of 30 KeV and a dose amount of 2 × E15 cm 2 to form a P + -type base contact region 9 having an impurity concentration higher than that of the base region 8 for connection to the base electrode ( FIG. 1).
[0010]
An oxide film 10 of 2000 angstroms is formed on the surface of the P-type silicon substrate 1 by the CVD method. In order to form the emitter region, the oxide film 10 and the thin oxide film 7 in the emitter formation planned region are removed by etching to expose the base region 8 formed on the surface of the N-type epitaxial region 4 (FIG. 2). At this time, the etching of the oxide films 10 and 7 is performed by dry etching about 90% of the total film thickness, and then the remaining is performed by wet etching, so that damage to the emitter formation scheduled region can be reduced.
[0011]
In order to form the emitter electrode, a 3500 Å polysilicon film is formed on the entire surface. Arsenic ions are implanted into the polysilicon film as emitter diffusion impurities. (When the polysilicon film is a doped polysilicon film, this implantation step can be omitted.) Thereafter, a heat treatment is performed at 1000 ° C. for 10 seconds to form the N-type first emitter region 11. To do. Thereafter, the polysilicon film is patterned to form the emitter electrode 12 (FIG. 3).
[0012]
The oxide films 10 and 7 are selectively removed by buffered hydrofluoric acid (FIG. 4). Since the oxide film 10 formed by the CVD method has a higher etching rate than the oxide film formed by thermal oxidation, the LOCOS oxide film 5 is hardly etched. Next, a phosphorous doped polysilicon film 13 is formed on the entire surface. Here, the first emitter region 11 and the base region 8 exposed on the surface of the N type epitaxial layer 4 in the vicinity of the emitter electrode 12 are all covered with the polysilicon film 13 (FIG. 5).
[0013]
By anisotropically etching the polysilicon film 13, the phosphorus-doped polysilicon film 13 is left in the vicinity of the emitter electrode 12, and the base region 8 formed on the surface of the N-type epitaxial layer 4 is exposed. At least a part of the polysilicon film 13 is left in contact with the base region 8 where the first emitter region 11 is not formed. Thereafter, an oxide film 14 to be an interlayer insulating film is formed on the entire surface. By performing the heat treatment at 850 ° C. for 15 seconds, the impurities contained in the remaining polysilicon film 13 are diffused to the surface of the base region 8, and the N − -type second impurity having a lower impurity concentration than the first emitter region 11. The emitter region 15 is formed (FIG. 6). Since phosphorus has a larger diffusion coefficient than arsenic, the second emitter region 15 can be formed with almost no change in the impurity distribution of the first emitter region 11 formed earlier.
[0014]
Here, since there is no oxide film in the vicinity of the emitter electrode, hot carriers accelerated by the depletion layer electric field between the emitter and base are injected and captured in the oxide film in the vicinity of the emitter / base junction, and the interface is operated during forward operation. Therefore, there is no deterioration of characteristics such as recombination with holes or increase of base current, so-called hot carrier effect. Further, since the remaining polysilicon film 13 has the same potential as the emitter electrode 12 and acts as an emitter electrode, the step of removing the polysilicon film 13 is unnecessary.
[0015]
Thereafter, in accordance with a normal manufacturing method, a contact hole is formed in the oxide film 14, a base electrode 16, a collector electrode 17, and an emitter lead-out electrode 18 are formed, thereby completing a bipolar transistor.
[0016]
【The invention's effect】
As described above, the present invention has no oxide film in the vicinity of the emitter electrode. Therefore, hot carriers accelerated by a depletion layer electric field between the emitter and the base are injected and captured in the oxide film in the vicinity of the emitter and base junctions. In the forward operation, characteristic deterioration such as recombination with holes at the interface or increase in base current does not occur. Further, since the emitter region has a structure in which a high concentration impurity region and a low concentration impurity region are added to the periphery thereof, the maximum electric field can be reduced and hFE deterioration can be prevented. The manufacturing process includes the formation and etching of the polysilicon film 13 and the heat treatment for forming the second emitter region 15 in comparison with the conventional method for manufacturing a bipolar transistor having no second emitter region. Thus, a bipolar transistor that can easily suppress the deterioration of characteristics due to the hot carrier effect can be provided only by adding a simple process such as this process.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.
FIG. 6 is a cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.
FIG. 7 is a cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.
FIG. 8 is a cross-sectional view illustrating the structure of a conventional bipolar transistor of this type.
[Explanation of symbols]
1 P-type silicon substrate 2 N-type buried layer 3 Channel stopper 4 N-type epitaxial layer 5 LOCOS oxide film 6 N-type diffusion layer 7 Oxide film 8 Base region 9 Base contact region 10 Oxide film 11 First emitter region 12 Emitter electrode 13 Polysilicon film 14 Oxide film 15 Second emitter region 16 Base electrode 17 Collector electrode 18 Lead electrode

Claims (2)

一導電型の半導体基板に、コレクタの一部となる逆導電型の埋込層を形成し、該埋込層上に逆導電型のエピタキシャル層を成長させ、素子分離を行ない、逆導電型のコレクタ領域を形成した半導体基板上にバイポーラトランジスタを形成する製造方法において、
前記エピタキシャル層表面に一導電型のベース領域を形成する工程と、
該ベース領域上に酸化膜を形成し、エミッタ形成予定領域の前記酸化膜を全膜厚の一部を残しドライエッチングした後、残りの前記エミッタ形成予定領域の酸化膜を湿式エッチングすることで除去し、前記エミッタ形成予定領域の前記ベース領域を露出させる工程と、
該露出したベース領域に第一の不純物を含む逆導電型の第一のエミッタ領域を形成するとともに、前記露出したベース領域上及び前記酸化膜の一部に重畳するエミッタ電極を形成する工程と、
前記酸化膜を除去する工程と、
少なくとも前記エミッタ電極近傍に露出する前記第一のエミッタ領域及び前記ベース領域を前記第一の不純物より拡散係数の大きい第二の不純物を含むポリシリコンで被覆し、異方性エッチングすることで、前記エミッタ電極近傍に前記ベース領域と接触し前記エミッタ電極として作用するポリシリコン膜を残し、前記ベース領域を露出する工程と、
該ポリシリコン膜に含まれる前記第二の不純物を拡散させ、前記第一のエミッタ領域周辺に、該第一のエミッタ領域と同一導電型で、かつ該第一のエミッタ領域の不純物濃度より低い不純物濃度の第二のエミッタ領域を形成する工程と、
前記エミッタの引き出し用電極と、ベース及びコレクタ領域に接続する電極をそれぞれ形成する工程と、を含むことを特徴とするバイポーラトランジスタの製造方法。
A reverse conductivity type buried layer which becomes a part of the collector is formed on a semiconductor substrate of one conductivity type, an epitaxial layer of reverse conductivity type is grown on the buried layer, element isolation is performed, and a reverse conductivity type is formed. In a manufacturing method for forming a bipolar transistor on a semiconductor substrate on which a collector region is formed,
Forming a base region of one conductivity type on the surface of the epitaxial layer;
An oxide film is formed on the base region, and the oxide film in the emitter formation region is dry-etched leaving a part of the total thickness, and then the remaining oxide film in the emitter formation region is removed by wet etching. And exposing the base region of the emitter formation scheduled region;
Forming a first emitter region of a reverse conductivity type containing a first impurity in the exposed base region, and forming an emitter electrode overlapping the exposed base region and a part of the oxide film ;
Removing the oxide film ;
Covering at least the first emitter region and the base region exposed in the vicinity of the emitter electrode with polysilicon containing a second impurity having a diffusion coefficient larger than that of the first impurity, and performing anisotropic etching, Leaving a polysilicon film in contact with the base region in the vicinity of the emitter electrode and acting as the emitter electrode, and exposing the base region;
The second impurity contained in the polysilicon film is diffused, and the impurity having the same conductivity type as the first emitter region and lower than the impurity concentration of the first emitter region is formed around the first emitter region. Forming a second emitter region of concentration;
Method for producing a bipolar transistor, characterized in that a lead-out electrode for the emitter, forming respective electrode connected to the base and collector regions, the.
前記第一のエミッタ領域を形成する逆導電型の前記第一の不純物は砒素であり、前記第二のエミッタ領域を形成する逆導電型の前記第二の不純物はリンであることを特徴とする請求項1記載のバイポーラトランジスタの製造方法。 The reverse conductivity type first impurity forming the first emitter region is arsenic, and the reverse conductivity type second impurity forming the second emitter region is phosphorus. The method for manufacturing a bipolar transistor according to claim 1 .
JP27483495A 1995-09-28 1995-09-28 Bipolar transistor manufacturing method Expired - Fee Related JP3663238B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27483495A JP3663238B2 (en) 1995-09-28 1995-09-28 Bipolar transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27483495A JP3663238B2 (en) 1995-09-28 1995-09-28 Bipolar transistor manufacturing method

Publications (2)

Publication Number Publication Date
JPH0997798A JPH0997798A (en) 1997-04-08
JP3663238B2 true JP3663238B2 (en) 2005-06-22

Family

ID=17547239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27483495A Expired - Fee Related JP3663238B2 (en) 1995-09-28 1995-09-28 Bipolar transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP3663238B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951857B2 (en) * 2005-01-11 2012-06-13 株式会社デンソー Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH0997798A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
JP3186691B2 (en) Semiconductor device and method for forming the same
JP3329640B2 (en) Method for manufacturing semiconductor device
US6509211B2 (en) Semiconductor device having SOI structure and method of fabricating the same
US5328860A (en) Method of manufacturing a semiconductor device
US5624856A (en) Method for forming a lateral bipolar transistor
US6156595A (en) Method of fabricating a Bi-CMOS IC device including a self-alignment bipolar transistor capable of high speed operation
EP0221742B1 (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
US20020022352A1 (en) Method for manufacturing semiconductor device with power semiconductor element and diode
JP3663238B2 (en) Bipolar transistor manufacturing method
JP2718257B2 (en) Reduction of buried layer capacitance in integrated circuits.
JP2672694B2 (en) MOSFET
JPH11145155A (en) Method for manufacturing power semiconductor device using semi-insulating polysilicon (sipos) film
JPH09186322A (en) Semiconductor device and manufacture thereof
JP2917646B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH05166823A (en) Manufacture of semiconductor device
JPH0618200B2 (en) Method of manufacturing lateral transistor semiconductor device
KR930008898B1 (en) Manufacturing method of semiconductor device
KR100319872B1 (en) Manufacturing Method of BiCMOS Semiconductor Device with Improved Reliability
JP3132023B2 (en) Method for manufacturing semiconductor device
JP4857493B2 (en) Manufacturing method of semiconductor device
KR100275537B1 (en) Method for fabricating bipolar transistor using over-growth of collector epitaxial layer
JP3938569B2 (en) Manufacturing method of semiconductor integrated circuit device
KR950006480B1 (en) Bipolar transistor and its making method
JPH0541516A (en) Semiconductor device and its manufacture
KR0158628B1 (en) A bipolar transistor and method of making thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees