JPH07114339B2 - 電磁遅延線 - Google Patents
電磁遅延線Info
- Publication number
- JPH07114339B2 JPH07114339B2 JP6901883A JP6901883A JPH07114339B2 JP H07114339 B2 JPH07114339 B2 JP H07114339B2 JP 6901883 A JP6901883 A JP 6901883A JP 6901883 A JP6901883 A JP 6901883A JP H07114339 B2 JPH07114339 B2 JP H07114339B2
- Authority
- JP
- Japan
- Prior art keywords
- delay line
- main body
- coil
- case
- body case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/32—Time-delay networks with lumped inductance and capacitance
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 （発明の技術分野） 本発明は、電磁遅延線に関し、更には厚膜ICのプリント
配線基板に遅延線チツプとして装着するのに好適な電磁
遅延線に関する。
配線基板に遅延線チツプとして装着するのに好適な電磁
遅延線に関する。
（発明の技術的背景） 近年、電磁遅延線は、高集積化に対応して小型化され、
例えばDUAL−IN−LINE−TYPEのICパツケージ等に組み込
まれ、用いられることが多くなつている。そして、最近
では更に高集積化が進んでいることから、厚膜ICのプリ
ント配線基板等に装着可能な更に小型化された電磁遅延
線が要望されてきている。
例えばDUAL−IN−LINE−TYPEのICパツケージ等に組み込
まれ、用いられることが多くなつている。そして、最近
では更に高集積化が進んでいることから、厚膜ICのプリ
ント配線基板等に装着可能な更に小型化された電磁遅延
線が要望されてきている。
（背景技術の問題点） しかしながら、それ自身の側面に厚さ方向に貫通する端
子ピンを複数植設してなる基板上に、コイルおよびコン
デンサを実装し、これらコイルおよびコンデンサからの
リード線を基板上部に突出した端子ピンに接続する電磁
遅延線では、プリント配線基板に装着する場合、コイル
およびコンデンサが露出構造であるため、これらを保護
する別体の保護カバーが必要であり構造上その小形化に
限界があるという不都合があった。
子ピンを複数植設してなる基板上に、コイルおよびコン
デンサを実装し、これらコイルおよびコンデンサからの
リード線を基板上部に突出した端子ピンに接続する電磁
遅延線では、プリント配線基板に装着する場合、コイル
およびコンデンサが露出構造であるため、これらを保護
する別体の保護カバーが必要であり構造上その小形化に
限界があるという不都合があった。
（発明の目的） 本発明の目的は、厚膜ICのプリント配線基板であっても
従来構造のものに比べ実質的に小型化して装着すること
ができる電磁遅延線を提供することにある。
従来構造のものに比べ実質的に小型化して装着すること
ができる電磁遅延線を提供することにある。
（発明の概要） 本発明は、コイル及びコンデンサが収納される本体ケー
スを従来の有底のケースではなく枠体から形成し、この
枠体に端子ピン若しくはメタライズされて成る電極を設
けてコイル及びコンデンサを含む遅延線チツプを構成
し、厚膜ICのプリント配線基板にはこのコイル及びコン
デンサのみを直接接着したと同様の遅延線チツプを装着
し、通常の遅延線として用いる場合には前記枠体から成
る本体ケースにカバーケースを被着し、ICパツケージ等
に組み込むことを特徴とする。
スを従来の有底のケースではなく枠体から形成し、この
枠体に端子ピン若しくはメタライズされて成る電極を設
けてコイル及びコンデンサを含む遅延線チツプを構成
し、厚膜ICのプリント配線基板にはこのコイル及びコン
デンサのみを直接接着したと同様の遅延線チツプを装着
し、通常の遅延線として用いる場合には前記枠体から成
る本体ケースにカバーケースを被着し、ICパツケージ等
に組み込むことを特徴とする。
（発明の実施例） 以下、本発明の実施例を図面を参照して説明する。
本発明に係る電磁遅延線は、第１図及び第２図に示すよ
うに、枠体形状の本体ケース１を備えている。
うに、枠体形状の本体ケース１を備えている。
この本体ケース１の枠体内部には、プリント基板２の一
方の面に固着されている複数のコンデンサ３及び基板２
の他方の面に固着されている複数のコイル４が基板２と
共に収納されている。コンデンサ３はチツプコンデンサ
若しくはブロツクコンデンサから成り、上面の電極3aに
コイル４から延びるリード線4aがハンダ付け等により固
着されている。
方の面に固着されている複数のコンデンサ３及び基板２
の他方の面に固着されている複数のコイル４が基板２と
共に収納されている。コンデンサ３はチツプコンデンサ
若しくはブロツクコンデンサから成り、上面の電極3aに
コイル４から延びるリード線4aがハンダ付け等により固
着されている。
本体ケース１はセラミツクから成る枠体から形成されて
おり、底部を有していない。この本体ケース１のコイル
４側の長手方向に沿つた枠部1aには、導電部としての複
数の端子ピン５がケース１の厚さ方向に貫通され、また
コンデンサ３側の長手方向に沿つた枠部1aの両端側には
一対の端子ピン５′が同様に貫通されている。
おり、底部を有していない。この本体ケース１のコイル
４側の長手方向に沿つた枠部1aには、導電部としての複
数の端子ピン５がケース１の厚さ方向に貫通され、また
コンデンサ３側の長手方向に沿つた枠部1aの両端側には
一対の端子ピン５′が同様に貫通されている。
各端子ピン５の突出部にはコイル４から延びる他のリー
ド線4bが巻きつけられ、一対の端子ピン５′の突出部に
はプリント基板２を介して各コンデンサ３を共通に電気
的に接続する共通リード線６、６が巻きつけられてい
る。
ド線4bが巻きつけられ、一対の端子ピン５′の突出部に
はプリント基板２を介して各コンデンサ３を共通に電気
的に接続する共通リード線６、６が巻きつけられてい
る。
このようにコイル４及びコンデンサ３が基板２を挟んで
嵌入されている本体ケース１は、これらコイル４等と一
体に樹脂モールドされ、後述するように遅延線チツプと
して厚膜ICのプリント配線基板（第４図参照）に装着さ
れる。一方、この本体ケース１には、第３図に示すよう
に、カバーケース７、７が上方及び下方からサンドイツ
チ状に被着される。それらのカバーケース７、７は端子
ピン5,5′と対応する側面の所定の位置にピン挿入孔7a
が設けられ、この孔7aに端子ピンが挿入された状態で本
体ケースに固着されている。そして、カバーケース７、
７の孔7aが設けられた位置の側面には厚膜印刷により電
極８が設けられている。従つて、端子ピン５、５′と電
極８とは電気的に接触する。
嵌入されている本体ケース１は、これらコイル４等と一
体に樹脂モールドされ、後述するように遅延線チツプと
して厚膜ICのプリント配線基板（第４図参照）に装着さ
れる。一方、この本体ケース１には、第３図に示すよう
に、カバーケース７、７が上方及び下方からサンドイツ
チ状に被着される。それらのカバーケース７、７は端子
ピン5,5′と対応する側面の所定の位置にピン挿入孔7a
が設けられ、この孔7aに端子ピンが挿入された状態で本
体ケースに固着されている。そして、カバーケース７、
７の孔7aが設けられた位置の側面には厚膜印刷により電
極８が設けられている。従つて、端子ピン５、５′と電
極８とは電気的に接触する。
次に、本発明の電磁遅延線の使用態様を説明する。
先ず、厚膜ICのプリント配線基板９への装着について第
４図により説明する。即ち、コイル４及びコンデンサ３
が一体に樹脂モールドされた本体ケース１をカバーケー
ス７を被着せずに遅延線チツプとして用意する。そし
て、この本体ケース１から突出する端子ピン５、５′
を、プリント配線基板９の所定の配線パターンで設けた
スルホールに挿入し、導電ペーストを介して装着する。
このようにして装着されるコイル４及びコンデンサ３を
含む枠体から成る本体ケース１は、従来の遅延線ケース
のように底壁を有せず、しかも、コンデンサ３及びコイ
ル４が本体ケース１で保護されているので、別体のカバ
ーケースを被着する必要がなく、厚さ方向の高さが第１
図及び第２図に示すようにコイル４のボビン径と同一で
済み、従つて、コイル４及びコンデンサ３を直接プリン
ト配線基板９に取り付けたと同一の空間で基板９に本体
ケース１を遅延線チツプとして装着することができる。
４図により説明する。即ち、コイル４及びコンデンサ３
が一体に樹脂モールドされた本体ケース１をカバーケー
ス７を被着せずに遅延線チツプとして用意する。そし
て、この本体ケース１から突出する端子ピン５、５′
を、プリント配線基板９の所定の配線パターンで設けた
スルホールに挿入し、導電ペーストを介して装着する。
このようにして装着されるコイル４及びコンデンサ３を
含む枠体から成る本体ケース１は、従来の遅延線ケース
のように底壁を有せず、しかも、コンデンサ３及びコイ
ル４が本体ケース１で保護されているので、別体のカバ
ーケースを被着する必要がなく、厚さ方向の高さが第１
図及び第２図に示すようにコイル４のボビン径と同一で
済み、従つて、コイル４及びコンデンサ３を直接プリン
ト配線基板９に取り付けたと同一の空間で基板９に本体
ケース１を遅延線チツプとして装着することができる。
次に、DUAL−IN−LINE−TYPEのICパツケージへの組み込
みについて説明する。この場合には第３図に示すよう
に、本体ケース１にカバーケース７、７を被着して遅延
線を形成し、ICパツケージのプリント配線基板の所定の
配線パターン上に、下方のカバーケース７の電極８を導
電エポキシ、半田付け、半田デイツプ等により固着す
る。
みについて説明する。この場合には第３図に示すよう
に、本体ケース１にカバーケース７、７を被着して遅延
線を形成し、ICパツケージのプリント配線基板の所定の
配線パターン上に、下方のカバーケース７の電極８を導
電エポキシ、半田付け、半田デイツプ等により固着す
る。
このように、従来のピン状の端子に代えて板状の電極８
を基板に固着すると、基板から端子が突出することがな
いので、基板の両面をそのまま有効に利用できる。従つ
て、基板の集積化が画れるので、遅延線自体を小型化し
たと同一の効果を得ることができる。
を基板に固着すると、基板から端子が突出することがな
いので、基板の両面をそのまま有効に利用できる。従つ
て、基板の集積化が画れるので、遅延線自体を小型化し
たと同一の効果を得ることができる。
また、基板への装着に利用していないカバーケース７
（第３図中、上方のケース）に電極８を設けておくと、
このカバーケース７上に他の本発明遅延線を重ねて多段
にすることができるので、複数の本発明遅延線の組み合
わせから成る遅延特性の異なる遅延線が得られる。
（第３図中、上方のケース）に電極８を設けておくと、
このカバーケース７上に他の本発明遅延線を重ねて多段
にすることができるので、複数の本発明遅延線の組み合
わせから成る遅延特性の異なる遅延線が得られる。
ところで、上述の実施例において、本体ケース１に両カ
バーケース７、７若しくは一方のカバーケース７のみを
被着しても本体ケース１の厚さがそれほど増大せず、ま
た両カバーケース７、７を用いる場合には電極８を装着
に利用できるので、装着高さが小さくて済み、従つてそ
のまま厚膜ICに上述したように組み込むことができ、か
つ基板９の両面を利用できる。
バーケース７、７若しくは一方のカバーケース７のみを
被着しても本体ケース１の厚さがそれほど増大せず、ま
た両カバーケース７、７を用いる場合には電極８を装着
に利用できるので、装着高さが小さくて済み、従つてそ
のまま厚膜ICに上述したように組み込むことができ、か
つ基板９の両面を利用できる。
そして、カバーケース７には組み込むべき厚膜IC若しく
は前記ICパツケージに対応させて厚膜印刷により所定の
配線パターンを印刷できるので、汎用性を有する遅延線
を得ることが可能である。また、カバーケース自体に厚
膜ICのプリント配線基板の一部として厚膜印刷すること
もできる。尚、従来の遅延線では、有底の本体ケースを
有していたので、コイルからのリード線の引き出しを考
慮し、予め、プリント基板の両面にコイル及びコンデン
サを固着し、樹脂モールドした後に本体ケースに収納
し、然る後端子にコイルのリード線を巻きつけて作成す
る必要があつた。
は前記ICパツケージに対応させて厚膜印刷により所定の
配線パターンを印刷できるので、汎用性を有する遅延線
を得ることが可能である。また、カバーケース自体に厚
膜ICのプリント配線基板の一部として厚膜印刷すること
もできる。尚、従来の遅延線では、有底の本体ケースを
有していたので、コイルからのリード線の引き出しを考
慮し、予め、プリント基板の両面にコイル及びコンデン
サを固着し、樹脂モールドした後に本体ケースに収納
し、然る後端子にコイルのリード線を巻きつけて作成す
る必要があつた。
これに対して本発明遅延線では、本体ケース１が枠体か
ら形成され、コイル４のリード線4a、4bの引き出しを全
く考慮する必要がないので、コイル４、コンデンサ３及
び基板２を直接本体ケース１に嵌着してリード線4a、4b
を端子５、５′に巻きつけ、そのまま樹脂モールドする
ことにより作成することができる。従つて、本発明遅延
線は従来と比べてその作成も容易である。
ら形成され、コイル４のリード線4a、4bの引き出しを全
く考慮する必要がないので、コイル４、コンデンサ３及
び基板２を直接本体ケース１に嵌着してリード線4a、4b
を端子５、５′に巻きつけ、そのまま樹脂モールドする
ことにより作成することができる。従つて、本発明遅延
線は従来と比べてその作成も容易である。
第５図には本発明の他の実施例が示されている。
この実施例では、本体ケース１の枠部1a、1aに、複数の
電極10が厚膜印刷により設けられ、各電極10には、コイ
ル４から延びるリード線4b及び共通リード線６がそれぞ
れハンダ付けされている。この実施例のコイル４及びコ
ンデンサ３を含み樹脂モールドされている本体ケース１
を、厚膜ICのプリント配線基板９に前記電極10を介して
遅延線チツプとして装着すると、基板９の両面をそのま
ま利用することができ、又装着高さが極めて小さくな
る。
電極10が厚膜印刷により設けられ、各電極10には、コイ
ル４から延びるリード線4b及び共通リード線６がそれぞ
れハンダ付けされている。この実施例のコイル４及びコ
ンデンサ３を含み樹脂モールドされている本体ケース１
を、厚膜ICのプリント配線基板９に前記電極10を介して
遅延線チツプとして装着すると、基板９の両面をそのま
ま利用することができ、又装着高さが極めて小さくな
る。
尚、本体ケース１はセラミツクの他に耐熱性270℃以上
のメタリツク可能な樹脂から形成するようにしてもよ
い。また、カバーケース７をセラミツク、樹脂若しくは
金属のいずれかから形成すると、周辺回路による電気、
磁気的影響から遅延線を保護することができる。
のメタリツク可能な樹脂から形成するようにしてもよ
い。また、カバーケース７をセラミツク、樹脂若しくは
金属のいずれかから形成すると、周辺回路による電気、
磁気的影響から遅延線を保護することができる。
第６図は本発明の遅延線を積層して使用する実施例を示
す。上方のブロツクの断面Ｌ字状の電極11の底面と下方
のブロツクの方形の電極にがそれぞれ導電ペースト等に
より電気接続され一体化される。この形状のものは何層
にも重ね合せができる。
す。上方のブロツクの断面Ｌ字状の電極11の底面と下方
のブロツクの方形の電極にがそれぞれ導電ペースト等に
より電気接続され一体化される。この形状のものは何層
にも重ね合せができる。
第７図は、本体ケース１の内側にコイル13を定位置にセ
ツトできるような凹凸部14を設けたものである。本体ケ
ース１がコイル13のサイズに対して正確な寸法で製造で
きれば、この凹凸部14は単に本体ケース１の内側面から
突出した凸起でもコイル13の位置決め効果を有する。
ツトできるような凹凸部14を設けたものである。本体ケ
ース１がコイル13のサイズに対して正確な寸法で製造で
きれば、この凹凸部14は単に本体ケース１の内側面から
突出した凸起でもコイル13の位置決め効果を有する。
（発明の効果） 本発明によれば、コイル及びコンデンサが収納される本
体ケースを枠体から形成し、この本体ケースに導電部を
設けると共に必要に応じてカバーケースを被着すること
で、本体ケースの厚さがほぼコイルのボビンの直径と同
一の小型の遅延線を作成することができ、小型の遅延線
チツプとして厚膜ICのプリント配線基板に容易に組み込
むことができる。
体ケースを枠体から形成し、この本体ケースに導電部を
設けると共に必要に応じてカバーケースを被着すること
で、本体ケースの厚さがほぼコイルのボビンの直径と同
一の小型の遅延線を作成することができ、小型の遅延線
チツプとして厚膜ICのプリント配線基板に容易に組み込
むことができる。
第１図及び第２図は本発明に係る電磁遅延線の正面図と
平面図、第３図は本発明の遅延線にカバーケースを被着
して示す側面図、第４図は本発明遅延線の使用態様を示
す部分斜視図、第５、６、７図は本発明遅延線の他の実
施例を示す部分斜視図である。 １……本体ケース ２……プリント基板 ３……コンデンサ ４……コイル ５、５′……端子ピン ７……カバーケース ８、10……電極 ９……プリント配線基板
平面図、第３図は本発明の遅延線にカバーケースを被着
して示す側面図、第４図は本発明遅延線の使用態様を示
す部分斜視図、第５、６、７図は本発明遅延線の他の実
施例を示す部分斜視図である。 １……本体ケース ２……プリント基板 ３……コンデンサ ４……コイル ５、５′……端子ピン ７……カバーケース ８、10……電極 ９……プリント配線基板
Claims (1)
- 【請求項１】枠体で構成されそれ自身の少なくとも一側
面部に厚さ方向に貫通する複数の外部接続用の導電部が
設けられ、枠体内にコイル及びコンデンサが水平方向に
並列に収納され、これらコイル及びコンデンサからのリ
ード線を前記導電部に接続してなる本体ケースを備え、
この本体ケースの上面又は下面の少なくともとどちらか
一方の面に、板状部材で構成され、前記導電部上に配さ
れる部分の上面及び側面にかかる部分に、当該導電部と
接続されるＬ字形状の電極を形成したカバーケースを被
着したことを特徴とする電磁遅延線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6901883A JPH07114339B2 (ja) | 1983-04-19 | 1983-04-19 | 電磁遅延線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6901883A JPH07114339B2 (ja) | 1983-04-19 | 1983-04-19 | 電磁遅延線 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59194527A JPS59194527A (ja) | 1984-11-05 |
| JPH07114339B2 true JPH07114339B2 (ja) | 1995-12-06 |
Family
ID=13390424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6901883A Expired - Lifetime JPH07114339B2 (ja) | 1983-04-19 | 1983-04-19 | 電磁遅延線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114339B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2529378Y2 (ja) * | 1989-07-14 | 1997-03-19 | 株式会社トーキン | 表面実装型ノイズフィルタ |
-
1983
- 1983-04-19 JP JP6901883A patent/JPH07114339B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59194527A (ja) | 1984-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685895B2 (en) | Power module with lead component and manufacturing method thereof | |
| US4506238A (en) | Hybrid circuit device | |
| US6373714B1 (en) | Surface mounting part | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| US5352925A (en) | Semiconductor device with electromagnetic shield | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるｉｃパッケージ | |
| US4630170A (en) | Decoupling capacitor and method of manufacture thereof | |
| US4345300A (en) | Recessed circuit module | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JPH07114339B2 (ja) | 電磁遅延線 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| US20200267840A1 (en) | Switching device and electronic device | |
| JPH0419788Y2 (ja) | ||
| US4622619A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPH0624136Y2 (ja) | 接続端子 | |
| JPH042478Y2 (ja) | ||
| CN211606932U (zh) | 电子电路 | |
| JP2571389B2 (ja) | 積層型混成集積回路部品 | |
| JPH0458189B2 (ja) | ||
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JP2711116B2 (ja) | 磁気抵抗素子 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2548871Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0661415A (ja) | 電子回路装置およびその製造方法 |