JPS59194527A - 電磁遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、電磁遅延線に関し、更には厚膜ＩＣのプリン
ト配線基板に遅延線チップとして装着するのに好適な電
磁遅延線に関する。

（発明の技術的背景） 近年、電磁遅延線は、高集積化に対応して小型化され、
例えばＤＵＡＬ−ＩＮ−ＬＩＮＥ−ＴＹＰＥのＩＣパッ
ケージ等に組み込貰れ、用いられることが多くなってい
る。そして、最近では更に高集積化が進んでいることか
ら、厚膜ＩＣのプリント配線基板等に装着可能な更に小
型化された電磁遅延線が要望されてきている。

（背景技術の問題点） しかし、コイル、コンデンサ及び端子ビンを含む従来の
電磁遅延線では、構造上その小型化に限界があり、また
技術的にも非常に困難性を伴なう。

（発明の目的） 本発明の目的は、厚膜ＩＣのプリント配線基板であって
も実質的に小型化して装着することができる電磁遅延線
を提供することにある。

（発明の概要） 本発明は、コイル及びコンデンサが収納される本体ケー
スを従来の有底のケースではなく枠体から形成し、この
枠体に拳子ビン若しくはメタライズされて成る電極を設
けてコイル及びコンデンサを含む遅延線チップを構成し
、厚膜ＩＣのプリント配線基板にはこのコイル及びコン
デンサのみを直接装着したと同様の遅延線チク１ｔ−装
着し、通常の遅延線として用いる場合には前記枠体から
成る本体ケースにカバーケースを被着し、ＩＣパッケー
ジ等に組み込むことを特徴とする。

（発明の実施例） 以下、不発明の実施例を図面を参照して説明する。

不発明に係る電磁遅延線は、第１図及び第２図に示すよ
うに、本体ケース１を備えている。

この本体ケース１には、プリント基板２の一方の而に固
着されている複数のコンデンサ３及び基板２の他方の面
に固着されている複数のコイル４が基板２と共に収納さ
れている。コンデンサ３はチップコンデンサ若しくはブ
ロックコンデンサから成り、上面の電極３ａにコイル４
から延びるリード線４ａがハンダ付は等によシ固着場れ
ている。

本体ケース１はセラシラ夛から成る枠体から形成されて
おり、底部を有していない。この本体ケース１のコイル
４側の長手方向に沿った枠部１ａＫは、導電部としての
複数の端子ピン５がケース１の厚さ方向に貫通され、ま
たコンデンサ３側の長手方向に沿った枠部１ａの両端側
には一対の端子ピン５′が同様に貫通されている。

各端子ピン５の突出部にはコイル４から延びる他のリー
ド線４ｂが巻きつけられ、一対の端子ピン５′の突出部
にはプリント基板２を介して各コンデンサ３を共通に電
気的に接続する共通リード線６．６が巻きつけられてい
る。

このようにコイル４及びコンデンサ３が基板２を挾んで
嵌入されている本体ケース１は、これらコイル４等と一
体に樹脂モールドされ、後述するように遅延線チップと
して厚膜ＩＣのプリント配線基板（第４図参照）Ｋ装着
される。一方、この本体ケース１には、第３図に示すよ
うに、カバーケース１．１が上方及び下方からサンドイ
ッチ状に被着される。これらのカバーケア、７は端子ピ
ン５．５′と対応する位置にピン挿入孔７ａが設けられ
、この孔７ａＫ端子ピンが挿入された状態で本体ケース
に同着されている。そして、カバーケース７．１の孔７
ａ位置には厚膜印刷によ！１ｌＮＩＬ極８が設けられて
いる。従って、端子ピン５．５′と電１極８とは電気的
に接触する。

次に、不発明の電磁遅延線の使用態様を説明するＯ 先ず、厚膜ＩＣのプリント配線基板９への装着について
第４図により説明する１、即ち、コイル４及びコンデン
サ３が一体に樹脂モールドされた本体ケース１をカバー
ケース７を被着せずに遅延線チップとして用意する、そ
して、この本体ケース１から突出する端子ピン５．５”
ｋ、プリント配線基板９の所定の配線パターンで設けた
スルホールに挿入し、導電ペーストラ介して装着する。

このようにして装着されるコイル４及びコンデンサ３を
含む枠体から成る本体ケース１は、従来の遅延線のケー
スのように底壁を有せず、またカッく一ケースＴが被着
されていないので、厚さ方向の高さが第１図及び第２図
に示すようにコイル４のボビン径と同一で済み、従って
、フィル４及びコンデンサ３を直接プリント配線基板９
に取り付けたと同一の空間で基板９に本体ケース１を遅
延線チップとして装着することができる。

次に、ＤＵＡＬ−ＩＮ−ＬＩＮＥ−ＴＹＰＥのＩＣパッ
ケージへの組み込みについて説明する。この場合には＄
３図に示すように、本体ケース１に力／（−ケース７．
７ｔ−被着して遅延線を形成し、工Ｃ）（ツケージのプ
リント配線基板の所定の配線）（ターン上に、下方のカ
バーケース１の電極８を導電エポキシ、半田付け、半田
ディップ等により固着する。

このように、従来のビン状の端子に代えて板状の電極８
を基板に固着すると、基板から端子が突出することがな
いので、基板の両面をそのまま有効に利用できる。従っ
て、基板の集積化が画れるので、遅延線自体を小型化し
たと同一の効果を得ることができる。

また、基板への装着に利用していないカバーケースＴ（
第３図中、上方のケース）に電極８を設けておくと、こ
のカバーケース１上に他の不発明遅延線を重ねて多段に
することができるので、複数の本発明遅延線の組み合わ
せから成る遅延特性の異なる遅延線が得られる。

ところで、上述の実施例において　不休ケース１に両力
バーケース７．７若しくは一方のカバーケースＴのみを
被着しても本体ケース１の厚さがそれほど増大せず、ま
几両カバーケース７．７に用いる場合には電極８ｔ−装
着に利用できるので、装着高さが小さくて済み、従って
そのまま厚膜ＩＣに上述したように組み込むことができ
、かつ基板９の両面を利用できる。

そして、カバーケースＴには組み込むべき厚膜ＩＣ若し
くは前記ＩＣパッケージに対応させて厚膜印刷により所
定の配線パターンを印刷できるので、汎用性を有する遅
延ＩＩＩを得ることが可能である。また、カバーケース
自体に厚膜ＩＣのプリント配線基板の一部として厚膜印
刷することもてきる。尚、従来の遅延線では、有底の本
体ケースを有していたので、コイルからのリード線の引
き出しを考慮し、予め、プリント基板の両面にコイル及
びコンデンサを固着し、樹脂モールドした後に本体ケー
スに収納し、然る後端子にコイルのリード線を巻きつけ
て作成する必要があった。

これに対して本発明遅延線では、本体ケース１が枠体か
ら形成され、コイル４のリード線４ａ。

４ｂの引き出Ｌｔ全く考慮する必要がないので、コイル
４、コンデンサ３及び基板２を直接本体ケース１に嵌着
してリード線４ａ、４ｂを端子５．５′に巻きつけ、そ
のまま樹脂モールドすることによシ作成することができ
る。従って、本発明遅延線は従来と比べてその作成も容
易である。

第５図には不発明の他の実施例が示されている。

この実施例では、本体ケース１０枠部１ａ、１ａに、複
数の電極１０が厚膜印刷により設は−られ、各電極１０
には、コイル４から延びるリード線４ｂ及び共通リード
線６がそれぞれハンダ付けされている。この実施例のコ
イル４及びコンデンサ３を含み樹脂モールドされている
不休ケース１を、厚膜ＩＣのプリント配線基板９に前記
電極１Ｇ’を介して遅延線チップとして装着すると、基
板９の両面をそのまま利用することができ、又装着高さ
が極めて小さくなる。□ 尚、不休ケース１はセラミックの外に耐熱性２７０℃以
上のメタリック可能な樹脂から形成するようにしてもよ
い。また、カバーケース１をセラミック、樹脂若しくは
金属のいずれかから形成すると、周辺回路による電気、
磁気的影響から遅延線を保護することができる。

第６図は本発明の遅延線を積層して使用する実施例を示
す。上方のブロックの断面り字状の電極１１の底面と下
方のブロックの方形の電極にかそれぞれ導電ペースト等
により電気接続され一体化される。この形状のものは何
層にも重ね合せができる。

第７図は、本体ケース１の内側にコイル１３を定位置に
セットできるような凹凸部１４を設けたものである。本
体ケース１がコイル１３のサイズに対して正確な寸法で
製造できれば、この凹凸部１４は単に本体ケース１の内
側面から突出した凸起でもコイル１３の位置決め効果を
有する。

（発明の効果） 本発明によれば、コイル及びコンデンサが収納される本
体ケースを枠体から形成し、この本体ケースに導電部を
設けると共に必要に応じてカバーケースを被着すること
で、本体ケースの厚さがほぼコイルのボビンの直径と同
一の小型の遅延線を作成することができ、従ってカバー
ケースを有し又は有しない遅延線チップとして厚膜ＩＣ
でおっても容易に組み込むことができる。

また、カバーケースに本体ケースの導電部と電気的に接
触する電極を設けることで、この電極を介してプリント
配線基板に遅延ａｔ装着できるので、基板の両面を有効
に利用することができ、かつ装着高が小さくて済む。こ
の結果、ＩＣパツケー′ジ等の高集積化を画ることか可
能になる。

【図面の簡単な説明】

第１図及び第２図は不発明に係る電磁遅延線の正面図と
平面図、第３図は本発明の遅延線にカバーケースを被着
して示す側ｉｆｉ図、＃！４図は不発明遅延線の使用態
様を示す部分斜視図、第５．６．７図は本発明遅延線の
他の実施例を示す部分斜視図である。 １・・・・・・・・−・・・・・・・・・・−・・・本
体ケース２・・・・・−・・・・・−・・・・・・・・
・・・プリント基板３・・・・・−・・・・・・・・・
・・・・・・・・コンデンサ４・・・・・・・・・・・
−・・・・・・・・・−・コイル５．５′・・・・・−
・・・・・・・・・・・端子ビン７・・・・・・・・・
・・・・・・・・・・・・・・・カバーケース８、′１
０・・・・・・・・・・・・・・・電極９・・・・・−
・・・・・・・・・・・・・・・・・プリント配線基板
第１図 第２＠ 第３図 第４ＷＡ 第５図 ｊｌ１５’　図

Claims (1)

1. 【特許請求の範囲】 １、コイル及びコンデンサが収納され、該コイル及びコ
   ンデンサを含む単体として遅延線チップ管形成すべく、
   枠部に前記コイル及びコンデンサからのリード線が電気
   的に接続される導電部が設けられている枠体から成る本
   体ケースと、該本体ケースと別体でかつ該本体ケースに
   必要に応じて被着されるカバーケースとを備えることｔ
   −％舞とする電磁遅延線。 ２゜前配導電部はメタライズされて成る電極であること
   を特徴とする特許請求の範囲第１項に記載の電磁遅延線
   。 ３、前記カバーケースには、前記導電部と電気的に接続
   される電極がメタライズされていることを特徴とする特
   許請求の範囲第１項に記載の電磁遅延線。