JPH07113880B2 - セクタアドレスカウンタ - Google Patents
セクタアドレスカウンタInfo
- Publication number
- JPH07113880B2 JPH07113880B2 JP63079081A JP7908188A JPH07113880B2 JP H07113880 B2 JPH07113880 B2 JP H07113880B2 JP 63079081 A JP63079081 A JP 63079081A JP 7908188 A JP7908188 A JP 7908188A JP H07113880 B2 JPH07113880 B2 JP H07113880B2
- Authority
- JP
- Japan
- Prior art keywords
- sector
- read
- circuit
- crc
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報記録再生装置に利用する。特に、ドライブ
装置とコントロール装置とのインタフェース手段に関す
る。
装置とコントロール装置とのインタフェース手段に関す
る。
本発明は、情報記録再生装置のハードウェアセクタアド
レスカウンタにおいて、 セクタトップパルスによる計数に加えて、リードしたID
（識別）セクタアドレスとIDCRCチェック結果とで常に
カウンタを更新することにより、 スビンドルモータの回転変動によるカウンタの乱れを防
止することができるようにしたものである。
レスカウンタにおいて、 セクタトップパルスによる計数に加えて、リードしたID
（識別）セクタアドレスとIDCRCチェック結果とで常に
カウンタを更新することにより、 スビンドルモータの回転変動によるカウンタの乱れを防
止することができるようにしたものである。
一般に情報記録再生装置では、データアドレス情報とし
てドライブ装置からリードしたIDのトラックアドレス
と、セクタアドレスと、装置内でハード的に作ったハー
ドウェアセクタアドレスとをコントロール装置に転送し
ているが、従来のハードウェアセクタアドレスカウンタ
では、カウンタの初期値設定をリードしたIDの現在セク
タアドレスをCRCのチェック結果を基にCPUがセットし、
その後は一つのセクタの先頭位置を示すセクタ先頭タイ
ミングパルス信号（Ｇ）を発生するセクタタイミング発
生回路から出力されるセクタ先頭タイミングであるセク
タトップパルスでカウントアップを行っていた。
てドライブ装置からリードしたIDのトラックアドレス
と、セクタアドレスと、装置内でハード的に作ったハー
ドウェアセクタアドレスとをコントロール装置に転送し
ているが、従来のハードウェアセクタアドレスカウンタ
では、カウンタの初期値設定をリードしたIDの現在セク
タアドレスをCRCのチェック結果を基にCPUがセットし、
その後は一つのセクタの先頭位置を示すセクタ先頭タイ
ミングパルス信号（Ｇ）を発生するセクタタイミング発
生回路から出力されるセクタ先頭タイミングであるセク
タトップパルスでカウントアップを行っていた。
このような従来のハードウェアセクタアドレスカウンタ
は、初期値設定をリードしたIDの現在セクタアドレスを
CRCのチェック結果を基にCPUがセットし、その後は一つ
のセクタの先頭位置を示すセクタ先頭タイミングパルス
信号（Ｇ）を発生するセクタタイミング発生回路より出
力されるセクタ先頭タイミングであるセクタトップパル
スでカウントアップを行っていたので、スピンドルモー
タの回転変動によりセクタトップパルスが実際のリード
データフォーマットに比べ許容誤差以上にずれたりまた
出力されなかったりすることがあると、カウンタが乱さ
れ、上位装置に転送するハードウェアセクタアドレスが
狂う欠点がある。
は、初期値設定をリードしたIDの現在セクタアドレスを
CRCのチェック結果を基にCPUがセットし、その後は一つ
のセクタの先頭位置を示すセクタ先頭タイミングパルス
信号（Ｇ）を発生するセクタタイミング発生回路より出
力されるセクタ先頭タイミングであるセクタトップパル
スでカウントアップを行っていたので、スピンドルモー
タの回転変動によりセクタトップパルスが実際のリード
データフォーマットに比べ許容誤差以上にずれたりまた
出力されなかったりすることがあると、カウンタが乱さ
れ、上位装置に転送するハードウェアセクタアドレスが
狂う欠点がある。
本発明はこのような欠点を除去するもので、信頼性の高
いハードウェアセクタアドレスを上位装置に転送するこ
とができるセクタアドレスカウンタを提供することを目
的とする。
いハードウェアセクタアドレスを上位装置に転送するこ
とができるセクタアドレスカウンタを提供することを目
的とする。
本発明は、情報記録再生装置のドライブ部と制御部との
間の経路に挿入され、一つのセクタの先頭位置を示すセ
クタ先頭タイミングパルス信号（Ｇ）を発生するセクタ
タイミング発生回路（５）と、セクタ先頭タイミングパ
ルス信号を計数するカウンタ回路（６）とを備えたセク
タアドレスカウンタにおいて、上記ドライブ装置から到
来するリードバイトデータに含まれるID情報のCRC検査
を行い、検査合格時にCRC合格パルス信号を生成するCRC
チェック回路（４）を備え、上記カウンタ回路は、CRC
合格パルス信号に応じてリードバイトデータから取込ん
だリードバイトデータから取込んだリードセクタアドレ
スをロードして計数値を更新する手段を有することを特
徴とする。
間の経路に挿入され、一つのセクタの先頭位置を示すセ
クタ先頭タイミングパルス信号（Ｇ）を発生するセクタ
タイミング発生回路（５）と、セクタ先頭タイミングパ
ルス信号を計数するカウンタ回路（６）とを備えたセク
タアドレスカウンタにおいて、上記ドライブ装置から到
来するリードバイトデータに含まれるID情報のCRC検査
を行い、検査合格時にCRC合格パルス信号を生成するCRC
チェック回路（４）を備え、上記カウンタ回路は、CRC
合格パルス信号に応じてリードバイトデータから取込ん
だリードバイトデータから取込んだリードセクタアドレ
スをロードして計数値を更新する手段を有することを特
徴とする。
カウンタ回路は、セクタ先頭タイミングパルスによりカ
ウントアップされ、さらに、CRC合格パルス信号でリー
ドセクタアドレスがロードされて更新される場合と、セ
クタ先頭タイミングパルスによりカウントアップされた
が、CRCチェックが不合格であるためにCRC合格パルス信
号が与えられず、したがって更新されない場合と、スピ
ンドルモータの回転変動を想定してセクタ先頭タミング
パルスが与えられず、したがってカウントアップされな
いが、CRCチェック結果が合格であるためにCRC合格パル
ス信号が与えられ、この信号によりハードセクタアドレ
スがロードされて更新される場合とがある。
ウントアップされ、さらに、CRC合格パルス信号でリー
ドセクタアドレスがロードされて更新される場合と、セ
クタ先頭タイミングパルスによりカウントアップされた
が、CRCチェックが不合格であるためにCRC合格パルス信
号が与えられず、したがって更新されない場合と、スピ
ンドルモータの回転変動を想定してセクタ先頭タミング
パルスが与えられず、したがってカウントアップされな
いが、CRCチェック結果が合格であるためにCRC合格パル
ス信号が与えられ、この信号によりハードセクタアドレ
スがロードされて更新される場合とがある。
以下、本発明の一実施例について図面を参照して説明す
る。第１図はこの実施例の構成図であり、第２図はこの
実施例の動作を示すタイミングチャートである。
る。第１図はこの実施例の構成図であり、第２図はこの
実施例の動作を示すタイミングチャートである。
この実施例は、第１図に示すように、リードデータから
ID同期パターンを検出する同期検出回路１と、リードデ
ータを復調する復調回路２と、この復調回路２により復
調され転送されたリードデータのうちIDのセクタアドレ
ス情報を記憶するセクタレジスタ回路３と、IDのCRCチ
ェックを行うCRCチェック回路４と、１セクタの先頭位
置を示すセクタ先頭タイミングパルス信号（Ｇ）を発生
するセクタタイミング発生回路５と、セクタタイミング
発生回路５から出力されるパルスをカウントするカウン
タ回路６とを備える。すなわち、この実施例は、情報記
録再生装置のドライブ部と制御部との間の経路に挿入さ
れ、一つのセクタ中のタイミングを予測的に規定するセ
クタ先頭タイミングパルス信号を発生するセクタタイミ
ング発生回路５と、セクタ先頭タイミングパルス信号を
計数するカウンタ回路６と、上記ドライブ装置から到来
するリードバイトデータに含まれるID情報のCRC検査を
行い、検査合格時にCRC合格パルス信号を生成するCRCチ
ェック回路４を備え、カウンタ回路６は、CRC合格パル
ス信号に応じてリードバイトデータから取込んだリード
セクタアドレスをロードして計数値を更新する手段を有
する。
ID同期パターンを検出する同期検出回路１と、リードデ
ータを復調する復調回路２と、この復調回路２により復
調され転送されたリードデータのうちIDのセクタアドレ
ス情報を記憶するセクタレジスタ回路３と、IDのCRCチ
ェックを行うCRCチェック回路４と、１セクタの先頭位
置を示すセクタ先頭タイミングパルス信号（Ｇ）を発生
するセクタタイミング発生回路５と、セクタタイミング
発生回路５から出力されるパルスをカウントするカウン
タ回路６とを備える。すなわち、この実施例は、情報記
録再生装置のドライブ部と制御部との間の経路に挿入さ
れ、一つのセクタ中のタイミングを予測的に規定するセ
クタ先頭タイミングパルス信号を発生するセクタタイミ
ング発生回路５と、セクタ先頭タイミングパルス信号を
計数するカウンタ回路６と、上記ドライブ装置から到来
するリードバイトデータに含まれるID情報のCRC検査を
行い、検査合格時にCRC合格パルス信号を生成するCRCチ
ェック回路４を備え、カウンタ回路６は、CRC合格パル
ス信号に応じてリードバイトデータから取込んだリード
セクタアドレスをロードして計数値を更新する手段を有
する。
次に、この実施例の動作を説明する。リードデータＡに
基づき同期検出回路１でID同期パターン検出が行われ、
ID同期パルスＢが出力される。復調回路２はID同期パル
スＢを基準としリードデータＡを復調してリードバイト
データＣを出力する。セクタレジスタ回路３はID同期パ
ルスＢを基準としリードバイトデータＣのリードID情報
のうちセクタアドレスを取り込むと同時にリードセクタ
アドレスＤを出力する。また、CRCチェック回路４はID
同期パルスＢを基準としリードバイトデータＣのリード
ID情報のCRCチェックを行い、そのチェックの結果とし
てCRC合格であればCRC合格パルスＥを出力し、CRC不合
格であればCRC合格パルスＥを出力しない。カウンタ回
路６はリードセクタアドレスＤをデータとし、CRC合格
パルスＥをロードエネイブル信号としてCRCチェック結
果が合格のときにリードセクタアドレスＤをロードす
る。一方、セクタタイミング発生回路５はID同期パルス
Ｂを基準としてシステムバイトクロックＦをカウント
し、リードデータＡのセクタ先頭位置を示すセクタトッ
プパルスＧを出力する。カウンタ回路６はセクタトップ
パルスＧをクロックとしてカウントアップする。カウン
ト回路６はハードウェアセクタアドレスＨを出力し、図
外のコントロール装置に転送する。
基づき同期検出回路１でID同期パターン検出が行われ、
ID同期パルスＢが出力される。復調回路２はID同期パル
スＢを基準としリードデータＡを復調してリードバイト
データＣを出力する。セクタレジスタ回路３はID同期パ
ルスＢを基準としリードバイトデータＣのリードID情報
のうちセクタアドレスを取り込むと同時にリードセクタ
アドレスＤを出力する。また、CRCチェック回路４はID
同期パルスＢを基準としリードバイトデータＣのリード
ID情報のCRCチェックを行い、そのチェックの結果とし
てCRC合格であればCRC合格パルスＥを出力し、CRC不合
格であればCRC合格パルスＥを出力しない。カウンタ回
路６はリードセクタアドレスＤをデータとし、CRC合格
パルスＥをロードエネイブル信号としてCRCチェック結
果が合格のときにリードセクタアドレスＤをロードす
る。一方、セクタタイミング発生回路５はID同期パルス
Ｂを基準としてシステムバイトクロックＦをカウント
し、リードデータＡのセクタ先頭位置を示すセクタトッ
プパルスＧを出力する。カウンタ回路６はセクタトップ
パルスＧをクロックとしてカウントアップする。カウン
ト回路６はハードウェアセクタアドレスＨを出力し、図
外のコントロール装置に転送する。
第２図に示すように、Ｎセクタでは、セクタトップパル
スＧによりカウンタ回路６がカウントアップし、さらに
CRC合格パルスＥによりリードセクタアドレスＤがカウ
ンタ回路６にロードされてカウンタ回路６が更新され
る。Ｎ＋１セクタでは、セクタトップパルスＧによりカ
ウンタ回路６がカウントアップしたが、CRCチェックの
結果が不合格であるので、CRC合格パルスＥが出力され
ずにカウンタは更新されない。Ｎ＋２セクタでは、スピ
ンドルモータの回転変動を想定してセクタトップパルス
Ｇが出力されないのでカウンタ回路６はカウントアップ
されないが、CRCチェックの結果が合格であるのでCRC合
格パルスＥが出力され、リードセクタアドレスＤがカウ
ンタ回路６にロードされてカインタが更新される。
スＧによりカウンタ回路６がカウントアップし、さらに
CRC合格パルスＥによりリードセクタアドレスＤがカウ
ンタ回路６にロードされてカウンタ回路６が更新され
る。Ｎ＋１セクタでは、セクタトップパルスＧによりカ
ウンタ回路６がカウントアップしたが、CRCチェックの
結果が不合格であるので、CRC合格パルスＥが出力され
ずにカウンタは更新されない。Ｎ＋２セクタでは、スピ
ンドルモータの回転変動を想定してセクタトップパルス
Ｇが出力されないのでカウンタ回路６はカウントアップ
されないが、CRCチェックの結果が合格であるのでCRC合
格パルスＥが出力され、リードセクタアドレスＤがカウ
ンタ回路６にロードされてカインタが更新される。
本発明は、以上説明したように、カウンタをセクタトッ
プパルスでカウントアップするのに加え、リードしたID
セクタアドレスとIDCRCチェック結果とで常にカウンタ
を更新するので、上位装置に転送するハードウェアセク
タアドレスの信頼性を向上することができる効果があ
る。
プパルスでカウントアップするのに加え、リードしたID
セクタアドレスとIDCRCチェック結果とで常にカウンタ
を更新するので、上位装置に転送するハードウェアセク
タアドレスの信頼性を向上することができる効果があ
る。
第１図は本発明実施例の構成を示すブロック構成図。 第２図は本発明実施例の動作を示すタイミングチャー
ト。 １……同期検出回路、２……復調回路、３……セクタレ
ジスタ回路、４……CRCチェック回路、５……セクタタ
イミング発生回路、６……カウンタ回路、Ａ……リード
データ、Ｂ……ID同期パルス、Ｃ……リードバイトデー
タ、Ｄ……リードセクタアドレス、Ｅ……CRC合格パル
ス、Ｆ……システムバイトクロック、Ｇ……セクタトッ
プパルス、Ｈ……ハードウェアセクタアドレス。
ト。 １……同期検出回路、２……復調回路、３……セクタレ
ジスタ回路、４……CRCチェック回路、５……セクタタ
イミング発生回路、６……カウンタ回路、Ａ……リード
データ、Ｂ……ID同期パルス、Ｃ……リードバイトデー
タ、Ｄ……リードセクタアドレス、Ｅ……CRC合格パル
ス、Ｆ……システムバイトクロック、Ｇ……セクタトッ
プパルス、Ｈ……ハードウェアセクタアドレス。
Claims (1)
- 【請求項１】情報記録再生装置のドライブ部と制御部と
の間の経路に挿入され、 一つのセクタの先頭位置を示すセクタ先頭タイミングパ
ルス信号（Ｇ）を発生するセクタタイミング発生回路
（５）と、 セクタ先頭タイミングパルス信号を計数するカウンタ回
路（６）と を備えたセクタアドレスカウンタにおいて、 上記ドライブ装置から到来するリードバイトデータに含
まれるID情報のCRC検査を行い、検査合格時にCRC合格パ
ルス信号を生成するCRCチェック回路（４）を備え、 上記カウンタ回路は、CRC合格パルス信号に応じてリー
ドバイトデータから取込んだリードバイトデータから取
込んだリードセクタアドレスをロードして計数値を更新
する手段を有する ことを特徴とするセクタアドレスカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079081A JPH07113880B2 (ja) | 1988-03-31 | 1988-03-31 | セクタアドレスカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079081A JPH07113880B2 (ja) | 1988-03-31 | 1988-03-31 | セクタアドレスカウンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251222A JPH01251222A (ja) | 1989-10-06 |
| JPH07113880B2 true JPH07113880B2 (ja) | 1995-12-06 |
Family
ID=13679944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079081A Expired - Lifetime JPH07113880B2 (ja) | 1988-03-31 | 1988-03-31 | セクタアドレスカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07113880B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111075A (ja) * | 1994-10-11 | 1996-04-30 | Sony Corp | 補間アドレス生成装置及び補間アドレス生成方法 |
-
1988
- 1988-03-31 JP JP63079081A patent/JPH07113880B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01251222A (ja) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0176651B1 (ko) | 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 | |
| JPH07113880B2 (ja) | セクタアドレスカウンタ | |
| WO1992000589A1 (en) | Read/write control for disk drive | |
| EP0392382A2 (en) | Error correction control apparatus | |
| EP0251274A2 (en) | A recording/reproducing system for a magnetic recording medium | |
| JPS6117271A (ja) | 光デイスク装置 | |
| JPH01143082A (ja) | 磁気デイスク装置のアドレスマーク検出回路 | |
| JP4020042B2 (ja) | 磁気テープ装置及びその制御方法 | |
| JP2581042B2 (ja) | スキユ−補正回路 | |
| JPS5847057B2 (ja) | 磁気ディスク制御装置 | |
| JP2756114B2 (ja) | ディジタルテープレコーダ | |
| JPS59180577U (ja) | 時間軸補正装置 | |
| JP2745618B2 (ja) | ヘッド再位置付け方法 | |
| JPS63177374A (ja) | スキユ−補正回路 | |
| KR930008151B1 (ko) | 디스크 제어장치 | |
| JP2628744B2 (ja) | サブコード再生装置 | |
| JPH113574A (ja) | 記憶装置及びその記憶媒体 | |
| JPH04349276A (ja) | 時間軸補正装置 | |
| JPH0646505B2 (ja) | 磁気バブルメモリシステム | |
| JPS554757A (en) | Error control system of memory unit | |
| JPH0786806B2 (ja) | デイスク制御装置 | |
| JPS6214379A (ja) | 磁気デイスク装置 | |
| JPH0235605A (ja) | 磁気ストライプ読み取り方式 | |
| JPS5487514A (en) | Magnetic disc apparatus | |
| JPH0254582B2 (ja) |