JPH0646505B2 - 磁気バブルメモリシステム - Google Patents
磁気バブルメモリシステムInfo
- Publication number
- JPH0646505B2 JPH0646505B2 JP58069945A JP6994583A JPH0646505B2 JP H0646505 B2 JPH0646505 B2 JP H0646505B2 JP 58069945 A JP58069945 A JP 58069945A JP 6994583 A JP6994583 A JP 6994583A JP H0646505 B2 JPH0646505 B2 JP H0646505B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- magnetic bubble
- bubble memory
- error
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はエラー訂正機能を備えた磁気バブルメモリシス
テムに係わり、特に磁気バブルメモリ装置からの読み出
しデータに誤りが生じた場合のデータ解析に好適な磁気
バブルメモリシステムに関するものである。
テムに係わり、特に磁気バブルメモリ装置からの読み出
しデータに誤りが生じた場合のデータ解析に好適な磁気
バブルメモリシステムに関するものである。
従来の磁気バブルメモリシステムにおいては、読み出し
データ中に例えば１ビツトの誤りが検出されると、自動
的にエラー訂正が行なわれる。しかしながら、このデー
タエラーが磁気バブルメモリ装置のどのマイナループで
生じたものかは不明である場合、磁気バブルメモリ装置
のデータエラーの原因となるマイナループを特定し、そ
のマイナループを欠陥ループとして登録するのには磁気
バブルメモリ装置を磁気バブルメモリシステムから取り
外して専用の試験機により多くの試験を繰り返し行なつ
て探知しなければならないというわずらわしい欠点があ
つた。
データ中に例えば１ビツトの誤りが検出されると、自動
的にエラー訂正が行なわれる。しかしながら、このデー
タエラーが磁気バブルメモリ装置のどのマイナループで
生じたものかは不明である場合、磁気バブルメモリ装置
のデータエラーの原因となるマイナループを特定し、そ
のマイナループを欠陥ループとして登録するのには磁気
バブルメモリ装置を磁気バブルメモリシステムから取り
外して専用の試験機により多くの試験を繰り返し行なつ
て探知しなければならないというわずらわしい欠点があ
つた。
したがつて本発明は、前述した従来の欠点に鑑みてなさ
れたものであり、その目的とするところは、磁気バブル
メモリ装置のデータエラー発生時の不良解析を容易に行
なうことを可能にした磁気バブルメモリシステムを提供
することにある。
れたものであり、その目的とするところは、磁気バブル
メモリ装置のデータエラー発生時の不良解析を容易に行
なうことを可能にした磁気バブルメモリシステムを提供
することにある。
本発明は、テストモードかノーマルモードかの状態に応
じて（１０）、エラー訂正回路（８）の動作を殺したり
生かしたりして、バブルメモリ（３）からの読み出しデ
ータをそのままか、または訂正してホスト（１）との接
続データバス（７）に転送することにより、磁気バブル
メモリの試験を簡便にしたものである。本発明によれば
下記の磁気バブルメモリシステムが提供される。
じて（１０）、エラー訂正回路（８）の動作を殺したり
生かしたりして、バブルメモリ（３）からの読み出しデ
ータをそのままか、または訂正してホスト（１）との接
続データバス（７）に転送することにより、磁気バブル
メモリの試験を簡便にしたものである。本発明によれば
下記の磁気バブルメモリシステムが提供される。
情報を記憶する磁気バブルメモリと、ホストコンピュー
タとのデータの受け渡しをするデータバスと、該データ
バスと上記磁気バブルメモリに結合されたデータバッフ
ァと、該データバッファに結合されたエラー訂正回路
と、動作モード切り替え端子と、該端子に印加される信
号に従って、上記磁気バブルメモリからの読み出し情報
を、テストモード時は上記エラー訂正回路は訂正動作を
せずそのまま、ノーマルモード時は上記エラー訂正回路
により訂正して、上記データバスに伝達する制御回路と
を具備して成る磁気バブルメモリシステム。
タとのデータの受け渡しをするデータバスと、該データ
バスと上記磁気バブルメモリに結合されたデータバッフ
ァと、該データバッファに結合されたエラー訂正回路
と、動作モード切り替え端子と、該端子に印加される信
号に従って、上記磁気バブルメモリからの読み出し情報
を、テストモード時は上記エラー訂正回路は訂正動作を
せずそのまま、ノーマルモード時は上記エラー訂正回路
により訂正して、上記データバスに伝達する制御回路と
を具備して成る磁気バブルメモリシステム。
次に図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明による磁気バブルメモリシステムの一例
を示す要部ブロツク図である。同図において、１は所要
の磁気バブル読み出し、書き込み等のコードを指令する
ホストコンピュータ、２は後述する磁気バブルメモリ装
置の磁気バブル読み出し，書き込み等の動作を制御する
磁気バブルメモリ制御装置、３は内部に磁気バブルの検
出回路，レプリケートゲート回路，スワツプゲート回
路，ジエネレータ回路および磁気バブルをメモリするマ
イナループ等を備えた磁気バブルメモリ素子とこの素子
を駆動させる回転磁界発生用コイル，バイアス磁界発生
用永久磁石等を備えた磁気バブルメモリ装置、４は磁気
バブルメモリ制御装置２を制御する制御回路、５はホス
トコンピユータインタフエイスレジスタ、６は内部バ
ス、７はホストコンピユータインターフエイスバス、８
はエラーデータ訂正回路、９はデータバツフア回路、１
０は動作モード切り替え端子である。
を示す要部ブロツク図である。同図において、１は所要
の磁気バブル読み出し、書き込み等のコードを指令する
ホストコンピュータ、２は後述する磁気バブルメモリ装
置の磁気バブル読み出し，書き込み等の動作を制御する
磁気バブルメモリ制御装置、３は内部に磁気バブルの検
出回路，レプリケートゲート回路，スワツプゲート回
路，ジエネレータ回路および磁気バブルをメモリするマ
イナループ等を備えた磁気バブルメモリ素子とこの素子
を駆動させる回転磁界発生用コイル，バイアス磁界発生
用永久磁石等を備えた磁気バブルメモリ装置、４は磁気
バブルメモリ制御装置２を制御する制御回路、５はホス
トコンピユータインタフエイスレジスタ、６は内部バ
ス、７はホストコンピユータインターフエイスバス、８
はエラーデータ訂正回路、９はデータバツフア回路、１
０は動作モード切り替え端子である。
このような構成において、動作モード切り替え入力端子
１０がノーマル動作モード（例えば"H"レベル）を示す
場合、エラー訂正回路８は訂正可能なエラーに対しては
エラー訂正を行なう。また訂正不可能なエラーについて
はそのデータをホストコンピユータ１側のメモリに移す
必要はない。しかしながら、動作モード切り替え入力端
子１０がテスト動作モード（例えば"L"レベル）を示す
場合はエラー訂正回路８は訂正可能なエラーに対しては
エラーの検出を行なうのみでデータの訂正は行なわず、
エラーが発生している状態でホストコンピユータ１側の
メモリに移す。このようにすることにより、書き込みデ
ータとの比較を行ない、エラー発生のマイナループを特
定できる。第２図(a)，(b)は前述したエラー訂正可能な
データエラー発生時のノーマル動作モード，テスト動作
モードのそれぞれの動作モードでのデータを示したもの
であり、同図(a)，(b)のＴ１は訂正可能な１ビツトエラ
ーの発生時点である。また、訂正不可能なデータエラー
の場合は、ノーマル動作モードでは使用できないデータ
であるので、ホストコンピユータ１へ移すための信号は
発生せず、無駄な動作を行なわず、以後の動作を中止す
る。一方、テスト動作モードではエラーデータをホスト
コンピユータ１へ移すための信号を発生し、ホストコン
ピユータ１側にエラーデータを移し、書き込みデータと
の比較によりエラーのマイナループを検知することがで
き、磁気バブルメモリ装置３の不良解析に有効な情報が
得られる。第３図(a)，(b)は前述したエラー訂正不可能
なデータエラー発生時のノーマル動作モード，テスト動
作モードのそれぞれの動作モードでのデータを示したも
のであり、Ｔ２は訂正不可能なデータエラーの発生時点
である。
１０がノーマル動作モード（例えば"H"レベル）を示す
場合、エラー訂正回路８は訂正可能なエラーに対しては
エラー訂正を行なう。また訂正不可能なエラーについて
はそのデータをホストコンピユータ１側のメモリに移す
必要はない。しかしながら、動作モード切り替え入力端
子１０がテスト動作モード（例えば"L"レベル）を示す
場合はエラー訂正回路８は訂正可能なエラーに対しては
エラーの検出を行なうのみでデータの訂正は行なわず、
エラーが発生している状態でホストコンピユータ１側の
メモリに移す。このようにすることにより、書き込みデ
ータとの比較を行ない、エラー発生のマイナループを特
定できる。第２図(a)，(b)は前述したエラー訂正可能な
データエラー発生時のノーマル動作モード，テスト動作
モードのそれぞれの動作モードでのデータを示したもの
であり、同図(a)，(b)のＴ１は訂正可能な１ビツトエラ
ーの発生時点である。また、訂正不可能なデータエラー
の場合は、ノーマル動作モードでは使用できないデータ
であるので、ホストコンピユータ１へ移すための信号は
発生せず、無駄な動作を行なわず、以後の動作を中止す
る。一方、テスト動作モードではエラーデータをホスト
コンピユータ１へ移すための信号を発生し、ホストコン
ピユータ１側にエラーデータを移し、書き込みデータと
の比較によりエラーのマイナループを検知することがで
き、磁気バブルメモリ装置３の不良解析に有効な情報が
得られる。第３図(a)，(b)は前述したエラー訂正不可能
なデータエラー発生時のノーマル動作モード，テスト動
作モードのそれぞれの動作モードでのデータを示したも
のであり、Ｔ２は訂正不可能なデータエラーの発生時点
である。
このように磁気バブルメモリ装置３の不良解析に有効な
情報が得られるという効果がある。
情報が得られるという効果がある。
第４図は本発明による磁気バブルメモリシステムの他の
実施例を示すブロツク図であり、第１図と同一部分は第
一記号をもつて示してある。同図において、第１図と異
なる点は、ホストコンピユータ１から動作モードを指定
する動作モード設定フリツプフロツプ１１を設け、この
動作モード設定フリツプフロツプ１１の出力により動作
モードを切り替えるように構成しても、第１図と全く同
一の動作で第２図，第３図に示すようなデータが得ら
れ、磁気バブルメモリ装置３の不良解析に有効な情報が
得られるという効果がある。
実施例を示すブロツク図であり、第１図と同一部分は第
一記号をもつて示してある。同図において、第１図と異
なる点は、ホストコンピユータ１から動作モードを指定
する動作モード設定フリツプフロツプ１１を設け、この
動作モード設定フリツプフロツプ１１の出力により動作
モードを切り替えるように構成しても、第１図と全く同
一の動作で第２図，第３図に示すようなデータが得ら
れ、磁気バブルメモリ装置３の不良解析に有効な情報が
得られるという効果がある。
以上説明したように本発明によれば、欠陥ループの処理
を行なつた後のデータエラーの発生に対し、磁気バブル
メモリ装置の不良解析に極めて有効な情報が得られると
いう優れた効果がある。
を行なつた後のデータエラーの発生に対し、磁気バブル
メモリ装置の不良解析に極めて有効な情報が得られると
いう優れた効果がある。
第１図は本発明による磁気バブルメモリシステムの一実
施例を示す要部ブロツク図、第２図(a)，(b)はエラー訂
正可能なデータエラー発生時のノーマル動作モード，テ
スト動作モードの各々の動作モードでのデータを示す
図、第３図(a)，(b)はエラー訂正不可能なデータエラー
発生時の各々の動作モードでのデータを示す図、第４図
は本発明による磁気バブルメモリシステムの他の実施例
を示す要部ブロツク図である。 １……ホストコンピユータ、２……磁気バブルメモリ制
御装置、３……磁気バブルメモリ装置、４……制御回
路、５……ホストコンピユータインタフエイスレジス
タ、６……内部バス、７……ホストコンピユータインタ
ーフエイスバス、８……エラーデータ訂正回路、９……
データバツフア回路、１０……動作モード切り替え端
子、１１……動作モード設定フリツプフロツプ。
施例を示す要部ブロツク図、第２図(a)，(b)はエラー訂
正可能なデータエラー発生時のノーマル動作モード，テ
スト動作モードの各々の動作モードでのデータを示す
図、第３図(a)，(b)はエラー訂正不可能なデータエラー
発生時の各々の動作モードでのデータを示す図、第４図
は本発明による磁気バブルメモリシステムの他の実施例
を示す要部ブロツク図である。 １……ホストコンピユータ、２……磁気バブルメモリ制
御装置、３……磁気バブルメモリ装置、４……制御回
路、５……ホストコンピユータインタフエイスレジス
タ、６……内部バス、７……ホストコンピユータインタ
ーフエイスバス、８……エラーデータ訂正回路、９……
データバツフア回路、１０……動作モード切り替え端
子、１１……動作モード設定フリツプフロツプ。
Claims (1)
- 【請求項１】情報を記憶する磁気バブルメモリと、ホス
トコンピュータとのデータの受け渡しをするデータバス
と、該データバスと上記磁気バブルメモリに結合された
データバッファと、該データバッファに結合されたエラ
ー訂正回路と、動作モード切り替え端子と、該端子に印
加される信号に従って、上記磁気バブルメモリからの読
み出し情報を、テストモード時は上記エラー訂正回路は
訂正動作をせずそのまま、ノーマルモード時は上記エラ
ー訂正回路により訂正して、上記データバスに転送する
制御回路とを具備して成ることを特徴とする磁気バブル
メモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069945A JPH0646505B2 (ja) | 1983-04-22 | 1983-04-22 | 磁気バブルメモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069945A JPH0646505B2 (ja) | 1983-04-22 | 1983-04-22 | 磁気バブルメモリシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59198590A JPS59198590A (ja) | 1984-11-10 |
| JPH0646505B2 true JPH0646505B2 (ja) | 1994-06-15 |
Family
ID=13417297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58069945A Expired - Lifetime JPH0646505B2 (ja) | 1983-04-22 | 1983-04-22 | 磁気バブルメモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646505B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018446A (ja) * | 2010-09-24 | 2011-01-27 | Renesas Electronics Corp | 薄膜磁性体記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5798196A (en) * | 1980-12-09 | 1982-06-18 | Fujitsu Ltd | Memory test system |
-
1983
- 1983-04-22 JP JP58069945A patent/JPH0646505B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5798196A (en) * | 1980-12-09 | 1982-06-18 | Fujitsu Ltd | Memory test system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018446A (ja) * | 2010-09-24 | 2011-01-27 | Renesas Electronics Corp | 薄膜磁性体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59198590A (ja) | 1984-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231638A (en) | Error correction control apparatus | |
| JPH0646505B2 (ja) | 磁気バブルメモリシステム | |
| JPH0675717A (ja) | ハードディスクのリードエラーリカバリ方式 | |
| JP2601038B2 (ja) | マイクロプログラムのエラー検出・訂正装置 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JP2622953B2 (ja) | ディジタル記録・再生装置における誤動作検出方式 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPH0327433A (ja) | 電子ディスク装置 | |
| JPH04353935A (ja) | 磁気ディスク制御装置 | |
| JPS59198587A (ja) | 磁気バブルメモリ制御装置 | |
| JPH04291084A (ja) | データ処理システム | |
| JPS6117271A (ja) | 光デイスク装置 | |
| JPS62283462A (ja) | 磁気デイスク制御装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPH01251222A (ja) | セクタアドレスカウンタ | |
| JPS62221756A (ja) | 記憶装置 | |
| JPS6261974B2 (ja) | ||
| JPH0368035A (ja) | 情報処理装置 | |
| JPH04367046A (ja) | 情報処理装置 | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPS5985548A (ja) | 情報処理装置に於けるエラ−処理方式 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPH02304618A (ja) | 記憶制御装置 |