JPH02304618A - 記憶制御装置 - Google Patents
記憶制御装置Info
- Publication number
- JPH02304618A JPH02304618A JP1125725A JP12572589A JPH02304618A JP H02304618 A JPH02304618 A JP H02304618A JP 1125725 A JP1125725 A JP 1125725A JP 12572589 A JP12572589 A JP 12572589A JP H02304618 A JPH02304618 A JP H02304618A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- signal line
- recording medium
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記憶制御装置に関する。
従来、記録媒体上の物理レコード内の一部のデータを更
新することを可能にした記憶制御装置が用いれられてい
る。
新することを可能にした記憶制御装置が用いれられてい
る。
従来のこの種の装置では、物理レコードの読取り時に読
取り誤りが発生すると、物理レコード内の一部のデータ
を更新することができないと言う欠点があった。
取り誤りが発生すると、物理レコード内の一部のデータ
を更新することができないと言う欠点があった。
本発明は、記録媒体から読取ったデータを一時的に記憶
回路に格納し、訂正可能なデータ誤りが含まれていると
き、誤り訂正回路で前記記憶回路内の誤りを訂正した後
、データ更新回路で前記記憶回路内のデータの一部を上
位装置より受取ったデータで更新すべきデータを更新し
た後、再、び前記記憶回路内のデータを記録媒体に書戻
すことにより訂正可能なデータ誤りが検出された場合も
物理レコード内の一部のデータを更新することができる
ようにした装置を提供する。
回路に格納し、訂正可能なデータ誤りが含まれていると
き、誤り訂正回路で前記記憶回路内の誤りを訂正した後
、データ更新回路で前記記憶回路内のデータの一部を上
位装置より受取ったデータで更新すべきデータを更新し
た後、再、び前記記憶回路内のデータを記録媒体に書戻
すことにより訂正可能なデータ誤りが検出された場合も
物理レコード内の一部のデータを更新することができる
ようにした装置を提供する。
すなわち本発明は、記録媒体から読取ったデータを一時
的に記憶する記憶回路と、記録媒体から読取り記憶回路
内に格納されているデータに訂正可能な誤りが含まれて
いるとき、記憶回路内の誤りを訂正する誤り訂正回路と
、記憶回路内のデータの一部を上位装置より受取ったデ
ータで更新するデータ更新回路とを含み、更新された記
憶回路内のデータを再び記憶媒体上に書戻すことにより
記録媒体上の訂正可能なデータ誤りを含む物理レコード
内の一部のデータを更新することを特徴とする。
的に記憶する記憶回路と、記録媒体から読取り記憶回路
内に格納されているデータに訂正可能な誤りが含まれて
いるとき、記憶回路内の誤りを訂正する誤り訂正回路と
、記憶回路内のデータの一部を上位装置より受取ったデ
ータで更新するデータ更新回路とを含み、更新された記
憶回路内のデータを再び記憶媒体上に書戻すことにより
記録媒体上の訂正可能なデータ誤りを含む物理レコード
内の一部のデータを更新することを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例をブロック的に示した回路図
である。第１図を参照すると、本発明の記憶制御装置は
、マイクロプログラム制御回路１０、記録媒体から読取
ったデータを一時的に格納する記憶回路３０、チャネル
とのデータ転送を行ない記憶回路３０にデータを取込む
データ更新回路２０、記録媒体（デバイス）とのデータ
転送を行ない記憶回路３０にデータを取込み、又は記憶
回路３０内のデータを取出し、デバイスに転送するデバ
イスアダプタ回路５０．記録媒体からのデータ読取り時
にデータ誤りがあることを検出し訂正パターンを作成す
る誤り訂正回路４０から構成される。
である。第１図を参照すると、本発明の記憶制御装置は
、マイクロプログラム制御回路１０、記録媒体から読取
ったデータを一時的に格納する記憶回路３０、チャネル
とのデータ転送を行ない記憶回路３０にデータを取込む
データ更新回路２０、記録媒体（デバイス）とのデータ
転送を行ない記憶回路３０にデータを取込み、又は記憶
回路３０内のデータを取出し、デバイスに転送するデバ
イスアダプタ回路５０．記録媒体からのデータ読取り時
にデータ誤りがあることを検出し訂正パターンを作成す
る誤り訂正回路４０から構成される。
次に上記実施例の構成要素の作用及び動作について具体
的に説明する。複数個の論理レコードより構成される１
つの物理レコードに対して１つの誤り検出訂正コードが
付加されて記録されている物理レコード内の一部の論理
レコードを更新する命令を受取ると、マイクロプログラ
ム制御回路１０は、記録媒体からデータを読取るマイク
ロ命令を信号線１５０を通してデバイスアダプタ回路５
０に送出し、デバイスアダプタ回路５０は、信号線５０
０を通してデバイスとデータ転送を行ない記録媒体から
読取ったデータを信号線３００を通して記憶回路３０に
格納し、同時に信号線４００を通して誤り訂正回路４０
に送出する。誤り訂正回路４０は、記録媒体から読取っ
たデータに訂正可能なデータ誤りが検出されると、この
ことを信号線１４０を通してマイクロプログラム制御回
路１０に通知すると共に訂正パターンを作成する。マイ
クロプログラム制御回路１０は”、信号線１４０を通し
て誤り訂正回路４０から作成された訂正パターンを受取
り、信号線１３０を通して記憶回路３０内のデータ誤り
を訂正する。次にマイクロプログラム制御回路１０は、
上位装置より更新すべきデータを受取るマイクロ命令を
信号線１２０を通してデータ更新回路２０に送出すると
、データ更新回路２０は信号８１２００を通してチャネ
ルから更新すべきデータを受取り、信号線２３０を通し
て記憶回路３０内の物理レコードの更新すべき論理レコ
ードの部分を更新する。更にマイクロプログラム制御回
路１０は記録媒体上に書戻すマイクロ命令を信号線１５
０を通してデバイスアダプタ回路５０に送出し、デバイ
スアダプタ回路５０は信号線３００を通して記憶回路３
０から更新された物理レコーダのデータを取出し、信号
線５００を通してデバイスに送り記録媒体上に書戻すこ
とにより、読取り時に訂正可能なデータ誤りが発生した
とき物理レコーダ内の一部の論理レコードの更新が可能
となる。
的に説明する。複数個の論理レコードより構成される１
つの物理レコードに対して１つの誤り検出訂正コードが
付加されて記録されている物理レコード内の一部の論理
レコードを更新する命令を受取ると、マイクロプログラ
ム制御回路１０は、記録媒体からデータを読取るマイク
ロ命令を信号線１５０を通してデバイスアダプタ回路５
０に送出し、デバイスアダプタ回路５０は、信号線５０
０を通してデバイスとデータ転送を行ない記録媒体から
読取ったデータを信号線３００を通して記憶回路３０に
格納し、同時に信号線４００を通して誤り訂正回路４０
に送出する。誤り訂正回路４０は、記録媒体から読取っ
たデータに訂正可能なデータ誤りが検出されると、この
ことを信号線１４０を通してマイクロプログラム制御回
路１０に通知すると共に訂正パターンを作成する。マイ
クロプログラム制御回路１０は”、信号線１４０を通し
て誤り訂正回路４０から作成された訂正パターンを受取
り、信号線１３０を通して記憶回路３０内のデータ誤り
を訂正する。次にマイクロプログラム制御回路１０は、
上位装置より更新すべきデータを受取るマイクロ命令を
信号線１２０を通してデータ更新回路２０に送出すると
、データ更新回路２０は信号８１２００を通してチャネ
ルから更新すべきデータを受取り、信号線２３０を通し
て記憶回路３０内の物理レコードの更新すべき論理レコ
ードの部分を更新する。更にマイクロプログラム制御回
路１０は記録媒体上に書戻すマイクロ命令を信号線１５
０を通してデバイスアダプタ回路５０に送出し、デバイ
スアダプタ回路５０は信号線３００を通して記憶回路３
０から更新された物理レコーダのデータを取出し、信号
線５００を通してデバイスに送り記録媒体上に書戻すこ
とにより、読取り時に訂正可能なデータ誤りが発生した
とき物理レコーダ内の一部の論理レコードの更新が可能
となる。
本発明は以上説明したように、記憶回路内で訂正可能な
データ誤りを訂正し、更に更新するように構成すること
により記録媒体からのデータ読取り時に訂正可能なデー
タ誤りが発生したときにもデータの更新ができる効果が
ある。
データ誤りを訂正し、更に更新するように構成すること
により記録媒体からのデータ読取り時に訂正可能なデー
タ誤りが発生したときにもデータの更新ができる効果が
ある。
図面の簡単な説明
第１図は本発明の実施例を示したブロック図である。
１０はマイクロプログラム制御回路、２ｏはデータ更新
回路、３０は記憶回路、４ｏは誤り訂正回路、５０はデ
バイスアダプタ回路である。
回路、３０は記憶回路、４ｏは誤り訂正回路、５０はデ
バイスアダプタ回路である。
Claims (1)
- 記録媒体から読取ったデータを一時的に記憶する記憶回
路と、記録媒体から読取り該記憶回路内に格納されてい
るデータに訂正可能な誤りが含まれているとき、該記憶
回路内の誤りを訂正する誤り訂正回路と、前記記憶回路
内のデータの一部を上位装置より受取ったデータで更新
するデータ更新回路とを含み、更新された前記記憶回路
内のデータを再び記録媒体上に書戻すことにより記録媒
体上の訂正可能なデータ誤りを含む物理レコード内の一
部のデータを更新することを特徴とする記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125725A JPH02304618A (ja) | 1989-05-19 | 1989-05-19 | 記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125725A JPH02304618A (ja) | 1989-05-19 | 1989-05-19 | 記憶制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02304618A true JPH02304618A (ja) | 1990-12-18 |
Family
ID=14917229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125725A Pending JPH02304618A (ja) | 1989-05-19 | 1989-05-19 | 記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02304618A (ja) |
-
1989
- 1989-05-19 JP JP1125725A patent/JPH02304618A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02304618A (ja) | 記憶制御装置 | |
| JPS6161273A (ja) | 記憶装置の制御方式 | |
| JPH0766633B2 (ja) | デイスク装置制御方式 | |
| JPH02307117A (ja) | 記憶制御装置 | |
| JPS60176136A (ja) | 磁気記録再生装置におけるデ−タの記録方法 | |
| JPH01178172A (ja) | 光ディスク制御装置 | |
| JPH05181613A (ja) | 情報処理装置 | |
| JPS6313175A (ja) | 光デイスク装置 | |
| JPS62194557A (ja) | フアイル障害リカバリ方式 | |
| JPS6050672A (ja) | 回転形記憶装置の読取り制御方式 | |
| JPH0646505B2 (ja) | 磁気バブルメモリシステム | |
| JP3114177B2 (ja) | エラー訂正回路 | |
| JPS6145475A (ja) | 記憶装置の制御方式 | |
| JP3125886B2 (ja) | 再生装置 | |
| JPS5928247A (ja) | 光デイスク処理装置 | |
| JPH0115944B2 (ja) | ||
| JPH07117884B2 (ja) | 光ディスクコントローラ | |
| JPS593573A (ja) | 磁気デイスク制御装置 | |
| JPS6366767A (ja) | セクタマ−ク補償方式 | |
| JPS601675A (ja) | 誤り検出回路 | |
| JPH06124174A (ja) | 磁気ディスク不良代替方式 | |
| JPH0158580B2 (ja) | ||
| JPH045222B2 (ja) | ||
| JPH03122871A (ja) | 光ディスク制御装置 | |
| JPS6117272A (ja) | 光デイスク装置 |