JPH0697762B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、複数の制御装置をそれぞれの伝送制御局を介
して伝送回線で接続し、相互にデータの送受信を行うデ
ータ伝送装置にかかり、特に伝送装置の回線上のエラー
を監視する回線モニタ回路に関するものである。

［発明の技術的背景とその問題点］ 広範囲に散在する複数の制御装置をデータ伝送装置で結
合した伝送システムでは、制御装置を含む各伝送装置に
異常が発生した場合、一般に、各伝送制御局では各々の
異常検出・判定により異常対処・動作するので、複数の
伝送制御局が相互関連しあい、個々の検出結果に対し
て、正しい因果関係で、異常現象を把握し正確に解析出
来無いなどの問題があつた。

例えば、ある伝送装置にエラーが発生した場合、誤った
内容が他の伝送装置に伝送される。各伝送装置はそれぞ
れエラーを検出して対処・動作する。また、その内容を
記憶させておく場合もある。このように個々にはエラー
に対する対処を行うので、自己の伝送装置のエラー状況
を把握することはできるが、他の伝送装置の状況がわか
らないため、どのような因果関係によるエラーなのかを
解析することができない。

［発明の目的］ 本発明は、各々の伝送制御局を結ぶ伝送回線上を送／受
信される伝送データ・フレームに対して条件をとつてト
レースできる、フレームのフオーマツト・エラーを検出
できる伝送データ・フレーム中の特定フイールドを抽出
して蓄積できる伝送回線モニタ回路を用いて常時監視
し、監視データを蓄積・統計処理することで、伝送装置
の回線上のエラーを監視し、伝送システムの異常状態の
事前検出および異常発生時の正しい原因把握ができる合
理的なデータ伝送装置を提供することを目的としてい
る。

［発明の概要］ 本発明によるデータ伝送装置は、複数の制御装置がそれ
ぞれ伝送制御局を介して伝送回線で接続され相互にデー
タの送受信を行うもので、各伝送制御局に，自局の回線
上のエラーを検出して結果をデータ伝送時に伝送データ
フレームのステータスフィールドに挿入して送信するエ
ラー検出送出回路を設けると共に、回線上の全てのデー
タフレームから予め指定された特定データフレームをと
らえ、そのデータフレームを含む前後の複数フレーム分
の内容をトレースバッファメモリに時系列に記憶させる
トラップ制御回路を含むトレースバッファメモリ格納手
段及び、回線上のデータフレームから前記ステータスフ
ィールドのステータスデータを選択的に取込み、ステー
タスメモリに各アドレス毎、時系列に格納するステータ
スメモリ格納手段を有し、前記トレースバッファメモリ
又はステータスメモリの内容から伝送回線をモニタする
伝送回線モニタ回路を設けたことを特徴とするデータ伝
送装置。

［発明の実施例］ 本発明の一実施例を第１図に示す。

第１図において、分散された複数の外部制御装置１−１
〜１−ｎは伝送回線３−１〜３−ｎによつてカスケード
・ループ状に相互接続された伝送制御局２−１〜２−ｎ
を介してそれぞれ必要なデータを送受信し、これによつ
てデータ伝送システムを構成している。

第１図における伝送制御局２−１〜２−ｎは、それぞれ
第２図に示すように、送受信部201,エラー検出送出回路
202,送受信制御回路203,インタフエース制御回路204お
よび伝送回線モニタ回路４から構成されている。

送受信部201は送受信制御回路203でタイミングを制御さ
れ、インタフエース制御回路204を介して外部制御装置
からのデータを直列データとして送信すると共に、直列
データとして受信したデータを外部制御装置にあたえ
る。上記は従来の伝送制御局の一般的な構成と同じであ
る。

但し本発明ではエラー検出送出回路202および伝送回線
モニタ回路４が追加されている。

伝送回線モニタ回路４の一例を第３図に示す。

第３図において、伝送回線３からの直列データは、直列
並列変換回路401およびデータラツチ回路402を経てコモ
ンバス420に出力される。

一方受信クロツクタイミング回路403は、直列データか
らクロツクを再生して受信タイミングを発生し、フレー
ムフイールド判別回路404を介してデータフレームの中
のフイールドを判別する。

データフレームは例えば第４図に示すようなフオーマツ
トをもつている。

すなわちデータフレームは６つのフイールドＡ〜Ｆから
構成され、Ａはフレームの区切りを示す同期フイール
ド、Ｂは制御フイールド、Ｃは送受信局の番号を示すア
ドレスフイールド、Ｄはステータスフイールド、Ｅは情
報フイールド、Ｆは誤り判定コードを示すチエツクフイ
ールドである。

405はトレースバッファメモリで、後述するトレース開
始指令に基づき、コモンバス420上に出力されたデータ
フレームを、タイミングをとって到来する時系列順に、
そのまま再現できるように記憶する。ただし、このトレ
ースバッファメモリ405は、限られた伝送フレーム数を
記憶するもので、限られた伝送フレーム数を超えた古い
データフレームは順次新しいデータフレームに更新され
る。

407はトラップ制御回路で、後述するトラップ条件が満
足された場合、その時点から予め指定されたワード数分
のデータフレームをトレースバッファメモリ405に格納
させた後、格納動作を停止させ、これ以上到来するデー
タフレームによりトレースバッファメモリ405が書き替
えられないようにする。すなわち、トラップ条件が満足
された時点の前後、複数フレーム分がトレーズバッファ
メモリ405に書き込まれたことになる。

406はステータスメモリで、コモンバス420上のデータフ
レームから、フレームフィールド判別回路404による判
別結果に基づいて、ステータスフィールドＤを取り出
し、そのステータスを順次アドレス別に格納する。

408はフイールドデータのパターンを指定するコンペア
データレジスタ、409はデータパターンのマスクを指定
するマスクレジスタ、411はデータフレーム中のどのフ
イールドデータでトレースするかを指定するコンペアフ
イールド指定レジスタで、これらは、前記トラップ条件
を設定するためのものである。例えば、第４図の伝送デ
ータフレームにおいて、送信局および受信局のアドレス
が設定されたアドレスフィールドＣによりトラップを行
う場合、コンペアフィールド指定レジスタ411にはこの
アドレスフィールドＣを設定する。また、そのフィール
ドの「１」「０」によるデータパターンはコンペアデー
タレジスタ408に設定する。さらに、このデータパター
ンに対し、マスクを設定する場合は、マスクレジスタ40
9に「１」「０」でマスクを設定する。例えば、アドレ
スフィールドＣには、送信局と受信局のアドレスデータ
が設定されるが、送信局のみ指定し受信局は指定しない
場合は、送信局のみを取扱うように、マスクレジスタ40
9の対応するビットにマスクを設定する。

これらの設定内容は、コンパレータ410に対し、一方の
比較データとして入力される。

413はコマンドレジスタで、トレースの開始、停止を指
令する。そして、その指令出力はトラップ制御回路407
に与えられ、トレースバッファメモリ405の前記トレー
ス動作を制御する。

なお、これら各レジスタ408、409、411、413は、後述す
る中央演算処理装置（CPU）415により設定される。

412はコンペアデータラッチ回路で、フレームフィール
ド判別回路404の判別結果に基づき前記コモンバス420上
のデータフレームのフィールドからコンペアフィールド
指定レジスタ411により指定されたフィールドのデータ
をラッチする。そして、このラッチされたデータは前記
コンパレータ410に対し、他方の比較データとして入力
される。

前記コンパレータ410は、一方の比較データとして、コ
ンペアデータレジスタ408により指定されたデータパタ
ーンが、マスクレジスタ409により指定されたマスクと
組合わされて入力されると共に、コンペアフィールド指
定レジスタ411からは指定フィールドに関するデータが
入力される。そして、これら一方の比較データを、コン
ペアデータラッチ回路412によってラッチされた他方の
比較データと比較し、これら両者の一致によって前記ト
ラップ条件が満足されたことを、トラップ制御回路407
に伝える。

418はエラー判定回路で、第４図で示すチェックフィー
ルドＦによってエラーを判定し、そのエラー判定出力は
トラップ制御回路407に対しトラップ条件信号として入
力される。

したがって、トラップ制御回路407は、コマンドレジス
タ413からのトレース開始指令によってトレースバッフ
ァメモリ405へのトレースを開始させ、コンパレータ410
からの一致出力またはエラー判定回路418からのエラー
判定出力によって、それぞれトラップ条件が満足された
と判断し、トレースバッファメモリ405をトラップ制御
する。すなわち、前述のようにトラップ条件が満足され
た後の複数フレーム分を格納した後は、前述のように格
納動作を停止させ、これ以上到来するデータフレームに
よりトレースバッファメモリ405が書き替えられないよ
うにする。この結果、トラップ条件が満足された前後の
複数フレーム分がトレースバーファメモリ405に書き込
まれる。

またフレームフイールド判別回路404によつて判別され
た特定フイールドのデータはステータスメモリ406の送
信側制御局のアドレスに対応した番地に格納される。

上記特定フイールドのデータは各制御局に設けたエラー
検出送出回路202で検出したエラー検出データであり、
データ伝送時にデータフレームの特定フイールド（ステ
ータスフイールド）に書込まれたものである。すなわ
ち、エラー検出送出回路202は、受信する伝送フレーム
中の誤り判別コードによりエラーの有無を判定し、エラ
ーが有で、かつ自局が送信モードであれば、その伝送デ
ータフレーム中のステータスフィールドにこのエラー検
出データ、すなわち、この制御局の最新のステータスデ
ータ設定して送信を行う。

415は中央演算処理装置（CPU）であり、定期的に全体の
モニタ回路を動作させて、モニタ情報を収集し、メモリ
417に記憶すると共に、必要に応じてCRT表示装置416に
表示する。

第３図の回路を用いて、データパターン、比較マスクパ
ターンおよび対応するフイールド指定を各レジスタに設
定し、コマンドレジスタ413にトレース開始を指令する
と、伝送回線が正常であり、且つトラツプさせようとす
る伝送制御局の送信動作が正常の場合は、予測可能時間
内にトラツプ動作が生じ、意図した伝送制御局の送信デ
ータがトレースバツフアメモリ405から読出される。

このときトレースバツフアメモリ405から読出したデー
タを解析し、フオーマツトが規定外のものか、伝送相手
との伝送回線上のやりとりが正常か否かを判定するとで
トラツプさせた伝送制御局の送信動作の異常が相手局の
受信動作を含んで判定できる。

同時に受信する伝送データ部分（情報フイールドの内
容）のエラー判定（パリテイチエツク、BCCチエツク、C
RCチエツクなど）をエラー判定回路418によつて行なう
ことができる。

また伝送制御局で検出したエラー検出データも特定フイ
ールド（ステータスフイールド）にのせて伝送されてき
ているので、前述のようにフレームフイールド判別回路
404の出力に応じてステータスメモリ406に記憶し、CPU
の動作によつてこれを読出してメモリ417に格納し、こ
れによつて伝送フレームとして検知されない回線上のエ
ラーも監視することができる。

さらにCPU415を用いて定時間ごとに伝送制御局の動作お
よびエラー検出結果を収集，編集，統計処理し、必要に
応じて416のCRT装置に結果を表示することで、各伝送制
御局での時系列エラー発生度が分かり、重大故障に至る
システム・ダウンの前に、各ハードウエアの動作状態を
把握し、メンテナンス等の予防・保全の処置をとること
ができる。

また、伝送システムを運用時、偶発的に発生する異常状
態を把握することは、各伝送制御局が相互に関連しあい
伝送動作を行つている上から、伝送制御局に接続される
外部制御装置を含めて、どの部分が偶発的な異常状態に
陥つているかを判別することは一般的に非常に難しい。

すなわち、伝送状態において、偶発的な異常状態が発生
した場合、異常の発生した伝送制御局からも他の伝送制
御局にデータ伝送が行われるので、異常状態の伝送デー
タが広範囲に拡散してしまい、どこが原因の異常なのか
等、判別が困難であった。

そこで、前述の方法を用いて範囲を限定しまたは表面上
に現われる異常現象から見当づけて、より細部に渡る情
報をえるべく、伝送回線モニタ回路の比較検出用トレー
ス制御の各レジスタへ、想定されるデータ・パターンを
設定し、トラツプ動作状態にしておくことで、トラツプ
時にトレース・バツフアメモリへ格納されたデータを読
み出し解析することで、偶発的に発生する異常要因を正
確に把握・分析できる。

なお、本伝送回線モニタ回路は、データ伝送システムを
構成する伝送制御局毎、設置されてもよく、また専用に
伝送回線を監視する伝送制御局へ設置されてもよい。

［発明の効果］ 以上説明したように、本発明による伝送回線モニタ回路
をもつモニタ伝送装置によれば、定時間毎の伝送制御局
の送受信動作状態を、又、各伝送制御局で検出した主に
一過性の異常動作を収集し、各伝送制御局毎の時系列情
報として編集処理し蓄積・表示させることで、システム
・ダウンに陥いる前に伝送装置の回線上の異常要因を判
断できるので、予防保全処置を取ることができる。

またシステム・ダウンに陥いつた場合では、時系列デー
タを解析することで正確に因果関係を判定できる。

またシステム運用時の偶発的な、異常要因の究明が、容
易に行えるデータ伝送装置を構成できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す系統図、第２図は第１
図における伝送制御局２−１〜２−ｎのそれぞれの構成
を示す図、第３図は第２図における伝送回線モニタ回路
４の具体的な構成の一例を示すブロツク図、第４図は本
発明に用いられる伝送データフレームのフオーマツトの
一例を示す図である。 １−１〜１−ｎ……外部制御回路 ２−１〜２−ｎ……伝送制御局 ３−１〜３−ｎ……伝送回線 ４……伝送回線モニタ回路、201……送受信部 202……エラー検出送出回路 203……送受信制御回路 204……インタフエース制御回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/42

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の制御装置がそれぞれ伝送制御局を介
   して伝送回線で接続され相互にデータの送受信を行うデ
   ータ伝送装置において、 各伝送制御局に，自局の回線上のエラーを検出して結果
   をデータ伝送時に伝送データフレームのステータスフィ
   ールドに挿入して送信するエラー検出送出回路を設ける
   と共に、 回線上の全てのデータフレームから予め指定された特定
   データフレームをとらえ、そのデータフレームを含む前
   後の複数フレーム分の内容をトレースバッファメモリに
   時系列に記憶させるトラップ制御回路を含むトレースバ
   ッファメモリ格納手段及び、回線上のデータフレームか
   ら前記ステータスフィールドのステータスデータを選択
   的に取込み、ステータスメモリに各アドレス毎、時系列
   に格納するステータスメモリ格納手段を有し、前記トレ
   ースバッファメモリ又はステータスメモリの内容から伝
   送回線をモニタする伝送回線モニタ回路を設けた、 ことを特徴とするデータ伝送装置。