JPH0697231A - 回路部品搭載用可撓性回路配線基板及びその製造法 - Google Patents

回路部品搭載用可撓性回路配線基板及びその製造法

Info

Publication number
JPH0697231A
JPH0697231A JP27099992A JP27099992A JPH0697231A JP H0697231 A JPH0697231 A JP H0697231A JP 27099992 A JP27099992 A JP 27099992A JP 27099992 A JP27099992 A JP 27099992A JP H0697231 A JPH0697231 A JP H0697231A
Authority
JP
Japan
Prior art keywords
circuit wiring
electrode portion
flexible
insulating base
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27099992A
Other languages
English (en)
Other versions
JP3246954B2 (ja
Inventor
Masakazu Inaba
雅一 稲葉
Atsushi Miyagawa
篤 宮川
Takeshi Iwayama
健 岩山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP27099992A priority Critical patent/JP3246954B2/ja
Publication of JPH0697231A publication Critical patent/JPH0697231A/ja
Application granted granted Critical
Publication of JP3246954B2 publication Critical patent/JP3246954B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 簡便な位置決めで、十分な位置決めが可能で
あり、可撓性回路配線基板であっても半田バンプの高さ
が安定的に構成可能なもの、即ち、位置決め補助機能と
高さ決め機能を合わせ持った可撓性回路配線基板の構造
及びその製造法を提供する。 【構成】 可撓性絶縁べ−ス材1の一方面に回路配線パ
タ−ン3の一部分で形成した所要の電極部2とこの電極
部2に接続されている回路配線パタ−ン3を配設し、回
路配線パタ−ン3及び電極部2上に被着した表面保護層
4を備え、可撓性絶縁べ−ス材1には電極部2が形成さ
れた所要の位置に該電極部2に達する孔5を設けたも
の。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バンプを有するフリッ
プチップ実装用回路部品を搭載する為の可撓性回路配線
基板に関し、更に詳述すれば、上記回路部品に形成され
たバンプに対応する位置の絶縁べ−ス材に電極部に達す
る孔を有する回路部品搭載用可撓性回路配線基板とその
製造法に関する。
【0002】
【従来技術とその問題点】従来のフリップチップ実装さ
れるバンプを有する回路部品搭載用の回路配線基板は、
図3の(1)、(2)に示すとおり、絶縁べ−ス材11
の一方面に一部が電極部となる回路配線パタ−ン12を
形成し、該回路配線パタ−ン12上の電極部13を除く
部位に半田に対して濡れ性を持たない金属層14を形成
した上で、回路部品15のバンプ16を用いて搭載する
か、又は、回路配線パタ−ン12上面に対し、回路部品
15に形成されたバンプ16に対応する位置に開孔を有
する表面保護層17を被着形成し、この表面保護層17
により半田の濡れ性を阻害させ、バンプ半田のショート
を回避する構造がある。
【0003】しかしながら、上記のような構成の回路部
品搭載用回路配線基板では、回路部品搭載装置に極めて
高度の位置決め精度が必要になると共に、バンプ高さが
信頼性に極めて大きな影響を与えることから、その高さ
精度をも高精度にする必要がある。このような装置は極
めて高価であるばかりか、回路配線基板に可撓性が要求
される場合は、その精度確保が、困難になり、安定した
工程を得ることが出来ない。
【0004】
【課題を解決するための手段】本発明は、簡便な位置決
めで、十分な位置決めが可能であり、可撓性回路配線基
板であっても半田バンプの高さが安定的に構成可能な回
路部品搭載用可撓性回路配線基板とその製造法を提供す
るものである。更に、詳述すれば、位置決め補助機能と
高さ決め機能を合わせ持った可撓性回路配線基板の構造
及びその製造法を提供するものである。
【0005】その為に、本発明による回路部品搭載用可
撓性回路配線基板は、可撓性絶縁べ−ス材の一方面に回
路配線パタ−ンの一部分で形成した所要の電極部とこの
電極部に接続されている回路配線パタ−ンを配設し、上
記回路配線パタ−ン及び電極部上に被着した表面保護層
を備え、上記可撓性絶縁べ−ス材には上記電極部が形成
された所要の位置に該電極に達する孔を設けるように構
成したものである。
【0006】ここで、上記絶縁べ−ス材の孔を形成する
方法としては、所要の画像に形成されたエキシマレ−ザ
−光を縮小投影照射する方法も採用可能である。
【0007】また、上記のような回路部品搭載用可撓性
回路配線基板を製作する手法としては、可撓性絶縁べ−
ス材の一方の面には電極部と電極部に接続される回路配
線パタ−ンを形成し、他方の面には上記電極部に対応す
る所要の位置に孔を有するメタルマスク層を形成し、ま
た、上記電極及び回路配線パタ−ン上に表面保護層を形
成し、次いで上記メタルマスク側からエキシマレ−ザ−
光を照射して上記絶縁べ−ス材に電極部に達する孔を形
成した後、露出した電極上にレジストを電着法にて被着
形成し、上記メタルマスク層をエッチングし、上記レジ
スト層を剥離する各工程を含む手法が採用される。
【0008】
【実施例】図1は本発明の一実施例に従って構成され
た、絶縁べ−ス材に孔を有する回路部品搭載用可撓性回
路配線基板の概念的な要部断面構成図であって、可撓性
絶縁べ−ス材1の一方面に回路配線パタ−ンの一部分で
形成した所要の電極部2とこの電極部2に接続されてい
る回路配線パタ−ン3を配設し、上記回路配線パタ−ン
3及び電極部2上に被着した表面保護層4を備え、上記
可撓性絶縁べ−ス材1には上記電極部2が形成された所
要の位置に、この電極部2に達する孔5を設けるように
構成されている。図中、その他9は回路部品、10は回
路部品上の半田バンプを示す。
【0009】図2の(1)〜(4)は、図1に示す構造
の回路部品搭載用可撓性回路配線基板の製造工程図であ
って、同図(1)の如く例えば接着層を有するもの又は
無接着材型の可撓性両面銅張積層板等の材料を用意し、
これにフォトエッチング処理を施して絶縁べ−ス材1の
一方面に対して所要の電極部2を有する回路配線パタ−
ン3を形成し、他方の面には上記電極部2に対応する所
要の位置に孔6を有するメタルマスク層を形成し、上記
電極部2及び回路配線パタ−ン3上に表面保護層4を形
成する。
【0010】次に、同図(2)に示すとおり、上記メタ
ルマスク7側からエキシマレ−ザ−光Aを照射して上記
絶縁べ−ス材1に電極部2に達する孔5を形成する。
【0011】続いて、同図(3)に示すように、露出し
た電極部2上にレジスト層8を電着法によって被着形成
する。
【0012】次に、同図(4)のとおり、メタルマスク
層7をエッチング除去し、上記レジスト層8を剥離する
ことにより所要の位置に孔を有する可撓性回路配線基板
が得られる。
【0013】ここで、上記図1、図2の表面保護層4
は、ポリイミド等の絶縁フィルムを接着剤を用いて貼合
わせるか、ポリイミドなどの絶縁樹脂を印刷塗布等して
構成可能である。
【0014】
【発明の効果】本発明の回路部品搭載用可撓性回路配線
基板及びその製造法によれば、絶縁べ−ス材に形成され
た孔が、フリップチップ搭載用回路部品に形成されたバ
ンプを精度良く電極部に位置決めする機能を発揮すると
共に、絶縁べ−ス材の厚みを、バンプ寸法により選択す
ることにより、接続後のバンプ高さを制御することが出
来る。
【0015】従って、安価な位置決め搭載装置で十分な
信頼性と再現性を確保出来る回路部品搭載が可能とな
り、且つ可撓性回路配線基板に於いても高い信頼性のフ
リップチップ実装が可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施例によって構成された回路部
品搭載用可撓性回路配線基板の概念的な要部断面構成
図。
【図2】 (1)から(4)は本発明の一実施例による
回路部品搭載用可撓性回路配線基板の製造工程図。
【図3】 (1)及び(2)は従来の回路部品搭載用回
路配線基板を示す概念的な要部断面構成図。
【符号の説明】
1 可撓性絶縁べ−ス材 2 電極部 3 回路配線パタ−ン 4 表面保護層 5 孔 6 メタルマスクの孔 7 メタルマスク 8 レジスト層 A エキシマレーザー光

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 可撓性絶縁べ−ス材の一方面に回路配線
    パタ−ンの一部分で形成した所要の電極部と該電極部に
    接続されている回路配線パタ−ンを配設し、上記回路配
    線パタ−ン及び電極部上に被着した表面保護層を備え、
    上記可撓性絶縁べ−ス材には上記電極部が形成された所
    要の位置に、該電極部に達する孔を設けるように構成し
    た回路部品搭載用可撓性回路配線基板。
  2. 【請求項2】 可撓性絶縁べ−ス材の一方の面には電極
    部と該電極部に接続される回線配線パタ−ンを形成し、
    他方の面には上記電極部に対応する所要の位置に孔を有
    するメタルマスク層を形成し、上記電極部及び回路配線
    パタ−ン上に表面保護層を形成し、次いで上記メタルマ
    スク側からエキシマレ−ザ−光を照射して上記絶縁べ−
    ス材に電極部に達する孔を形成した後、露出した電極上
    にレジストを電着法で被着形成し、上記メタルマスク層
    をエッチング除去し、上記レジスト層を剥離する各工程
    を含む回路部品搭載用可撓性回路配線基板の製造法。
JP27099992A 1992-09-14 1992-09-14 回路部品搭載用可撓性回路配線基板の製造法 Expired - Fee Related JP3246954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27099992A JP3246954B2 (ja) 1992-09-14 1992-09-14 回路部品搭載用可撓性回路配線基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27099992A JP3246954B2 (ja) 1992-09-14 1992-09-14 回路部品搭載用可撓性回路配線基板の製造法

Publications (2)

Publication Number Publication Date
JPH0697231A true JPH0697231A (ja) 1994-04-08
JP3246954B2 JP3246954B2 (ja) 2002-01-15

Family

ID=17494000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27099992A Expired - Fee Related JP3246954B2 (ja) 1992-09-14 1992-09-14 回路部品搭載用可撓性回路配線基板の製造法

Country Status (1)

Country Link
JP (1) JP3246954B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471A1 (de) * 1994-12-23 1996-06-27 Fraunhofer Ges Forschung Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
US6039953A (en) * 1997-12-23 2000-03-21 Aboca Di Mercati Valentino & C. Societa Semplice Highly concentrated mineralised natural complex for the integration of mineral oligoelements and method for its production
KR100496999B1 (ko) * 1997-08-18 2005-09-14 엘지전자 주식회사 플라즈마디스플레이패널의패드부구조및형성방법
JP2008288422A (ja) * 2007-05-18 2008-11-27 Kinsus Interconnect Technology Corp フレキシブルプリント配線板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471A1 (de) * 1994-12-23 1996-06-27 Fraunhofer Ges Forschung Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
KR100496999B1 (ko) * 1997-08-18 2005-09-14 엘지전자 주식회사 플라즈마디스플레이패널의패드부구조및형성방법
US6039953A (en) * 1997-12-23 2000-03-21 Aboca Di Mercati Valentino & C. Societa Semplice Highly concentrated mineralised natural complex for the integration of mineral oligoelements and method for its production
JP2008288422A (ja) * 2007-05-18 2008-11-27 Kinsus Interconnect Technology Corp フレキシブルプリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP3246954B2 (ja) 2002-01-15

Similar Documents

Publication Publication Date Title
US20090152233A1 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
US6171946B1 (en) Pattern formation method for multi-layered electronic components
US5109601A (en) Method of marking a thin film package
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JPH02162746A (ja) 高密度集積回路の支持体とその製造方法
JP3246954B2 (ja) 回路部品搭載用可撓性回路配線基板の製造法
US4965700A (en) Thin film package for mixed bonding of chips
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
KR100743231B1 (ko) 인쇄회로기판의 제조방법
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
GB2324753A (en) Manufacturing printed circuit and printed wiring boards
JP3207266B2 (ja) 回路部品搭載用端子を備えた回路配線基板の製造法
JPH05152376A (ja) 半導体装置の接続構造
JPH07176565A (ja) 配線基板およびその製造方法
JP2001053191A (ja) 電極突起を導出した基板及びその製造方法
JP2938592B2 (ja) 回路部品搭載用端子を備えた可撓性回路基板及びその製造法
JPH0734445B2 (ja) Ic搭載用可撓性回路基板の製造法
JP2776361B2 (ja) 印刷配線板
JP2957747B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
JPH06283834A (ja) 配線回路板、その製造方法及びリード接続方法
JP2000012726A (ja) 半導体実装用基板における突起電極形成方法
JP2003324168A (ja) 半導体集積回路実装用プリント配線板
JP2911273B2 (ja) 回路部品試験用可撓性回路基板及びその製造法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081102

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081102

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091102

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees