JPH0697199A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH0697199A JPH0697199A JP5361892A JP5361892A JPH0697199A JP H0697199 A JPH0697199 A JP H0697199A JP 5361892 A JP5361892 A JP 5361892A JP 5361892 A JP5361892 A JP 5361892A JP H0697199 A JPH0697199 A JP H0697199A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- source
- drain
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ＭＥＳＦＥＴの入力インピーダンスを低減
し、消費電力を小さくすることを目的とする。 【構成】 ソ−ス電極５とドレイン電極７との間、又は
ドレイン電極６とゲート電極との間に逆導電型領域９を
形成し、この逆導電型領域９をゲート電極７に電気的に
接続している。
し、消費電力を小さくすることを目的とする。 【構成】 ソ−ス電極５とドレイン電極７との間、又は
ドレイン電極６とゲート電極との間に逆導電型領域９を
形成し、この逆導電型領域９をゲート電極７に電気的に
接続している。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＥＳＦＥＴ（ＭＥｔ
ａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆ
ｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に関し、更に詳しく
はそのＦＥＴの入力インピーダンスを小さくすることに
より、携帯電話機用ＭＭＩＣなどの能動素子として用い
る場合に設計性を向上せしめ、高性能なＭＭＩＣを実現
しようとするものである。
ａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆ
ｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に関し、更に詳しく
はそのＦＥＴの入力インピーダンスを小さくすることに
より、携帯電話機用ＭＭＩＣなどの能動素子として用い
る場合に設計性を向上せしめ、高性能なＭＭＩＣを実現
しようとするものである。
【０００２】
【従来の技術】１９６６年にＭｅａｄによってＭＥＳＦ
ＥＴの構造が提唱された（Ｃ．Ａ．Ｍｅａｄ，“Ｓｃｈ
ｏｔｔｋｙ ｂａｒｒｉｅｒ ｇａｔｅ ｆｉｅｌｄ
ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ，”Ｐｒｏｃ．
ＩＥＥＥ，ｖｏｌ．５４，ｐ３０７，１９６６．）。
ＥＴの構造が提唱された（Ｃ．Ａ．Ｍｅａｄ，“Ｓｃｈ
ｏｔｔｋｙ ｂａｒｒｉｅｒ ｇａｔｅ ｆｉｅｌｄ
ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ，”Ｐｒｏｃ．
ＩＥＥＥ，ｖｏｌ．５４，ｐ３０７，１９６６．）。
【０００３】現在、ＭＥＳＦＥＴは様々な機器に使用さ
れて来ており、適用される応用機器の一つに携帯電話機
がある。
れて来ており、適用される応用機器の一つに携帯電話機
がある。
【０００４】携帯電話機用ＭＭＩＣに用いられるＭＥＳ
ＦＥＴに求められる要求は、低消費電力である。
ＦＥＴに求められる要求は、低消費電力である。
【０００５】図５に従来のＧａＡｓＭＥＳＦＥＴの断面
図を示す。
図を示す。
【０００６】図５において、Ｃｒ等をドープした半絶縁
性ＧａＡｓ基板１上にＳｉをイオン注入して注入量の多
いｎ++型の高濃度不純物半導体層からなるソース領域２
とドレイン領域３が形成されている。
性ＧａＡｓ基板１上にＳｉをイオン注入して注入量の多
いｎ++型の高濃度不純物半導体層からなるソース領域２
とドレイン領域３が形成されている。
【０００７】また、ソース領域２とドレイン領域３の間
にはＳｉイオンの注入量の少ないｎ型の低濃度不純物半
導体層からなるチャンネル領域４が形成されている。
にはＳｉイオンの注入量の少ないｎ型の低濃度不純物半
導体層からなるチャンネル領域４が形成されている。
【０００８】ｎ++型の高濃度不純物半導体層のソース領
域２とドレイン領域３上にそれぞれＡｕ−Ｇｅ−Ｎｉ製
のソース電極５とドレイン電極６がオーミック接触して
いる。
域２とドレイン領域３上にそれぞれＡｕ−Ｇｅ−Ｎｉ製
のソース電極５とドレイン電極６がオーミック接触して
いる。
【０００９】ソース電極５及びドレイン電極６と非接触
のＡｌ製のゲート電極７がチャンネル領域４上にショッ
トキ接合している。
のＡｌ製のゲート電極７がチャンネル領域４上にショッ
トキ接合している。
【００１０】これ等の電極５、６、７の部分を除いて、
ソース領域２とドレイン領域３とチャンネル領域４の表
面はＳｉ3Ｎ4、ＳｉＯなどからなる表面保護膜８により
覆われている。
ソース領域２とドレイン領域３とチャンネル領域４の表
面はＳｉ3Ｎ4、ＳｉＯなどからなる表面保護膜８により
覆われている。
【００１１】このような構造のＭＥＳＦＥＴにおける省
電力達成のためには、ドレイン電流（Ｉｄｓｓ）を小さ
くして、入力容量（Ｃｇｓ）を大きくできる構造を実現
すれば良い。
電力達成のためには、ドレイン電流（Ｉｄｓｓ）を小さ
くして、入力容量（Ｃｇｓ）を大きくできる構造を実現
すれば良い。
【００１２】その一方法として、Ｃｇｓを大きくするた
めにゲート幅（Ｗｇ）を大きくしたり、チャンネル領域
の高濃度化を行ってきた。
めにゲート幅（Ｗｇ）を大きくしたり、チャンネル領域
の高濃度化を行ってきた。
【００１３】
【発明が解決しようとする課題】しかしながら、Ｃｇｓ
を大きくするために、Ｗｇを大きくしたり、チャンネル
領域の高濃度化を行うと、ドレイン電流も同時に増加し
てしまう。
を大きくするために、Ｗｇを大きくしたり、チャンネル
領域の高濃度化を行うと、ドレイン電流も同時に増加し
てしまう。
【００１４】従って、本発明は携帯電話機用ＭＭＩＣな
どに用いられるＭＥＳＦＥＴの低消費電力を実現するた
めにＩｄｓｓを小さくして、尚且つＣｇｓを大きくする
という相反する課題を同時に満足させようとするところ
にある。
どに用いられるＭＥＳＦＥＴの低消費電力を実現するた
めにＩｄｓｓを小さくして、尚且つＣｇｓを大きくする
という相反する課題を同時に満足させようとするところ
にある。
【００１５】
【課題を解決するための手段】本発明は、ＭＥＳＦＥＴ
において、ソース・ゲート電極間、若しくは、ドレイン
・ゲート電極間、或るいはソース・ゲート電極間、及び
ドレイン・ゲート電極間に、ソース領域、ドレイン領域
及びチャンネル領域の導電型と異なる逆導電型領域を形
成し、その逆導電型領域とゲート電極とを電気的に接続
している。
において、ソース・ゲート電極間、若しくは、ドレイン
・ゲート電極間、或るいはソース・ゲート電極間、及び
ドレイン・ゲート電極間に、ソース領域、ドレイン領域
及びチャンネル領域の導電型と異なる逆導電型領域を形
成し、その逆導電型領域とゲート電極とを電気的に接続
している。
【００１６】
【作用】本発明によればゲート電極にｐｎ型構造のダイ
オ−ドを付加できるのでＩｄｓｓを増加させることな
く、Ｃｇｓを増加させることができる。
オ−ドを付加できるのでＩｄｓｓを増加させることな
く、Ｃｇｓを増加させることができる。
【００１７】
【実施例】本発明のＧａＡｓ電界効果型トランジスタの
斜視図を図１に示す。
斜視図を図１に示す。
【００１８】この図１のおいて、１、２、３、４、５、
６、７、８は図５と同様にそれぞれ半絶縁性ＧａＡｓ基
板、ソース領域、ドレイン領域、チャンネル領域、ソー
ス電極、ドレイン電極、ゲート電極、表面保護膜であ
る。
６、７、８は図５と同様にそれぞれ半絶縁性ＧａＡｓ基
板、ソース領域、ドレイン領域、チャンネル領域、ソー
ス電極、ドレイン電極、ゲート電極、表面保護膜であ
る。
【００１９】尚、上記ソース電極５とゲート電極７との
間隔、及びドレイン電極６とゲート電極７の間隔は２μ
ｍ程度で、またゲート電極７はＷＳｉｘにて構成されて
いる。
間隔、及びドレイン電極６とゲート電極７の間隔は２μ
ｍ程度で、またゲート電極７はＷＳｉｘにて構成されて
いる。
【００２０】９はソース電極５とゲート電極７との間の
ｎ++型の高濃度不純物半導体層のソース領域２にＭｇイ
オンを注入することに依って形成されたｐ型の逆導電型
領域で、この逆導電型領域９はゲート電極７を延長せし
めた接続部１０を介してゲート電極７と電気的に接続さ
れている。
ｎ++型の高濃度不純物半導体層のソース領域２にＭｇイ
オンを注入することに依って形成されたｐ型の逆導電型
領域で、この逆導電型領域９はゲート電極７を延長せし
めた接続部１０を介してゲート電極７と電気的に接続さ
れている。
【００２１】このようにｎ++型のソース領域２にｐ型の
逆導電型領域９を形成することに依ってｐｎ型のダイオ
ードを構成し、更にその逆導電型領域９をゲート電極７
に電気的に接続することに依ってゲート電極７にｐｎ型
のダイオードを付加せしめることになる。
逆導電型領域９を形成することに依ってｐｎ型のダイオ
ードを構成し、更にその逆導電型領域９をゲート電極７
に電気的に接続することに依ってゲート電極７にｐｎ型
のダイオードを付加せしめることになる。
【００２２】図２に接続部１０以外の箇所での本発明の
ＧａＡｓＭＥＳＦＥＴの断面図を示す。
ＧａＡｓＭＥＳＦＥＴの断面図を示す。
【００２３】この図２から明らかなように、図５の場合
と同様にＳｉ3Ｎ4から成る表面保護膜８にて逆導電型領
域９表面も覆われている。
と同様にＳｉ3Ｎ4から成る表面保護膜８にて逆導電型領
域９表面も覆われている。
【００２４】注入された不純物の活性化は温度８５０
℃、時間２０分間、水素とアルゴンの混合雰囲気中にて
行われる。
℃、時間２０分間、水素とアルゴンの混合雰囲気中にて
行われる。
【００２５】図３に本発明のＭＥＳＦＥＴのそれぞれ異
なった実施例の平面図を示す。
なった実施例の平面図を示す。
【００２６】図３のａは逆導電型領域９をソース電極５
とゲート電極７とのの間に設けた場合を示し、この逆導
電型領域９はゲート電極７から延長した接続部１０によ
ってゲート電極７と電気的に接続されている。
とゲート電極７とのの間に設けた場合を示し、この逆導
電型領域９はゲート電極７から延長した接続部１０によ
ってゲート電極７と電気的に接続されている。
【００２７】図３のｂは逆導電型領域９をゲート電極７
とドレイン電極６との間に設けた場合を示し、この逆導
電型領域９は半絶縁製ＧａＡｓ基板１にゲート電極７と
平行な方向に延長され、その延長部分においてゲート電
極７と電気的に接続されている。
とドレイン電極６との間に設けた場合を示し、この逆導
電型領域９は半絶縁製ＧａＡｓ基板１にゲート電極７と
平行な方向に延長され、その延長部分においてゲート電
極７と電気的に接続されている。
【００２８】図３のｃは逆導電型領域９、９をソース電
極５とゲート電極７との間、並びにゲート電極７とドレ
イン電極６との間に設けた場合を示し、接続部１０、１
０にてゲート電極７に連なっている。
極５とゲート電極７との間、並びにゲート電極７とドレ
イン電極６との間に設けた場合を示し、接続部１０、１
０にてゲート電極７に連なっている。
【００２９】図３のｄはゲート電極７とチャンネル領域
４に非対称に分布する三つの逆導電型領域９、９、９を
設け、それ等の領域９、９、９をそれぞれゲート電極７
に接続した実施例を示している。
４に非対称に分布する三つの逆導電型領域９、９、９を
設け、それ等の領域９、９、９をそれぞれゲート電極７
に接続した実施例を示している。
【００３０】通常のＭＥＳＦＥＴのチャンネル領域４に
おいてドレイン電極６側よりソース電極５側で空乏層の
拡がりが小さくなるが、図３のｄの構造は逆導電型領域
９により空乏層を半絶縁性ＧａＡｓ基板に完全に接触さ
せることができるのでＦＥＴのピンチオフ特性が向上す
る利点がある。
おいてドレイン電極６側よりソース電極５側で空乏層の
拡がりが小さくなるが、図３のｄの構造は逆導電型領域
９により空乏層を半絶縁性ＧａＡｓ基板に完全に接触さ
せることができるのでＦＥＴのピンチオフ特性が向上す
る利点がある。
【００３１】さらに逆導電型領域９により形成される等
しくない二つのチャネルにおいて、ソース電極５からド
レイン電極６への数ＧＨｚ以上の高周波領域の二つの信
号の相互作用によりＭＥＳＦＥＴの相互コンダクタンス
が大きくなる効果がある。
しくない二つのチャネルにおいて、ソース電極５からド
レイン電極６への数ＧＨｚ以上の高周波領域の二つの信
号の相互作用によりＭＥＳＦＥＴの相互コンダクタンス
が大きくなる効果がある。
【００３２】図４に本発明のＭＥＳＦＥＴの製造工程図
を示す。
を示す。
【００３３】図４のａにおいて、Ｃｒをドープした半絶
縁性ＧａＡｓ基板１にレジスト１１と表面保護膜８の開
口部よりＳｉイオンを加速電圧４０ｋＶ、ドーズ量５×
１０ 12ｃｍ-3の条件でイオン注入してｎ型半導体層のチ
ャンネル領域４を形成する。
縁性ＧａＡｓ基板１にレジスト１１と表面保護膜８の開
口部よりＳｉイオンを加速電圧４０ｋＶ、ドーズ量５×
１０ 12ｃｍ-3の条件でイオン注入してｎ型半導体層のチ
ャンネル領域４を形成する。
【００３４】図４のｂにおいて、新たに設けたレジスト
１１と表面保護膜８のマスクにより、半絶縁性ＧａＡｓ
基板１にＳｉイオンを加速電圧９０ｋＶ、ドーズ量１×
１０ 13ｃｍ-3の条件でイオン注入してｎ++型高濃度不純
物半導体層からなるソース領域２及びドレイン領域３を
形成している。
１１と表面保護膜８のマスクにより、半絶縁性ＧａＡｓ
基板１にＳｉイオンを加速電圧９０ｋＶ、ドーズ量１×
１０ 13ｃｍ-3の条件でイオン注入してｎ++型高濃度不純
物半導体層からなるソース領域２及びドレイン領域３を
形成している。
【００３５】図４のｃにおいて、表面保護膜８上の全面
を被覆している主成分ＰＭＭＡの膜厚約１μｍのレジス
ト１１に電子ビーム（ＥＢ）直接描画技術を用いて５０
ｋｅＶのＥＢビーム１２を照射する。
を被覆している主成分ＰＭＭＡの膜厚約１μｍのレジス
ト１１に電子ビーム（ＥＢ）直接描画技術を用いて５０
ｋｅＶのＥＢビーム１２を照射する。
【００３６】図４のｄにおいて、既に５０ｋｅＶのＥＢ
ビームにより約０．２５μｍの開口部が形成されたレジ
スト１１上からＭｇイオン１３を加速電圧５０ｋＶ、ド
ーズ量７×１０12ｃｍ-3の条件でイオン注入してｐ型半
導体層の逆導電型領域９を形成する。
ビームにより約０．２５μｍの開口部が形成されたレジ
スト１１上からＭｇイオン１３を加速電圧５０ｋＶ、ド
ーズ量７×１０12ｃｍ-3の条件でイオン注入してｐ型半
導体層の逆導電型領域９を形成する。
【００３７】続いて、温度８５０℃、時間２０分間、水
素とアルゴンの混合雰囲気中にて熱処理（アニール）を
行い、注入した不純物の活性化を行う。
素とアルゴンの混合雰囲気中にて熱処理（アニール）を
行い、注入した不純物の活性化を行う。
【００３８】図４のｅにおいて、Ａｕ−Ｇｅ−Ｎｉ製の
ソース電極５及びドレイン電極６を表面保護膜８の無い
部分に残して、それぞれｎ++型高濃度不純物半導体層か
らなるソース領域２とドレイン領域３にオーミック接触
させる。
ソース電極５及びドレイン電極６を表面保護膜８の無い
部分に残して、それぞれｎ++型高濃度不純物半導体層か
らなるソース領域２とドレイン領域３にオーミック接触
させる。
【００３９】図４のｆにおいて、チャンネル領域４上の
表面保護膜８を一部除去して、チャンネル領域４とＡｌ
製のゲート電極７とをショットキ接合させる。
表面保護膜８を一部除去して、チャンネル領域４とＡｌ
製のゲート電極７とをショットキ接合させる。
【００４０】この時、この図４のｆでは示されていない
が、ゲート電極７の形成と同時にゲート電極７を延長し
た接続部１０にてそのゲート電極７と逆導電型領域とは
電気的に接続される。
が、ゲート電極７の形成と同時にゲート電極７を延長し
た接続部１０にてそのゲート電極７と逆導電型領域とは
電気的に接続される。
【００４１】尚、本発明の構成においては半絶縁性Ｇａ
Ａｓ基板とチャンネル領域４との間にバッファ層を設け
ていないが、必要に応じてＭＢＥまたはＭＯＣＶＤによ
り数千Åのエピタキシャルバッファ層を設けても良い。
Ａｓ基板とチャンネル領域４との間にバッファ層を設け
ていないが、必要に応じてＭＢＥまたはＭＯＣＶＤによ
り数千Åのエピタキシャルバッファ層を設けても良い。
【００４２】
【発明の効果】本発明によれば、ソース・ドレイン電極
間に逆導電型の不純物を導入することにより、ｐｎ型構
造のダイオードをＭＥＳＦＥＴ内に導入し、従来と同一
のＩｄｓｓでもＣｇｓを増加させることが可能になる。
間に逆導電型の不純物を導入することにより、ｐｎ型構
造のダイオードをＭＥＳＦＥＴ内に導入し、従来と同一
のＩｄｓｓでもＣｇｓを増加させることが可能になる。
【００４３】その結果、低消費電力で高性能なＭＭＩＣ
の製造が可能となり、携帯電話などの応用機器の小型軽
量化を図ることができる。
の製造が可能となり、携帯電話などの応用機器の小型軽
量化を図ることができる。
【図１】本発明の電界効果型トランジスタの斜視図であ
る。
る。
【図２】本発明の電界効果型トランジスタの断面図であ
る。
る。
【図３】本発明の電界効果型トランジスタの平面図であ
る。
る。
【図４】本発明の電界効果型トランジスタの製造工程図
である。
である。
【図５】従来の電界効果型トランジスタの断面図であ
る。
る。
１ 半絶縁性ＧａＡｓ基板 ２ ソース領域 ３ ドレイン領域 ４ チャンネル領域 ５ ソース電極 ６ ドレイン電極 ７ ゲート電極 ８ 表面保護膜 ９ 逆導電型領域 １０ 接続部 １１ レジスト １２ ＥＢビーム １３ Ｍｇイオン
Claims (3)
- 【請求項１】 半導体基板に離間して設けた高不純物濃
度領域から成るソース、ドレインと、該ソース、ドレイ
ンにオーミック接触したソース、ドレイン電極と、上記
ソース、ドレイン間に位置するチャンネル領域にショッ
トキ接合したゲート電極と、から構成され、上記半導体
基板のソース電極とゲート電極間位置に逆導電型領域を
形成し、該領域を上記ゲート電極と電気的に接続して成
るＭＥＳＦＥＴ。 - 【請求項２】 半導体基板に離間して設けた高不純物濃
度領域から成るソース、ドレインと、該ソース、ドレイ
ンにオーミック接触したソース、ドレイン電極と、上記
ソース、ドレイン間に位置するチャンネル領域にショッ
トキ接合したゲート電極と、から構成され、上記半導体
基板のドレイン電極とゲート電極間位置に逆導電型領域
を形成し、該領域を上記ゲート電極と電気的に接続して
成るＭＥＳＦＥＴ。 - 【請求項３】 半導体基板に離間して設けた高不純物濃
度領域から成るソース、ドレインと、該ソース、ドレイ
ンにオーミック接触したソース、ドレイン電極と、上記
ソース、ドレイン間に位置するチャンネル領域にショッ
トキ接合したゲート電極と、から構成され、上記半導体
基板のソース電極とゲート電極間、並びにドレイン電極
とゲート電極間位置に逆導電型領域を形成し、該領域を
上記ゲート電極と電気的に接続して成るＭＥＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5361892A JPH0697199A (ja) | 1992-03-12 | 1992-03-12 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5361892A JPH0697199A (ja) | 1992-03-12 | 1992-03-12 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697199A true JPH0697199A (ja) | 1994-04-08 |
Family
ID=12947899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5361892A Pending JPH0697199A (ja) | 1992-03-12 | 1992-03-12 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786610A (en) * | 1996-05-30 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
-
1992
- 1992-03-12 JP JP5361892A patent/JPH0697199A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786610A (en) * | 1996-05-30 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729000A (en) | Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates | |
| JPS59207667A (ja) | 半導体装置 | |
| JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US5905277A (en) | Field-effect transistor and method of manufacturing the same | |
| US5670804A (en) | PN-junction gate FET | |
| JPH0697199A (ja) | 電界効果型トランジスタ | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| US4965645A (en) | Saturable charge FET | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP3537609B2 (ja) | 半導体装置及びその製造方法 | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH03240243A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6362274A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07153779A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0328066B2 (ja) | ||
| JPH081910B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH07120675B2 (ja) | 半導体装置製造方法 | |
| JPS63124471A (ja) | 電界効果トランジスタ | |
| JPS63226967A (ja) | 化合物半導体接合型電界効果トランジスタ及びその製造方法 | |
| JPH0529354A (ja) | 半導体装置の製造方法 | |
| JPH05144843A (ja) | 電界効果トランジスタ | |
| JPH113897A (ja) | 半導体装置およびその製造方法 | |
| JPS60241271A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01187980A (ja) | ショトキー接合型電界効果トランジスタ |