JPS6362274A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半絶縁性化合物半導体基板を用いた電界効果ト
ランジスタの製造方法に関する。

（従来の技術） 半絶縁性ＧａＡｓ基板を用いたショットキーゲート型電
界効果トランジスタ（ＭＢＳＦＥＴ）は、　ＧａＡｓの
持つ高い電子移動度のために、マイクロ波用素）子とし
て、また現在のＳｉでは得られない超高速動作を可能と
するＧａＡｓ　ＩＣの基本素子として注目されている。

このＭＢＳＦＥＴの性能は、次式で表現される。

Ｋ　＝　Ｋｏ／ｎｋ（ｋ＝１〜１．５　）　　　　　　
（Ｉｔここで、ｎはショットキー特性を表わす理想因子
、Ｃは誘電率、μは移動度、Ｗｇはゲート巾、〜はゲー
ト長であり、ａは実効動作層深さである。

上式かられかるように、ＭＥＳＦＥＴの高性能化即ちに
値を大きくする為には、ゲート長−の短縮。

動作層深さａを小さくすること、またショットキー特性
を理想状態に近付けることが必要となる。

ゲート長へは細いほどよい訳だが、公知のリソグラフィ
ー技術を使用し、短チヤネル効果の影響を受けない範囲
に限定すれば、１．０μｍ程度が限界となる。そのため
第５図のように動作層を薄層化し。

真性ＫＯ値を向上させることが試みられている。

しかし、動作層を薄層化した場合、　ＰＥＴの閾値電圧
ｖｔｈを一定に保つためには、ドーズ量を大きくする必
要がある。動作層を８ｉ　イオン注入で形成した場合、
　ｖｔｈを０．１ｖにする為の加速エネルギーＥａとド
ーズｉｌＱの関係を第６図に示す。ここで加速エネルギ
ーＥａは、動作層深さに対応する。

この図から低エネルギー注入すれば、ドーズ量ＱはＥａ
の二重に比例して増加することがわかる。

ところでこの様に低エネルギー、高ドーズにすることに
より、動作層の薄層化は達成される訳であるが表面側濃
度が大きくなりショットキー特性は劣化する。その実例
を第３図（ａ）に示した。この様に理想因子ｎ値が劣化
してくると、（７）式に示した関係からＦＥＴの性能は
予想したほどには向上しない。また１表面゛側濃度が大
きくなることからショットキー特性も劣化してしまう。

（発明が解決しようとする問題点） このように、動作層薄層化に伴うショットキー特性の劣
化が大きく１本来のＦＥＴの性能を十分に発揮できない
という問題点があった。

本発明は、ＭＥＳＦＥＴの動作層を薄層化する際に、表
面濃度が大きくなり、ショットキー特性が劣化すること
を防止するものであり１表面側濃度のみ低くシ１本来Ｆ
ＥＴの動作に寄与する動作層のプロファイルは何ら影響
を受けない為に、動作層薄層化の効果が十分に引き出せ
るものである。

この様な特徴をもつＦＥＴを複雑なプロセスを採用しな
いで従来のセルファラインプロセスで、簡単に、再現性
よく製造する方法を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明にかかる電界効果トランジスタの製造方法は、半
絶縁性化合働手導体基板の表面に導電型の動作層が形成
され、その表面にゲート電極が形゛□　　成された榊造
において、前記ゲート電極上から前記導電型層と遊動電
型特性をもつイオン種を注入することにより、導電型層
の表面濃度の低下を図るものである。

ｍ２の製造方法は前記ゲート金属に動ｉＩ型層と遊動電
型特性をもつ不純物が混入されたものを使用し、熱処理
することにより動作層表面に前記不純物を拡散せしめる
ことにより、導電型層の表面濃度の低下を図るものであ
る。

この製造方法によれば、動作層表面濃度を低下させるた
め複雑な工程は不用であり、従来のセルファライン型Ｆ
ＥＴの製造方法がそのまま適用できる。

（作用） 本発明の方法によれば、動作層と遊動電型特性をもつイ
オン種を膜スルー注入することにより。

また遊動電型特性をもつ不純物を含むゲート電極を用い
、前記不純物を拡散させることにより動作層表面の濃度
を低下させることができる。また。

逆導電型濃度が低いため、　ＦＥＴの動作上重要となる
動作層ピーク濃度、ピーク位置等には何ら影響を及ぼさ
ない。

そのため、従来、動作層薄層化の際に問題となっていた
動作層表面濃度の増大によるショットキー特性の劣化は
全くなく、耐圧の低下もみられない。

また、ショットキー特性の改善から（１）式の関係によ
り、　ＦＥＴ性能も大きく改善される。さらに、ゲート
電極表面の濃度が低いため、ゲート容量も低減される。

（実施例） 〈実施例１〉 以下本発明の詳細な説明する。

ｇ１図は一実施例ノＧａＡｓ−ＭＥ８ＦＥＴである。

第１図（ａ）は、　ＦＥＴの断面図であり、従来のセル
ファライン構造と同じであるが、動作層１２のプロフィ
ールにおいて、ゲート界面での濃度が低下しているとこ
ろに特徴がある（第１図（ｂ））。１１は抵抗率１０’
〜１０’Ωφ個　程度の半絶縁性ＧａＡｓ基板であり、
その表面部には第１図（ｂ）のようなプロフィールをも
つ動作層１２が形成されている。

そして、その表面には、例えば膜厚１０００Ａ程度のＷ
Ｎｉからなるシッットキーゲートー電極１３が形成され
ている。１４．１５は各々高濃度ソース領域、ドレイン
領域であり、１６．１７は各々ソースドレインのオーミ
ック電極である。

第２図（ａ）〜（ｄ）を参照し、詳細に説明する。先ず
半絶縁性ＧａＡｓ基板１１にＳｉイオンを３０ＫｅＶ３
　Ｘ　１０”ｏ−の条件でイオン注入して通常のｎ型動
作層１２を形成する。次にこの上にＷＮ膜を１００ＯＡ
形成し、さらにゲート電極形成のためのマスク２０を５
ｔＯｓ膜によって形成する（第２図（ａ；）。

この後、Ｓｉｎ、膜２０をマスクとして公知のドライエ
ツチング技術を用いてＷＮ膜１３を加工する口Ｓｉｎ、
マスク２０を残したままｎ型ソース。

ドレイン領域１４．１５を形成する（第２図（ｂ））。

この時のイオン注入条件は１２０ＫｅＶ、　４Ｘ１０”
ｃｍ　２とし、従来よりわずかに高ドーズにしておく。

これは後のｐ型導電凰のイオン注入により、濃度がわず
かに低下するためである。その後、ゲート電極上層の８
ｉ０．膜２０を除去し、Ｂｅをゲート電極を通してｎ型
導電層表面に注入する。この時。

ゲート電極厚が１００ＯＡであるため５　ｏＫｅＶ、　
２　Ｘ１０　ｃｍ　　の条件で注入することによりｎ型
導電層〉表面のみの濃度を低下させることが可能となる
”Ｘｌ ？′（第２図（Ｃ））。この後、注入不純物の活性化の
ためのアニールを８００−℃〜８５０℃で行ない。

Ａ　ｕ　Ｇ　ｅ合金によりソース、ドレインのオーミッ
ク電極１６．１７を形成して、セルファライン型ＧａＡ
ｓ−ＭＥＳＦＥＴが完成する（第２図（ｄ））。

本実施例のＭＥＳＦＥＴでは、ｎ型動作層を３０ＫｅＶ
で形成し、動作層を薄層化しているので。

ＰＥＴの閾値電圧Ｖｔｈを０．１ｖにする為にドーズ量
を３×１０３　とした。従来方法のままでは、このドー
ズ量の時表面濃度は２　Ｘ　１０”ｃｍ−”となってお
り、ショットキー特性の劣化は免れない。これはシミツ
トキー特性の理想因子が濃度依存性をもっためである。

本実施例で試作したＰＥＴのショットキー特性と従来法
との比較を第３図に示す。尚、ｇａ図はａ　ｏ　ＫｅＶ
　注入一定とし、ドーズ量を変化させたものである。

従来方法（ｍ　３　図（ａ）　）　テは、３０ＫｅＶ、
３Ｘ１０”ｃｍ−２の時φ、　＝０．６２Ｖ　、　ｎ＝
１．３４でありシミツトキー特性としては必ずしも満足
できるものではない。

また、第（，１）式の関係からｎ値が１より大きい時に
は％ＦＥＴの性能であるに値は大幅に低下することにな
る。そのため％ｎｆｉ動作層を薄層化したｌこも−かか
わらず１本来の性能を十分に引き出すことができなかっ
た。

本実施例では、高ドーズ注入したにもかかわらず１表面
部度は５　Ｘ　１０”ｃｍ　３程度にまで低下している
ので、第３図（ｂ）に示すようにショットキー特性は良
好なものになっている。そのためＦｇＴの性能も大きく
向上し、従来法でに＝１．２ｍＡ／’Ｆ　、　ｆｏｒ　
。

Ｗ、＝１０μｍであったものが、約２０％向上し、１．
５ｍＡ／Ｖ２．ｆｏｒ　、　Ｗｇ＝Ｉ　Ｑμｍとなった
。

さらに、ショットキーの逆方向耐圧も向上しており、従
来法で５ｖのものが約７ｖ程度になっていた。

また、本実施例でリング発振器を試作し、ゲートａりの
スイッチングエネルギーを調べたところ従来法で２２ｆ
Ｊのものが本試作では１６ｆＪにまで改善されているこ
とから、単にに値の向上だけでなくゲート容量も低下し
ているのがわかった。

本発明は、上記実施例に限られず、種々変形して実施す
ることができる。例えばゲート電極としてはｎ型ＧａＡ
ｓと良好なショットキー特性が保持されるものであれば
よ（ＷＮの他にＷ、ＷＳｉ。

ＷＡＡ、Ｍｏ、ＭｏＡｔなどを用いることができる。

又、注入不純物はｎ型の場合は８ｉの他にＳｅ、Ｓなど
を用いることができる。

〈実施例２〉 ここでは、ゲート金属に導電型層と逆導電特性をもつ不
純物を含む金属あるいは合金を用いた場合についての実
施例を説明する。

第４図（ａ）〜（ｄ）を参照し詳細ｉこ説明する。先ず
。

第１の実施例と同様に半絶縁性ＧａＡｓ基板２１にＳｉ
　イオンを３０　ＫｅＶ　、　３　Ｘ　１０”ｃｍ−’
Ｃ’イオン注入し、ｎ型動作層２２を形成する。次にこ
の上にＭ　ｏ　Ｚ　ｎ膜を３００ＯＡ形成し、公知のド
ライエツチング法′により、ゲート電極を形成する（第
４図（ａ））。

次いで、ゲート電極をマスクにｎ＋型ソース、ドレイン
領域２４．２５を形成する（第４図（ｂ））。

この時のＳｉ　イオン注入条件は、１２０ＫｅＶ、３ｘ
１０”ｃｍ　２とする。その後、注入不純物の活性化と
前記ゲート電極中に含まれているＺｕをｎ型動作層表面
に拡散させるために８００℃の熱処理を１０分間施す（
第４図（Ｃ））。この後、第１の実施例と同様にしてオ
ーミック電極２６．２７を形成して完成する（第４図（
ｄ））。

本実施例においても第１の実施例と同等の結果を得るこ
とができる。

〔発明の効果〕

本発明の方法によれば、従来の工程に僅か１回のイオン
注入工程を加えるだけで、あるいは動作層と逆導電型特
性をもつ不純物が混入された金属又は合金をゲート電極
として用いるだけで、動作層表面の濃度を低下させるこ
とが可能となる。

そのため、従来問題となっていた動作層薄層化によ゛る
表面濃度の増大が防止でき、シ１ットキー特性の劣化を
免かれることができる。さらに本発明によれば、シ１ッ
トキー特性の改善からＦＥＴ性能も向上する。またゲー
トリーク電流の低減、さらにゲート容量の低減も可能と
なる。

【図面の簡単な説明】

第１図は１本発明の一実施例のＭＥＳＦＥＴと。 動作層の分布を示す図、第２図及び第４図は本発明の方
法を示す図、第３図は本発明と従来方法に１１　、２１
　・・・半絶縁性ＧａＡｓ基返、、１２，２２・・・ｎ
型動゛作層、１３・・・ＷＮゲート電極、２３・・・Ｍ
ｏ、Ｚｎ等のゲート電極、１４．２４−ｎ型ソース領域
、１５，２５・・・ｎ”！ドレイン領域、１６゜１７　
、２６　、２７−ｔ−ミック’ｌｌＬ極％２ｏ・−８ｔ
Ｏ。 膜。 代理人　弁理士　則　近　憲　佑 同　　　　竹　花　喜久男 丈 第４図 第５図 第６図

Claims (2)

【特許請求の範囲】
1. （１）化合物半導体基板の表面に第１導電型の動作層を
   形成する工程と前記動作層表面にショットキー障壁を形
   成するゲート金属を被着しゲート電極形成のためのマス
   クを用いて、ゲート電極を加工する工程とゲート加工用
   マスクを残したまま、第１導電型の高濃度ソース・ドレ
   イン領域をイオン注入によって形成する工程とゲート加
   工用マスクを除去した後、前記ゲート電極を通して、第
   １導電型層と逆動電型のイオンを第１導電層表面に注入
   する工程と前記導電型層を活性化する工程とソース、ド
   レイン領域表面にオーミック電極を形成する工程とを備
   えたことを特徴とする電界効果トランジスタの製造方法
   。
2. （２）前記ゲート電極に、第１導電型層と逆導電型特性
   をもつ不純物が混入されたものを用い前記導電層活性化
   の際にゲート電極から、第１導電型動作層表面に拡散す
   る工程を含むことを特徴とする特許請求の範囲第１項記
   載の電界効果トランジスタの製造方法。