JPH0697156A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0697156A JPH0697156A JP24287092A JP24287092A JPH0697156A JP H0697156 A JPH0697156 A JP H0697156A JP 24287092 A JP24287092 A JP 24287092A JP 24287092 A JP24287092 A JP 24287092A JP H0697156 A JPH0697156 A JP H0697156A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- film
- ecrcvd
- silicon oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 配線パターンの保護膜の形成方法に特徴を有
する半導体装置の製造方法に関し、多層配線構造の信頼
性を向上する。 【構成】 配線パターン２1 〜２3 の上を含む面にバイ
アスＥＣＲプラズマＣＶＤ（ＥＣＲＣＶＤ）によってシ
リコン酸化膜４またはシリコン窒化膜を形成する工程を
施す場合、幅が高さの２倍以上の段差が生じる配線パタ
ーンのパッド部分や電源配線部分にスリット状の溝を入
れて分割する。配線パターンの上にプラズマＣＶＤによ
ってシリコン酸化膜やシリコン窒化膜を形成した後に、
ＥＣＲＣＶＤによってシリコン酸化膜等を形成してパッ
シベーションを強化することができる。また、配線パタ
ーンの上にプラズマＣＶＤによってシリコン酸化膜等を
形成し、その上に常圧ＣＶＤまたは減圧ＣＶＤによって
ＰＳＧ膜を形成し、その上にＥＣＲＣＶＤによってシリ
コン酸化膜等を形成して、下地がＥＣＲＣＶＤによって
損傷を受けるのを防ぐことができる。
する半導体装置の製造方法に関し、多層配線構造の信頼
性を向上する。 【構成】 配線パターン２1 〜２3 の上を含む面にバイ
アスＥＣＲプラズマＣＶＤ（ＥＣＲＣＶＤ）によってシ
リコン酸化膜４またはシリコン窒化膜を形成する工程を
施す場合、幅が高さの２倍以上の段差が生じる配線パタ
ーンのパッド部分や電源配線部分にスリット状の溝を入
れて分割する。配線パターンの上にプラズマＣＶＤによ
ってシリコン酸化膜やシリコン窒化膜を形成した後に、
ＥＣＲＣＶＤによってシリコン酸化膜等を形成してパッ
シベーションを強化することができる。また、配線パタ
ーンの上にプラズマＣＶＤによってシリコン酸化膜等を
形成し、その上に常圧ＣＶＤまたは減圧ＣＶＤによって
ＰＳＧ膜を形成し、その上にＥＣＲＣＶＤによってシリ
コン酸化膜等を形成して、下地がＥＣＲＣＶＤによって
損傷を受けるのを防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特にＡｌを主成分とする配線パターンの保護
膜の形成方法に特徴を有する半導体装置の製造方法に関
する。近年の半導体装置には、高信頼性を保ちながら、
より高集積化することが要求されており、集積度を向上
するために細い配線パターンを有し、かつ、信頼性が高
い多層配線が求められている。
に係わり、特にＡｌを主成分とする配線パターンの保護
膜の形成方法に特徴を有する半導体装置の製造方法に関
する。近年の半導体装置には、高信頼性を保ちながら、
より高集積化することが要求されており、集積度を向上
するために細い配線パターンを有し、かつ、信頼性が高
い多層配線が求められている。
【０００２】
【従来の技術】従来の半導体装置の製造方法において
は、Ａｌを主成分とする配線パターンの間を絶縁膜とし
て、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃ
ｈｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）に
よるシリコン酸化膜（以下「ＰＥＣＶＤ−ＳｉＯ膜」と
略記する）／ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）／
ＰＥＣＶＤ−ＳｉＯの積層構造が採られてきた。
は、Ａｌを主成分とする配線パターンの間を絶縁膜とし
て、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃ
ｈｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）に
よるシリコン酸化膜（以下「ＰＥＣＶＤ−ＳｉＯ膜」と
略記する）／ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）／
ＰＥＣＶＤ−ＳｉＯの積層構造が採られてきた。
【０００３】図３は、従来のＡｌ多層配線の一例の構成
説明図である。この図において、２１はＢＰＳＧ膜、２
２は一層目のＡｌ配線パターン、２３はＰＥＣＶＤ−Ｓ
ｉＯ膜、２４はＳＯＧ膜、２５はＰＥＣＶＤ−ＳｉＯ
膜、２６は二層目のＡｌ配線パターン、２７はＡＰＣＶ
Ｄ−ＰＳＧ膜、２８はＰＥＣＶＤ−ＳｉＮ膜である。
説明図である。この図において、２１はＢＰＳＧ膜、２
２は一層目のＡｌ配線パターン、２３はＰＥＣＶＤ−Ｓ
ｉＯ膜、２４はＳＯＧ膜、２５はＰＥＣＶＤ−ＳｉＯ
膜、２６は二層目のＡｌ配線パターン、２７はＡＰＣＶ
Ｄ−ＰＳＧ膜、２８はＰＥＣＶＤ−ＳｉＮ膜である。
【０００４】従来のＡｌ多層配線の一例においては、Ｂ
ＰＳＧ膜２１の上に、Ａｌを主成分とする金属膜を蒸着
法等によって形成し、パターンニングすることによって
一層目のＡｌ配線パターン２２を形成し、その上に、Ｐ
ＥＣＶＤ−ＳｉＯ膜２３を形成し、このＰＥＣＶＤ−Ｓ
ｉＯ膜２３の窪みにＳＯＧ膜２４を形成して平坦化し、
さらにその上に、ＰＥＣＶＤ−ＳｉＯ膜２５を形成し、
その上に二層目のＡｌ配線パターン２６を形成し、その
上にＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓ
ｕｒｅ Ｃｈｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ 常圧ＣＶＤ）によってＡＰＣＶＤ−ＰＳＧ膜２
７とＰＥＣＶＤ−ＳｉＮ膜２８を形成していた。
ＰＳＧ膜２１の上に、Ａｌを主成分とする金属膜を蒸着
法等によって形成し、パターンニングすることによって
一層目のＡｌ配線パターン２２を形成し、その上に、Ｐ
ＥＣＶＤ−ＳｉＯ膜２３を形成し、このＰＥＣＶＤ−Ｓ
ｉＯ膜２３の窪みにＳＯＧ膜２４を形成して平坦化し、
さらにその上に、ＰＥＣＶＤ−ＳｉＯ膜２５を形成し、
その上に二層目のＡｌ配線パターン２６を形成し、その
上にＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓ
ｕｒｅ Ｃｈｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ 常圧ＣＶＤ）によってＡＰＣＶＤ−ＰＳＧ膜２
７とＰＥＣＶＤ−ＳｉＮ膜２８を形成していた。
【０００５】ところが、この工程によると、ＳＯＧ膜２
４に含まれる水分によって、Ａｌを主成分とする金属か
らなる一層目のＡｌ配線パターン２２や二層目のＡｌ配
線パターン２６が経時的に劣化するという問題が生じる
ことがわかった。また、配線パターンの間隔が狭くなる
につれてＳＯＧ膜２４が、一層目のＡｌ配線パターン２
２の間の窪みに入り難くなるという問題も生じてきた。
そこで最近、ＥＣＲＣＶＤ（Ｅｌｅｃｔｒｏｎ Ｃｙｃ
ｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ Ｃｈｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）による平坦化技術
が注目されている。
４に含まれる水分によって、Ａｌを主成分とする金属か
らなる一層目のＡｌ配線パターン２２や二層目のＡｌ配
線パターン２６が経時的に劣化するという問題が生じる
ことがわかった。また、配線パターンの間隔が狭くなる
につれてＳＯＧ膜２４が、一層目のＡｌ配線パターン２
２の間の窪みに入り難くなるという問題も生じてきた。
そこで最近、ＥＣＲＣＶＤ（Ｅｌｅｃｔｒｏｎ Ｃｙｃ
ｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ Ｃｈｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）による平坦化技術
が注目されている。
【０００６】図４は、従来のＥＣＲＣＶＤによるＡｌ多
層配線の構成説明図である。この図において、３１はＢ
ＰＳＧ膜、３２は一層目のＡｌ配線パターン、３３はＥ
ＣＲＣＶＤ−ＳｉＯ膜、３４は二層目のＡｌ配線パター
ン、３５はＡＰＣＶＤ−ＰＳＧ膜、３６はＰＥＣＶＤ−
ＳｉＮ膜である。
層配線の構成説明図である。この図において、３１はＢ
ＰＳＧ膜、３２は一層目のＡｌ配線パターン、３３はＥ
ＣＲＣＶＤ−ＳｉＯ膜、３４は二層目のＡｌ配線パター
ン、３５はＡＰＣＶＤ−ＰＳＧ膜、３６はＰＥＣＶＤ−
ＳｉＮ膜である。
【０００７】この従来のＥＣＲＣＶＤによるＡｌ多層配
線においては、ＢＰＳＧ膜３１の上に、一層目のＡｌ配
線パターン３２を形成し、その上にＥＣＲＣＶＤによっ
てＥＣＲＣＶＤ−ＳｉＯ膜３３を堆積して平坦化し、そ
の上に二層目のＡｌ配線パターン３４を形成し、さらに
その上にＡＰＣＶＤ−ＰＳＧ膜３５とＰＥＣＶＤ−Ｓｉ
Ｎ膜３６を形成していた。
線においては、ＢＰＳＧ膜３１の上に、一層目のＡｌ配
線パターン３２を形成し、その上にＥＣＲＣＶＤによっ
てＥＣＲＣＶＤ−ＳｉＯ膜３３を堆積して平坦化し、そ
の上に二層目のＡｌ配線パターン３４を形成し、さらに
その上にＡＰＣＶＤ−ＰＳＧ膜３５とＰＥＣＶＤ−Ｓｉ
Ｎ膜３６を形成していた。
【０００８】
【発明が解決しようとする課題】このように、ＥＣＲＣ
ＶＤによるＡｌ多層配線構造は、ＥＣＲＣＶＤ装置一台
を用いることによってＡｌ配線パターンの上を平坦化で
きること、Ａｌ配線パターンの間を埋めるためのＳＯＧ
膜を用いないため、層間絶縁膜から水分が発生しないこ
と、従来のＰＥＣＶＤ−ＳｉＯ／ＳＯＧ／ＰＥＣＶＤ−
ＳｉＯの多層構造より優れた平坦化形状を実現できるこ
と等の特徴を有している。
ＶＤによるＡｌ多層配線構造は、ＥＣＲＣＶＤ装置一台
を用いることによってＡｌ配線パターンの上を平坦化で
きること、Ａｌ配線パターンの間を埋めるためのＳＯＧ
膜を用いないため、層間絶縁膜から水分が発生しないこ
と、従来のＰＥＣＶＤ−ＳｉＯ／ＳＯＧ／ＰＥＣＶＤ−
ＳｉＯの多層構造より優れた平坦化形状を実現できるこ
と等の特徴を有している。
【０００９】ところが、このＥＣＲＣＶＤを用いると、
配線パターンの電源用配線部分やパッド部分のような広
い段差部を平坦化するのが困難であり、したがって、多
層配線部分での信頼性を高くすることができず、半導体
集積回路装置の信頼性を向上できないという問題を生じ
ていた。
配線パターンの電源用配線部分やパッド部分のような広
い段差部を平坦化するのが困難であり、したがって、多
層配線部分での信頼性を高くすることができず、半導体
集積回路装置の信頼性を向上できないという問題を生じ
ていた。
【００１０】図５は、従来の配線パターンのパッド部分
上のＥＣＲＣＶＤ−ＳｉＯ膜の構成説明図である。この
図において、４１はＢＰＳＧ膜、４２は配線パターンの
パッド部分、４３はＥＣＲＣＶＤ−ＳｉＯ膜である。
上のＥＣＲＣＶＤ−ＳｉＯ膜の構成説明図である。この
図において、４１はＢＰＳＧ膜、４２は配線パターンの
パッド部分、４３はＥＣＲＣＶＤ−ＳｉＯ膜である。
【００１１】バイアスＥＣＲＣＶＤのスパッタリングに
よるエッチング効果は、被加工面に対して４５度付近が
最も大きいため、段差の平坦化が行われるが、ＢＰＳＧ
膜４１の上に、幅が高さの２倍以上ある配線パターンの
パッド部分４２の上を含む面にＥＣＲＣＶＤ−ＳｉＯ膜
４３を形成すると、この図に示されているように、配線
パターンのパッド部分４２の上に平坦化しきれずに盛り
上がった部分が生じることがわかった。この盛り上がっ
た部分が生じると、その上に形成する絶縁膜や配線パタ
ーンの平坦化が損なわれて、信頼性の高い多層配線を形
成することができない。
よるエッチング効果は、被加工面に対して４５度付近が
最も大きいため、段差の平坦化が行われるが、ＢＰＳＧ
膜４１の上に、幅が高さの２倍以上ある配線パターンの
パッド部分４２の上を含む面にＥＣＲＣＶＤ−ＳｉＯ膜
４３を形成すると、この図に示されているように、配線
パターンのパッド部分４２の上に平坦化しきれずに盛り
上がった部分が生じることがわかった。この盛り上がっ
た部分が生じると、その上に形成する絶縁膜や配線パタ
ーンの平坦化が損なわれて、信頼性の高い多層配線を形
成することができない。
【００１２】従来のＰＥＣＶＤ−ＳｉＮ膜を用いた保護
膜構造においては、二層目以上のＡｌ配線パターンも一
層目の配線パターンと同様の理由によって劣化すること
が考えられる。
膜構造においては、二層目以上のＡｌ配線パターンも一
層目の配線パターンと同様の理由によって劣化すること
が考えられる。
【００１３】図６は、従来のＰＥＣＶＤ−ＳｉＮ膜を用
いた保護膜構成説明図である。この図において、５１は
ＰＥＣＶＤ−ＳｉＯ膜、５２は二層目のＡｌ配線パター
ン、５３はＰＳＧ膜、５４はＰＥＣＶＤ−ＳｉＮ膜であ
る。
いた保護膜構成説明図である。この図において、５１は
ＰＥＣＶＤ−ＳｉＯ膜、５２は二層目のＡｌ配線パター
ン、５３はＰＳＧ膜、５４はＰＥＣＶＤ−ＳｉＮ膜であ
る。
【００１４】この従来のＰＥＣＶＤ−ＳｉＮを用いた保
護膜構造においては、ＰＥＣＶＤ−ＳｉＯ膜５１の上に
二層目のＡｌ配線パターン５２を形成し、その上にＡＰ
ＣＶＤによりＰＳＧ膜５３が形成され、さらにその上に
ＰＥＣＶＤ−ＳｉＮ膜５４が形成されている。
護膜構造においては、ＰＥＣＶＤ−ＳｉＯ膜５１の上に
二層目のＡｌ配線パターン５２を形成し、その上にＡＰ
ＣＶＤによりＰＳＧ膜５３が形成され、さらにその上に
ＰＥＣＶＤ−ＳｉＮ膜５４が形成されている。
【００１５】この保護膜構造においては、ＡＰＣＶＤに
より形成したＰＳＧ膜５３が窪んで薄くなった部分から
水分が浸入して、二層目のＡｌ配線パターン５２が劣化
する可能性があることが懸念される。
より形成したＰＳＧ膜５３が窪んで薄くなった部分から
水分が浸入して、二層目のＡｌ配線パターン５２が劣化
する可能性があることが懸念される。
【００１６】本発明は、以上の諸点に鑑み、多層配線構
造の信頼性を向上する半導体装置の製造方法を提供する
ことを目的とする。
造の信頼性を向上する半導体装置の製造方法を提供する
ことを目的とする。
【００１７】
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法においては、配線パターンの上を含む面に
バイアスＥＣＲプラズマＣＶＤによってシリコン酸化膜
またはシリコン窒化膜を形成する工程を施す場合、幅が
高さの２倍以上の段差が生じる該配線パターンにスリッ
ト状の溝を入れて分割する工程を採用した。
置の製造方法においては、配線パターンの上を含む面に
バイアスＥＣＲプラズマＣＶＤによってシリコン酸化膜
またはシリコン窒化膜を形成する工程を施す場合、幅が
高さの２倍以上の段差が生じる該配線パターンにスリッ
ト状の溝を入れて分割する工程を採用した。
【００１８】この場合、配線パターンのパッド部分のみ
にスリット状の溝を入れて分割することができる。
にスリット状の溝を入れて分割することができる。
【００１９】またこの場合、配線パターンの上を含む面
にプラズマＣＶＤによってシリコン酸化膜を形成し、そ
の上に、バイアスＥＣＲプラズマＣＶＤによってシリコ
ン酸化膜を形成することができる。
にプラズマＣＶＤによってシリコン酸化膜を形成し、そ
の上に、バイアスＥＣＲプラズマＣＶＤによってシリコ
ン酸化膜を形成することができる。
【００２０】またこの場合、配線パターンの上を含む面
にプラズマＣＶＤによってシリコン酸化膜を形成し、そ
の上にバイアスＥＣＲプラズマＣＶＤによってシリコン
窒化膜を形成することができる。
にプラズマＣＶＤによってシリコン酸化膜を形成し、そ
の上にバイアスＥＣＲプラズマＣＶＤによってシリコン
窒化膜を形成することができる。
【００２１】またこの場合、配線パターンの上を含む面
にプラズマＣＶＤによってシリコン酸化膜を形成し、そ
の上に常圧ＣＶＤまたは減圧ＣＶＤによってＰＳＧ膜を
形成し、さらにその上にバイアスＥＣＲプラズマＣＶＤ
によってシリコン窒化膜を形成することができる。
にプラズマＣＶＤによってシリコン酸化膜を形成し、そ
の上に常圧ＣＶＤまたは減圧ＣＶＤによってＰＳＧ膜を
形成し、さらにその上にバイアスＥＣＲプラズマＣＶＤ
によってシリコン窒化膜を形成することができる。
【００２２】
【作用】本発明のように、配線パターンの上を含む全面
にバイアスＥＣＲプラズマＣＶＤによってシリコン酸化
膜またはシリコン窒化膜を形成する工程を施す際、幅が
高さの２倍以上の段差が生じる配線パターンにスリット
状の溝を入れて、幅が高さの２倍以上にならないように
分割すると、配線パターンの上に盛り上がった部分が生
じることなく、完全に平坦化することができる。
にバイアスＥＣＲプラズマＣＶＤによってシリコン酸化
膜またはシリコン窒化膜を形成する工程を施す際、幅が
高さの２倍以上の段差が生じる配線パターンにスリット
状の溝を入れて、幅が高さの２倍以上にならないように
分割すると、配線パターンの上に盛り上がった部分が生
じることなく、完全に平坦化することができる。
【００２３】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１は、第１実施例の半導体装置の製造
方法の説明図である。この図において、１はＢＰＳＧ
膜、２1 ，２2 ，２3 は一層目の配線パターン、３はＰ
ＥＣＶＤ−ＳｉＯ膜、４はＥＣＲＣＶＤ−ＳｉＯ膜であ
る。
方法の説明図である。この図において、１はＢＰＳＧ
膜、２1 ，２2 ，２3 は一層目の配線パターン、３はＰ
ＥＣＶＤ−ＳｉＯ膜、４はＥＣＲＣＶＤ−ＳｉＯ膜であ
る。
【００２４】この第１実施例の半導体装置の製造方法に
おいては、ＢＰＳＧ膜１の上に、Ａｌを主成分とする金
属を蒸着し、この金属膜をパターニングして一層目の配
線パターンを形成する際、配線パターンのうち、幅が高
さの２倍以上の段差が生じる電源用配線部分やパッド部
分にスリット状の溝を入れて、幅が高さの２倍以上にな
らないように分割して一層目の配線パターン２1 ，
２2 ，２3 を形成し、その上にプラズマＣＶＤによって
薄いＰＥＣＶＤ−ＳｉＯ膜３を形成し、さらにその上に
バイアスＥＣＲプラズマＣＶＤによってＥＣＲＣＶＤ−
ＳｉＯ膜４を形成して平坦化する。
おいては、ＢＰＳＧ膜１の上に、Ａｌを主成分とする金
属を蒸着し、この金属膜をパターニングして一層目の配
線パターンを形成する際、配線パターンのうち、幅が高
さの２倍以上の段差が生じる電源用配線部分やパッド部
分にスリット状の溝を入れて、幅が高さの２倍以上にな
らないように分割して一層目の配線パターン２1 ，
２2 ，２3 を形成し、その上にプラズマＣＶＤによって
薄いＰＥＣＶＤ−ＳｉＯ膜３を形成し、さらにその上に
バイアスＥＣＲプラズマＣＶＤによってＥＣＲＣＶＤ−
ＳｉＯ膜４を形成して平坦化する。
【００２５】この実施例によって多層配線構造を製造す
ると、図５に示されたような従来技術による場合と異な
り、全体としては幅が高さの２倍以上の段差が生じる配
線パターンの上にも、盛り上がった部分を生じることな
く、完全に平坦化され、その上に形成する二層目以上の
配線パターンを信頼性高く形成することができる。この
溝は、配線パターンの一方向のみに形成すれば効果を奏
し、縦横碁盤目のように溝を形成する必要はない。ま
た、この溝によって、配線パターンを完全に切り離す必
要はなく、配線パターンの上面の幅が高さの２倍以上の
段差が生じない程度に形成することによって上記の効果
を奏する。
ると、図５に示されたような従来技術による場合と異な
り、全体としては幅が高さの２倍以上の段差が生じる配
線パターンの上にも、盛り上がった部分を生じることな
く、完全に平坦化され、その上に形成する二層目以上の
配線パターンを信頼性高く形成することができる。この
溝は、配線パターンの一方向のみに形成すれば効果を奏
し、縦横碁盤目のように溝を形成する必要はない。ま
た、この溝によって、配線パターンを完全に切り離す必
要はなく、配線パターンの上面の幅が高さの２倍以上の
段差が生じない程度に形成することによって上記の効果
を奏する。
【００２６】このバイアスＥＣＲＣＶＤによってシリコ
ン酸化膜等を形成して平坦化する場合に注意すべきこと
は、スパッタエッチング因子が膜の堆積因子より大きく
なると、下地の段差を削ってしまうことである。このよ
うにバイアスＥＣＲＣＶＤによって下地の段差を削って
しまう虞を除くために、配線パターン上にＣＶＤ等によ
ってシリコン酸化膜やシリコン窒化膜を形成した後に、
バイアスＥＣＲＣＶＤによってシリコン酸化膜やシリコ
ン窒化膜を形成することが望ましい。
ン酸化膜等を形成して平坦化する場合に注意すべきこと
は、スパッタエッチング因子が膜の堆積因子より大きく
なると、下地の段差を削ってしまうことである。このよ
うにバイアスＥＣＲＣＶＤによって下地の段差を削って
しまう虞を除くために、配線パターン上にＣＶＤ等によ
ってシリコン酸化膜やシリコン窒化膜を形成した後に、
バイアスＥＣＲＣＶＤによってシリコン酸化膜やシリコ
ン窒化膜を形成することが望ましい。
【００２７】この場合、シリコン酸化膜やシリコン窒化
膜にパッシベーションの役割を担わせ、ＥＣＲＣＶＤ−
ＳｉＯやＥＣＲＣＶＤ−ＳｉＮに窪みの埋め込みの役割
を担わせることができる。なお、この実施例では、Ａｌ
を主成分とする金属を用いた配線パターンについて説明
したが他の材料の配線パターンについても効果を有する
ことはいうまでもない。
膜にパッシベーションの役割を担わせ、ＥＣＲＣＶＤ−
ＳｉＯやＥＣＲＣＶＤ−ＳｉＮに窪みの埋め込みの役割
を担わせることができる。なお、この実施例では、Ａｌ
を主成分とする金属を用いた配線パターンについて説明
したが他の材料の配線パターンについても効果を有する
ことはいうまでもない。
【００２８】（第２実施例）図２は、第２実施例の半導
体装置の製造方法の説明図である。この図において、１
１はＥＣＲＣＶＤ−ＳｉＯ膜、１２1 ，１２2 は二層目
の配線パターン、１３はＰＳＧ膜、１４はＥＣＲＣＶＤ
−ＳｉＮ膜である。
体装置の製造方法の説明図である。この図において、１
１はＥＣＲＣＶＤ−ＳｉＯ膜、１２1 ，１２2 は二層目
の配線パターン、１３はＰＳＧ膜、１４はＥＣＲＣＶＤ
−ＳｉＮ膜である。
【００２９】この第２実施例の半導体装置の製造方法に
おいては、例えば、第１実施例によって形成した一層目
の配線パターンの上に形成されたＥＣＲＣＶＤ−ＳｉＯ
膜１１の上に、Ａｌを主成分とする金属を蒸着し、この
金属膜をパターニングして二層目の配線パターンを形成
する際、配線パターンのうち、幅が高さの２倍以上の段
差が生じる配線パターンの電源用配線部分やパッド部分
にスリット状の溝を入れて、幅が高さの２倍以上になら
ないように分割して、二層目の配線パターン１２1 ，１
２2 を形成し、その上にＡＰＣＶＤによってＰＳＧ膜１
３を形成し、さらにその上にバイアスＥＣＲプラズマＣ
ＶＤによってＥＣＲＣＶＤ−ＳｉＮ膜１４を形成して平
坦化する。
おいては、例えば、第１実施例によって形成した一層目
の配線パターンの上に形成されたＥＣＲＣＶＤ−ＳｉＯ
膜１１の上に、Ａｌを主成分とする金属を蒸着し、この
金属膜をパターニングして二層目の配線パターンを形成
する際、配線パターンのうち、幅が高さの２倍以上の段
差が生じる配線パターンの電源用配線部分やパッド部分
にスリット状の溝を入れて、幅が高さの２倍以上になら
ないように分割して、二層目の配線パターン１２1 ，１
２2 を形成し、その上にＡＰＣＶＤによってＰＳＧ膜１
３を形成し、さらにその上にバイアスＥＣＲプラズマＣ
ＶＤによってＥＣＲＣＶＤ−ＳｉＮ膜１４を形成して平
坦化する。
【００３０】この実施例によって多層配線構造を製造す
ると、従来技術による場合に全体としては幅が高さの２
倍以上の段差が生じる二層目の配線パターンの上に、盛
り上がった部分を生じることなく、完全に平坦化され、
その上に形成する三層目以上の配線パターンを信頼性高
く形成することができる。なお、ＡＰＣＶＤによって形
成されたＰＳＧ膜１３は、Ｎａイオン等の有害不純物を
ゲッタリングする効果を有する他に、Ａｌ配線パターン
がバイアスＥＣＲＣＶＤによって損傷を受けるのを防ぐ
効果も有している。また、ＰＳＧ膜１３はＬＰＣＶＤ
（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ 減圧ＣＶＤ）によって
形成することもできる。
ると、従来技術による場合に全体としては幅が高さの２
倍以上の段差が生じる二層目の配線パターンの上に、盛
り上がった部分を生じることなく、完全に平坦化され、
その上に形成する三層目以上の配線パターンを信頼性高
く形成することができる。なお、ＡＰＣＶＤによって形
成されたＰＳＧ膜１３は、Ｎａイオン等の有害不純物を
ゲッタリングする効果を有する他に、Ａｌ配線パターン
がバイアスＥＣＲＣＶＤによって損傷を受けるのを防ぐ
効果も有している。また、ＰＳＧ膜１３はＬＰＣＶＤ
（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ 減圧ＣＶＤ）によって
形成することもできる。
【００３１】
【発明の効果】以上説明したように、本発明によると、
Ａｌ配線パターン、あるいは、Ａｌ多層配線の信頼性を
向上させることができ、信頼性が高い高集積化された半
導体集積回路装置の実現に寄与するところが大きい。
Ａｌ配線パターン、あるいは、Ａｌ多層配線の信頼性を
向上させることができ、信頼性が高い高集積化された半
導体集積回路装置の実現に寄与するところが大きい。
【図１】第１実施例の半導体装置の製造方法の説明図で
ある。
ある。
【図２】第２実施例の半導体装置の製造方法の説明図で
ある。
ある。
【図３】従来のＡｌ多層配線の一例の構成説明図であ
る。
る。
【図４】従来のＥＣＲＣＶＤによるＡｌ多層配線の構成
説明図である。
説明図である。
【図５】従来の配線パターンのパッド部分上のＥＣＲＣ
ＶＤ−ＳｉＯ膜の構成説明図である。
ＶＤ−ＳｉＯ膜の構成説明図である。
【図６】従来のＰＥＣＶＤ−ＳｉＮ膜を用いた保護膜構
成説明図である。
成説明図である。
１ ＢＰＳＧ膜 ２1 ，２2 ，２3 一層目の配線パターン ３ ＰＥＣＶＤ−ＳｉＯ膜 ４ ＥＣＲＣＶＤ−ＳｉＯ膜 １１ ＥＣＲＣＶＤ−ＳｉＯ膜 １２1 ，１２2 二層目の配線パターン １３ ＰＳＧ膜 １４ ＥＣＲＣＶＤ−ＳｉＮ膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 綿谷 宏文 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】 配線パターンの上を含む面にバイアスＥ
ＣＲプラズマＣＶＤによってシリコン酸化膜またはシリ
コン窒化膜を形成する工程を施す場合、幅が高さの２倍
以上の段差が生じる該配線パターンにスリット状の溝を
入れて分割することを特徴とする半導体装置の製造方
法。 - 【請求項２】 配線パターンのパッド部分のみにスリッ
ト状の溝を入れて分割することを特徴とする請求項１に
記載された半導体装置の製造方法。 - 【請求項３】 配線パターンの上を含む面にプラズマＣ
ＶＤによってシリコン酸化膜を形成する工程と、その上
に、バイアスＥＣＲプラズマＣＶＤによってシリコン酸
化膜を形成する工程を有することを特徴とする請求項１
または請求項２に記載された半導体装置の製造方法。 - 【請求項４】 配線パターンの上を含む面にプラズマＣ
ＶＤによってシリコン酸化膜を形成する工程と、その上
にバイアスＥＣＲプラズマＣＶＤによってシリコン窒化
膜を形成する工程を有することを特徴とする請求項１ま
たは請求項２に記載された半導体装置の製造方法。 - 【請求項５】 配線パターンの上を含む面にプラズマＣ
ＶＤによってシリコン酸化膜を形成する工程と、その上
に常圧ＣＶＤまたは減圧ＣＶＤによってＰＳＧ膜を形成
する工程と、さらにその上にバイアスＥＣＲプラズマＣ
ＶＤによってシリコン窒化膜を形成する工程を有するこ
とを特徴とする請求項１または請求項２に記載された半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24287092A JPH0697156A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24287092A JPH0697156A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697156A true JPH0697156A (ja) | 1994-04-08 |
Family
ID=17095471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24287092A Withdrawn JPH0697156A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115903A (ja) * | 1995-10-18 | 1997-05-02 | Nec Corp | 半導体装置の製造方法 |
-
1992
- 1992-09-11 JP JP24287092A patent/JPH0697156A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115903A (ja) * | 1995-10-18 | 1997-05-02 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2561011B2 (ja) | 半導体装置の製造方法 | |
| US7557003B2 (en) | MIM capacitor manufacturing method | |
| KR100549787B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6291030B1 (en) | Method for reducing capacitance in metal lines using air gaps | |
| JPH0697156A (ja) | 半導体装置の製造方法 | |
| JPH06124948A (ja) | 配線形成方法 | |
| JPH07106324A (ja) | 半導体装置 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| EP0851491A2 (en) | Semiconductor device having multilevel interconnection structure and manufacturing method thereof | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JP2001351972A (ja) | 半導体装置及びその製造方法 | |
| EP1162653B1 (en) | A method for forming a capacitor in a semiconductor device | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JP2899895B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3378693B2 (ja) | 半導体装置の製造方法 | |
| JPH06196570A (ja) | 半導体装置の製造方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |