JP2001351972A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001351972A JP2001351972A JP2000172083A JP2000172083A JP2001351972A JP 2001351972 A JP2001351972 A JP 2001351972A JP 2000172083 A JP2000172083 A JP 2000172083A JP 2000172083 A JP2000172083 A JP 2000172083A JP 2001351972 A JP2001351972 A JP 2001351972A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- insulating film
- layer
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 配線間に空気層を形成することにより配線間
の寄生容量を低減した半導体装置及びその製造方法を提
供する。 【解決手段】 絶縁膜１上に下層配線３ａ，３ｃ及びダ
ミー配線３ｂを形成し、ダミー配線及び第下層配線の上
に層間絶縁膜５を形成し、この層間絶縁膜上に上層配線
７ａ，７ｂを形成し、上層配線をマスクとして層間絶縁
膜５をエッチングすることにより上層配線の下のみに層
間絶縁膜５を残し、上層配線の上にパッシベーション膜
９を形成すると共に、このパッシベーション膜の下且つ
上層配線の下に空気層６を形成するものである。ダミー
配線３ｂと下層配線３ａの間隔及びダミー配線３ｂと下
層配線３ｃの間隔それぞれを０．５μｍ以下とし、下層
配線の底部から上層配線の上部までの高さと上層配線の
相互の間隔の比が２以上とする。
の寄生容量を低減した半導体装置及びその製造方法を提
供する。 【解決手段】 絶縁膜１上に下層配線３ａ，３ｃ及びダ
ミー配線３ｂを形成し、ダミー配線及び第下層配線の上
に層間絶縁膜５を形成し、この層間絶縁膜上に上層配線
７ａ，７ｂを形成し、上層配線をマスクとして層間絶縁
膜５をエッチングすることにより上層配線の下のみに層
間絶縁膜５を残し、上層配線の上にパッシベーション膜
９を形成すると共に、このパッシベーション膜の下且つ
上層配線の下に空気層６を形成するものである。ダミー
配線３ｂと下層配線３ａの間隔及びダミー配線３ｂと下
層配線３ｃの間隔それぞれを０．５μｍ以下とし、下層
配線の底部から上層配線の上部までの高さと上層配線の
相互の間隔の比が２以上とする。
Description
【０００１】
【発明の属する技術分野】本発明は、配線を有する半導
体装置及びその製造方法に関する。特には、配線間に空
気層を形成することにより配線間の寄生容量を低減した
半導体装置及びその製造方法に関する。
体装置及びその製造方法に関する。特には、配線間に空
気層を形成することにより配線間の寄生容量を低減した
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図２は、従来の半導体装置を示す断面図
である。まず、シリコン基板（図示せず）の上方に絶縁
膜１０１を形成し、この絶縁膜１０１上にＡｌ合金膜を
スパッタ法により堆積する。次に、このＡｌ合金膜をパ
ターニングすることにより、絶縁膜１０１上には下層配
線１０３ａ〜１０３ｃが形成される。
である。まず、シリコン基板（図示せず）の上方に絶縁
膜１０１を形成し、この絶縁膜１０１上にＡｌ合金膜を
スパッタ法により堆積する。次に、このＡｌ合金膜をパ
ターニングすることにより、絶縁膜１０１上には下層配
線１０３ａ〜１０３ｃが形成される。
【０００３】この後、下層配線１０３ａ〜１０３ｃ及び
絶縁膜１０１の上にシリコン酸化膜からなる層間絶縁膜
１０５をＣＶＤ（Chemical Vapor Deposition）法によ
り堆積し、この層間絶縁膜１０５をＣＭＰ（Chemical M
echanical Polishing）研磨により平坦化する。次に、
層間絶縁膜１０５上にＡｌ合金膜をスパッタ法により堆
積し、このＡｌ合金膜をパターニングすることにより、
層間絶縁膜１０５上には上層配線１０７ａ，１０７ｂが
形成される。
絶縁膜１０１の上にシリコン酸化膜からなる層間絶縁膜
１０５をＣＶＤ（Chemical Vapor Deposition）法によ
り堆積し、この層間絶縁膜１０５をＣＭＰ（Chemical M
echanical Polishing）研磨により平坦化する。次に、
層間絶縁膜１０５上にＡｌ合金膜をスパッタ法により堆
積し、このＡｌ合金膜をパターニングすることにより、
層間絶縁膜１０５上には上層配線１０７ａ，１０７ｂが
形成される。
【０００４】
【発明が解決しようとする課題】近年、半導体素子や配
線の微細化により、配線間の寄生容量が増加する傾向に
ある。具体的には、配線の微細化により、図２に示す下
層配線１０３ａと下層配線１０３ｂの間の寄生容量、下
層配線１０３ａと上層配線１０７ａの間の寄生容量、下
層配線１０３ｂと上層配線１０７ａの間の寄生容量が大
きくなっている。従って、配線間の寄生容量が素子の動
作スピードに影響を与え、素子スピードの向上に対して
配線間の寄生容量が無視出来なくなってきている。
線の微細化により、配線間の寄生容量が増加する傾向に
ある。具体的には、配線の微細化により、図２に示す下
層配線１０３ａと下層配線１０３ｂの間の寄生容量、下
層配線１０３ａと上層配線１０７ａの間の寄生容量、下
層配線１０３ｂと上層配線１０７ａの間の寄生容量が大
きくなっている。従って、配線間の寄生容量が素子の動
作スピードに影響を与え、素子スピードの向上に対して
配線間の寄生容量が無視出来なくなってきている。
【０００５】上記従来の半導体装置ではシリコン酸化膜
からなる層間絶縁膜１０５を用いているが、シリコン酸
化膜より比誘電率の低い層間絶縁膜を用いれば、配線間
の寄生容量を低減できるはずである。このような寄生容
量を低減する方法として、一般的には低誘電率の酸化膜
材料を開発して配線間容量を小さくすることが考えられ
るが、従来の酸化膜に対して格段に寄生容量を減らすこ
とは困難である。
からなる層間絶縁膜１０５を用いているが、シリコン酸
化膜より比誘電率の低い層間絶縁膜を用いれば、配線間
の寄生容量を低減できるはずである。このような寄生容
量を低減する方法として、一般的には低誘電率の酸化膜
材料を開発して配線間容量を小さくすることが考えられ
るが、従来の酸化膜に対して格段に寄生容量を減らすこ
とは困難である。
【０００６】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、配線間に空気層を形成す
ることにより配線間の寄生容量を低減した半導体装置及
びその製造方法を提供することにある。
れたものであり、その目的は、配線間に空気層を形成す
ることにより配線間の寄生容量を低減した半導体装置及
びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、絶縁膜上に形成された
第１の下層配線と、絶縁膜上に形成され、第１の下層配
線と対向して配置された第２の下層配線と、絶縁膜上に
形成され、第１の下層配線と第２の下層配線との間に配
置されたダミー配線と、第１の下層配線上に層間絶縁膜
を介して形成された第１の上層配線と、第２の下層配線
上に層間絶縁膜を介して形成された第２の上層配線と、
第１及び第２の上層配線の上に形成されたパッシベーシ
ョン膜と、このパッシベーション膜下に形成され、第１
及び第２の上層配線の下に形成された空気層と、を具備
し、ダミー配線と第１の下層配線の間隔は０．５μｍ以
下であり、ダミー配線と第２の下層配線の間隔は０．５
μｍ以下であり、第１及び第２の上層配線は、第１の下
層配線の底部から第１の上層配線の上部までの高さと第
１の上層配線と第２の上層配線の間隔の比が２以上とな
るように配置されていることを特徴とする。
め、本発明に係る半導体装置は、絶縁膜上に形成された
第１の下層配線と、絶縁膜上に形成され、第１の下層配
線と対向して配置された第２の下層配線と、絶縁膜上に
形成され、第１の下層配線と第２の下層配線との間に配
置されたダミー配線と、第１の下層配線上に層間絶縁膜
を介して形成された第１の上層配線と、第２の下層配線
上に層間絶縁膜を介して形成された第２の上層配線と、
第１及び第２の上層配線の上に形成されたパッシベーシ
ョン膜と、このパッシベーション膜下に形成され、第１
及び第２の上層配線の下に形成された空気層と、を具備
し、ダミー配線と第１の下層配線の間隔は０．５μｍ以
下であり、ダミー配線と第２の下層配線の間隔は０．５
μｍ以下であり、第１及び第２の上層配線は、第１の下
層配線の底部から第１の上層配線の上部までの高さと第
１の上層配線と第２の上層配線の間隔の比が２以上とな
るように配置されていることを特徴とする。
【０００８】本発明に係る半導体装置の製造方法は、絶
縁膜上に、互いに対向する第１及び第２の配線と第１及
び第２の配線の相互間に位置するダミー配線を形成する
工程と、このダミー配線及び第１、第２の下層配線の上
に層間絶縁膜を形成する工程と、この層間絶縁膜上に第
１及び第２の上層配線を形成する工程と、第１及び第２
の上層配線をマスクとして層間絶縁膜をエッチングする
ことにより、第１及び第２の上層配線の下のみに層間絶
縁膜を残す工程と、第１及び第２の上層配線の上にパッ
シベーション膜を形成すると共に、このパッシベーショ
ン膜の下且つ第１及び第２の上層配線の下に空気層を形
成する工程と、を具備し、ダミー配線と第１の下層配線
の間隔は０．５μｍ以下であり、ダミー配線と第２の下
層配線の間隔は０．５μｍ以下であり、第１及び第２の
上層配線は、第１の下層配線の底部から第１の上層配線
の上部までの高さと第１の上層配線と第２の上層配線の
間隔の比が２以上となるように配置されることを特徴と
する。
縁膜上に、互いに対向する第１及び第２の配線と第１及
び第２の配線の相互間に位置するダミー配線を形成する
工程と、このダミー配線及び第１、第２の下層配線の上
に層間絶縁膜を形成する工程と、この層間絶縁膜上に第
１及び第２の上層配線を形成する工程と、第１及び第２
の上層配線をマスクとして層間絶縁膜をエッチングする
ことにより、第１及び第２の上層配線の下のみに層間絶
縁膜を残す工程と、第１及び第２の上層配線の上にパッ
シベーション膜を形成すると共に、このパッシベーショ
ン膜の下且つ第１及び第２の上層配線の下に空気層を形
成する工程と、を具備し、ダミー配線と第１の下層配線
の間隔は０．５μｍ以下であり、ダミー配線と第２の下
層配線の間隔は０．５μｍ以下であり、第１及び第２の
上層配線は、第１の下層配線の底部から第１の上層配線
の上部までの高さと第１の上層配線と第２の上層配線の
間隔の比が２以上となるように配置されることを特徴と
する。
【０００９】上記半導体装置の製造方法によれば、上述
したような位置にダミー配線を配置し、上述したような
位置に第１及び第２の上層配線を配置している。このた
め、パッシベーション膜を堆積した際にその下且つ第
１、第２の上層配線の下に空気層を形成することができ
る。空気層は層間絶縁膜やパッシベーション膜に比べて
比誘電率が非常に低いので、配線間の寄生容量を低減す
ることができる。
したような位置にダミー配線を配置し、上述したような
位置に第１及び第２の上層配線を配置している。このた
め、パッシベーション膜を堆積した際にその下且つ第
１、第２の上層配線の下に空気層を形成することができ
る。空気層は層間絶縁膜やパッシベーション膜に比べて
比誘電率が非常に低いので、配線間の寄生容量を低減す
ることができる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図１（ｃ）は、本発明の
実施の形態による半導体装置を示す断面図である。
実施の形態について説明する。図１（ｃ）は、本発明の
実施の形態による半導体装置を示す断面図である。
【００１１】この半導体装置はシリコン酸化膜等からな
る絶縁膜１を有している。この絶縁膜１上には第１及び
第２の下層配線３ａ，３ｃが形成されている。絶縁膜１
上における第１の下層配線３ａと第２の下層配線３ｃと
の間にはダミー配線３ｂが形成されている。
る絶縁膜１を有している。この絶縁膜１上には第１及び
第２の下層配線３ａ，３ｃが形成されている。絶縁膜１
上における第１の下層配線３ａと第２の下層配線３ｃと
の間にはダミー配線３ｂが形成されている。
【００１２】このようにダミー配線３ｂを配置すること
により、第１の下層配線３ａとダミー配線３ｂの間隔ｄ
１が０．５μｍ以下とされ、第２の下層配線３ｃとダミ
ー配線３ｂの間隔ｄ２が０．５μｍ以下とされる。つま
り、ダミー配線３ｂは下層配線の相互の間隔が０．５μ
ｍ以下とするために配置するものである。従って、下層
配線の相互の間隔が０．５μｍ以下であれば、ダミー配
線を配置する必要はない。ダミー配線は必用に応じて配
置すれば良い。
により、第１の下層配線３ａとダミー配線３ｂの間隔ｄ
１が０．５μｍ以下とされ、第２の下層配線３ｃとダミ
ー配線３ｂの間隔ｄ２が０．５μｍ以下とされる。つま
り、ダミー配線３ｂは下層配線の相互の間隔が０．５μ
ｍ以下とするために配置するものである。従って、下層
配線の相互の間隔が０．５μｍ以下であれば、ダミー配
線を配置する必要はない。ダミー配線は必用に応じて配
置すれば良い。
【００１３】第１及び第２の下層配線３ａ，３ｃの上に
はシリコン酸化膜等からなる層間絶縁膜５が形成されて
おり、この層間絶縁膜５上には第１及び第２の上層配線
７ａ，７ｂが形成されている。第１及び第２の上層配線
７ａ，７ｂを含む全面上にはシリコン窒化膜からなるパ
ッシベーション膜９が形成されている。このパッシベー
ション膜９内には空気層６が形成されており、空気層６
は上層配線７ａ，７ｂと下層配線３ａ，３ｃの相互間及
び下層配線の相互間それぞれに位置している。
はシリコン酸化膜等からなる層間絶縁膜５が形成されて
おり、この層間絶縁膜５上には第１及び第２の上層配線
７ａ，７ｂが形成されている。第１及び第２の上層配線
７ａ，７ｂを含む全面上にはシリコン窒化膜からなるパ
ッシベーション膜９が形成されている。このパッシベー
ション膜９内には空気層６が形成されており、空気層６
は上層配線７ａ，７ｂと下層配線３ａ，３ｃの相互間及
び下層配線の相互間それぞれに位置している。
【００１４】第１の上層配線７ａと第２の上層配線７ｂ
の間隔をＲとし、下層配線３ａ，３ｃの底部から上層配
線７ａ，７ｂの上部までの高さをＡとした場合、Ａ／Ｒ
が２以上となるように、第１及び第２の上層配線７ａ，
７ｂを配置している。
の間隔をＲとし、下層配線３ａ，３ｃの底部から上層配
線７ａ，７ｂの上部までの高さをＡとした場合、Ａ／Ｒ
が２以上となるように、第１及び第２の上層配線７ａ，
７ｂを配置している。
【００１５】次に、上記半導体装置の製造方法について
説明する。図１（ａ）〜（ｃ）は、本発明の実施の形態
による半導体装置の製造方法を示す断面図である。
説明する。図１（ａ）〜（ｃ）は、本発明の実施の形態
による半導体装置の製造方法を示す断面図である。
【００１６】まず、図１（ａ）に示すように、シリコン
基板（図示せず）の上方にシリコン酸化膜等からなる絶
縁膜１を形成し、この絶縁膜１上にＡｌ合金膜をスパッ
タ法により堆積する。次に、このＡｌ合金膜をパターニ
ングすることにより、絶縁膜１上には第１、第２の下層
配線３ａ，３ｃ及びダミー配線３ｂが形成される。ダミ
ー配線３ｂは、第１の下層配線３ａと第２の下層配線３
ｃとの間に配置されている。第１の下層配線３ａとダミ
ー配線３ｂの間隔は０．５μｍ以下とされ、第２の下層
配線３ｃとダミー配線３ｂの間隔は０．５μｍ以下とさ
れる。ダミー配線３ｂは、後述する中空配線及びパッシ
ベーション膜９のつきまわりを安定させるものである。
基板（図示せず）の上方にシリコン酸化膜等からなる絶
縁膜１を形成し、この絶縁膜１上にＡｌ合金膜をスパッ
タ法により堆積する。次に、このＡｌ合金膜をパターニ
ングすることにより、絶縁膜１上には第１、第２の下層
配線３ａ，３ｃ及びダミー配線３ｂが形成される。ダミ
ー配線３ｂは、第１の下層配線３ａと第２の下層配線３
ｃとの間に配置されている。第１の下層配線３ａとダミ
ー配線３ｂの間隔は０．５μｍ以下とされ、第２の下層
配線３ｃとダミー配線３ｂの間隔は０．５μｍ以下とさ
れる。ダミー配線３ｂは、後述する中空配線及びパッシ
ベーション膜９のつきまわりを安定させるものである。
【００１７】この後、第１、第２の下層配線３ａ，３
ｃ、ダミー配線３ｂ及び絶縁膜１の上にシリコン酸化膜
からなる層間絶縁膜５をＣＶＤ法により堆積する。次
に、この層間絶縁膜５をＣＭＰ研磨により平坦化する。
この後、層間絶縁膜５上にＡｌ合金膜をスパッタ法によ
り堆積し、このＡｌ合金膜をパターニングすることによ
り、層間絶縁膜５上には第１及び第２の上層配線７ａ，
７ｂが形成される。第１及び第２の上層配線７ａ，７ｂ
は、Ａ／Ｒが２以上となるような位置に配置される。
ｃ、ダミー配線３ｂ及び絶縁膜１の上にシリコン酸化膜
からなる層間絶縁膜５をＣＶＤ法により堆積する。次
に、この層間絶縁膜５をＣＭＰ研磨により平坦化する。
この後、層間絶縁膜５上にＡｌ合金膜をスパッタ法によ
り堆積し、このＡｌ合金膜をパターニングすることによ
り、層間絶縁膜５上には第１及び第２の上層配線７ａ，
７ｂが形成される。第１及び第２の上層配線７ａ，７ｂ
は、Ａ／Ｒが２以上となるような位置に配置される。
【００１８】次に、図１（ｂ）に示すように、第１及び
第２の上層配線７ａ，７ｂをマスクとして層間絶縁膜５
をエッチバックする。これにより、上層配線７ａ，７ｂ
の下のみに層間絶縁膜５が残される。
第２の上層配線７ａ，７ｂをマスクとして層間絶縁膜５
をエッチバックする。これにより、上層配線７ａ，７ｂ
の下のみに層間絶縁膜５が残される。
【００１９】この後、図１（ｃ）に示すように、第１及
び第２の上層配線７ａ，７ｂを含む全面上にプラズマＣ
ＶＤ法によりシリコン窒化膜からなるパッシベーション
膜９を堆積する。この際、上述したように位置にダミー
配線３ｂを配置し、Ａ／Ｒが２以上となるような位置に
上層配線７ａ，７ｂを配置しているため、パッシベーシ
ョン膜９の下は段差が厳しい状態となっており、その結
果、パッシベーション膜９のつきまわりが悪くなり、パ
ッシベーション膜９の下には空気層（ボイド）６が形成
される。つまり、パッシベーション膜９の下における下
層配線の相互間及び上層配線と下層配線の相互間には空
気層６が形成され、中空配線となる。なお、パッシベー
ション膜９の膜厚は空気層６を塞ぐことができる程度の
厚さとする。
び第２の上層配線７ａ，７ｂを含む全面上にプラズマＣ
ＶＤ法によりシリコン窒化膜からなるパッシベーション
膜９を堆積する。この際、上述したように位置にダミー
配線３ｂを配置し、Ａ／Ｒが２以上となるような位置に
上層配線７ａ，７ｂを配置しているため、パッシベーシ
ョン膜９の下は段差が厳しい状態となっており、その結
果、パッシベーション膜９のつきまわりが悪くなり、パ
ッシベーション膜９の下には空気層（ボイド）６が形成
される。つまり、パッシベーション膜９の下における下
層配線の相互間及び上層配線と下層配線の相互間には空
気層６が形成され、中空配線となる。なお、パッシベー
ション膜９の膜厚は空気層６を塞ぐことができる程度の
厚さとする。
【００２０】ここで、パッシベーション膜９は被覆性の
悪い窒化膜で形成することが好ましく、この際の堆積条
件は比較的成膜速度の速い条件（つきまわりが悪くなる
条件）とすることが好ましい。それにより、パッシベー
ション膜９に空気層６がより形成され易くなる。比較的
成膜速度の速い条件とは、使用するＣＶＤ装置により異
なるが、一般的には、使用ガスの流量を増やし、成膜時
のＲＦパワーを上昇させ、温度を変化させること（温度
を上げるか下げるかは装置によって異なる）である。
悪い窒化膜で形成することが好ましく、この際の堆積条
件は比較的成膜速度の速い条件（つきまわりが悪くなる
条件）とすることが好ましい。それにより、パッシベー
ション膜９に空気層６がより形成され易くなる。比較的
成膜速度の速い条件とは、使用するＣＶＤ装置により異
なるが、一般的には、使用ガスの流量を増やし、成膜時
のＲＦパワーを上昇させ、温度を変化させること（温度
を上げるか下げるかは装置によって異なる）である。
【００２１】上記実施の形態によれば、上述したような
位置にダミー配線３ｂを配置し、上述したような位置に
上層配線７ａ，７ｂを配置している。このため、パッシ
ベーション膜９を堆積した際に下層配線の相互間及び上
層配線と下層配線の相互間に空気層６を形成することが
できる。空気層６は層間絶縁膜５やパッシベーション膜
９に比べて比誘電率が非常に低いので、配線間の寄生容
量を激減させることができる。これにより、素子の動作
スピードの低下を抑制することができる。
位置にダミー配線３ｂを配置し、上述したような位置に
上層配線７ａ，７ｂを配置している。このため、パッシ
ベーション膜９を堆積した際に下層配線の相互間及び上
層配線と下層配線の相互間に空気層６を形成することが
できる。空気層６は層間絶縁膜５やパッシベーション膜
９に比べて比誘電率が非常に低いので、配線間の寄生容
量を激減させることができる。これにより、素子の動作
スピードの低下を抑制することができる。
【００２２】つまり、真空中の誘電率をε０とし、配線
間の層間絶縁膜の比誘電率をεとし、配線間の対向して
いる面積をＳとし、配線間の距離をｄとすると、配線間
の寄生容量Ｃは下記式（１）により求められる。 Ｃ＝（ε０×ε×Ｓ）／ｄ （１） この式（１）から層間絶縁膜の誘電率を下げることによ
り、配線間の寄生容量を下げることができることが分か
る。配線間に空気層６を形成することにより層間絶縁膜
の比誘電率を従来のそれ（シリコン酸化膜からなる層間
絶縁膜の比誘電率）に比べて低減することができる。具
体的には、従来の層間絶縁膜として用いたシリコン酸化
膜の比誘電率は４．０以上であるのに対し、本実施の形
態による空気層６を備えた層間絶縁膜５の比誘電率は
１．５以下である。従って、本実施の形態による層間絶
縁膜の比誘電率は従来の層間絶縁膜のそれの半分以下と
することができる。よって、配線間の寄生容量を低減す
ることができる。
間の層間絶縁膜の比誘電率をεとし、配線間の対向して
いる面積をＳとし、配線間の距離をｄとすると、配線間
の寄生容量Ｃは下記式（１）により求められる。 Ｃ＝（ε０×ε×Ｓ）／ｄ （１） この式（１）から層間絶縁膜の誘電率を下げることによ
り、配線間の寄生容量を下げることができることが分か
る。配線間に空気層６を形成することにより層間絶縁膜
の比誘電率を従来のそれ（シリコン酸化膜からなる層間
絶縁膜の比誘電率）に比べて低減することができる。具
体的には、従来の層間絶縁膜として用いたシリコン酸化
膜の比誘電率は４．０以上であるのに対し、本実施の形
態による空気層６を備えた層間絶縁膜５の比誘電率は
１．５以下である。従って、本実施の形態による層間絶
縁膜の比誘電率は従来の層間絶縁膜のそれの半分以下と
することができる。よって、配線間の寄生容量を低減す
ることができる。
【００２３】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
ず、種々変更して実施することが可能である。
【００２４】
【発明の効果】以上説明したように本発明によれば、ダ
ミー配線と第１の下層配線の間隔を０．５μｍ以下と
し、ダミー配線と第２の下層配線の間隔を０．５μｍ以
下とし、第１及び第２の上層配線を、第１の下層配線の
底部から第１の上層配線の上部までの高さと第１の上層
配線と第２の上層配線の間隔の比が２以上となるような
位置に形成している。したがって、配線間に空気層を形
成することができ、それにより配線間の寄生容量を低減
した半導体装置及びその製造方法を提供することができ
る。
ミー配線と第１の下層配線の間隔を０．５μｍ以下と
し、ダミー配線と第２の下層配線の間隔を０．５μｍ以
下とし、第１及び第２の上層配線を、第１の下層配線の
底部から第１の上層配線の上部までの高さと第１の上層
配線と第２の上層配線の間隔の比が２以上となるような
位置に形成している。したがって、配線間に空気層を形
成することができ、それにより配線間の寄生容量を低減
した半導体装置及びその製造方法を提供することができ
る。
【図１】（ａ）〜（ｃ）は、本発明の実施の形態による
半導体装置の製造方法を示す断面図である。
半導体装置の製造方法を示す断面図である。
【図２】従来の半導体装置を示す断面図である。
１，１０１ 絶縁膜 ３ａ 第１の下層配線 ３ｂ ダミー配線 ３ｃ 第２の下層配線 ５，１０５ 層間絶縁膜 ６ 空気層 ７ａ 第１の上層配線 ７ｂ 第２の上層配線 ９ パッシベーション膜 １０３ａ〜１０３ｃ 下層配線 １０７ａ，１０７ｂ 上層配線 ｄ１ 第１の下層配線とダミー配線の間隔 ｄ２ 第２の下層配線とダミー配線の間隔 Ａ 下層配線の底部から上層配線の上部までの高さ Ｒ 第１の上層配線と第２の上層配線の間隔
Claims (2)
- 【請求項１】 絶縁膜上に形成された第１の下層配線
と、 絶縁膜上に形成され、第１の下層配線と対向して配置さ
れた第２の下層配線と、 絶縁膜上に形成され、第１の下層配線と第２の下層配線
との間に配置されたダミー配線と、 第１の下層配線上に層間絶縁膜を介して形成された第１
の上層配線と、 第２の下層配線上に層間絶縁膜を介して形成された第２
の上層配線と、 第１及び第２の上層配線の上に形成されたパッシベーシ
ョン膜と、 このパッシベーション膜下に形成され、第１及び第２の
上層配線の下に形成された空気層と、 を具備し、 ダミー配線と第１の下層配線の間隔は０．５μｍ以下で
あり、ダミー配線と第２の下層配線の間隔は０．５μｍ
以下であり、 第１及び第２の上層配線は、第１の下層配線の底部から
第１の上層配線の上部までの高さと第１の上層配線と第
２の上層配線の間隔の比が２以上となるように配置され
ていることを特徴とする半導体装置。 - 【請求項２】 絶縁膜上に、互いに対向する第１及び第
２の配線と第１及び第２の配線の相互間に位置するダミ
ー配線を形成する工程と、 このダミー配線及び第１、第２の下層配線の上に層間絶
縁膜を形成する工程と、 この層間絶縁膜上に第１及び第２の上層配線を形成する
工程と、 第１及び第２の上層配線をマスクとして層間絶縁膜をエ
ッチングすることにより、第１及び第２の上層配線の下
のみに層間絶縁膜を残す工程と、 第１及び第２の上層配線の上にパッシベーション膜を形
成すると共に、このパッシベーション膜の下且つ第１及
び第２の上層配線の下に空気層を形成する工程と、 を具備し、 ダミー配線と第１の下層配線の間隔は０．５μｍ以下で
あり、ダミー配線と第２の下層配線の間隔は０．５μｍ
以下であり、 第１及び第２の上層配線は、第１の下層配線の底部から
第１の上層配線の上部までの高さと第１の上層配線と第
２の上層配線の間隔の比が２以上となるように配置され
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172083A JP4193335B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172083A JP4193335B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001351972A true JP2001351972A (ja) | 2001-12-21 |
| JP4193335B2 JP4193335B2 (ja) | 2008-12-10 |
Family
ID=18674540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000172083A Expired - Fee Related JP4193335B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4193335B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882024B2 (en) | 1999-04-02 | 2005-04-19 | Oki Electric Industry Co., Ltd. | Semiconductor device having a dummy active region for controlling high density plasma chemical vapor deposition |
| JP2008153539A (ja) * | 2006-12-19 | 2008-07-03 | Toshiba Corp | 半導体装置 |
| JP2021125526A (ja) * | 2020-02-04 | 2021-08-30 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の製造方法 |
-
2000
- 2000-06-08 JP JP2000172083A patent/JP4193335B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882024B2 (en) | 1999-04-02 | 2005-04-19 | Oki Electric Industry Co., Ltd. | Semiconductor device having a dummy active region for controlling high density plasma chemical vapor deposition |
| JP2008153539A (ja) * | 2006-12-19 | 2008-07-03 | Toshiba Corp | 半導体装置 |
| US7750473B2 (en) | 2006-12-19 | 2010-07-06 | Kabushiki Kaisha Toshiba | LSI wiring pattern for reduced deformation and cracking |
| JP2021125526A (ja) * | 2020-02-04 | 2021-08-30 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4193335B2 (ja) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| JP2001085519A (ja) | 半導体素子の配線構造の製造方法 | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| JPH03196662A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2001351972A (ja) | 半導体装置及びその製造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| JPH11297820A (ja) | 半導体装置の製造方法 | |
| JP2001351971A (ja) | 半導体装置及びその製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06196570A (ja) | 半導体装置の製造方法 | |
| JP2000133706A (ja) | 半導体装置およびその製造方法 | |
| JPH05243403A (ja) | 半導体装置 | |
| JPS6173350A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A977 | Report on retrieval |
Effective date: 20080619 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080902 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |