JP4193335B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4193335B2 JP4193335B2 JP2000172083A JP2000172083A JP4193335B2 JP 4193335 B2 JP4193335 B2 JP 4193335B2 JP 2000172083 A JP2000172083 A JP 2000172083A JP 2000172083 A JP2000172083 A JP 2000172083A JP 4193335 B2 JP4193335 B2 JP 4193335B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- insulating film
- wirings
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線を有する半導体装置及びその製造方法に関する。特には、配線間に空気層を形成することにより配線間の寄生容量を低減した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図２は、従来の半導体装置を示す断面図である。
まず、シリコン基板（図示せず）の上方に絶縁膜１０１を形成し、この絶縁膜１０１上にＡｌ合金膜をスパッタ法により堆積する。次に、このＡｌ合金膜をパターニングすることにより、絶縁膜１０１上には下層配線１０３ａ〜１０３ｃが形成される。
【０００３】
この後、下層配線１０３ａ〜１０３ｃ及び絶縁膜１０１の上にシリコン酸化膜からなる層間絶縁膜１０５をＣＶＤ（Chemical Vapor Deposition）法により堆積し、この層間絶縁膜１０５をＣＭＰ（Chemical Mechanical Polishing）研磨により平坦化する。次に、層間絶縁膜１０５上にＡｌ合金膜をスパッタ法により堆積し、このＡｌ合金膜をパターニングすることにより、層間絶縁膜１０５上には上層配線１０７ａ，１０７ｂが形成される。
【０００４】
【発明が解決しようとする課題】
近年、半導体素子や配線の微細化により、配線間の寄生容量が増加する傾向にある。具体的には、配線の微細化により、図２に示す下層配線１０３ａと下層配線１０３ｂの間の寄生容量、下層配線１０３ａと上層配線１０７ａの間の寄生容量、下層配線１０３ｂと上層配線１０７ａの間の寄生容量が大きくなっている。従って、配線間の寄生容量が素子の動作スピードに影響を与え、素子スピードの向上に対して配線間の寄生容量が無視出来なくなってきている。
【０００５】
上記従来の半導体装置ではシリコン酸化膜からなる層間絶縁膜１０５を用いているが、シリコン酸化膜より比誘電率の低い層間絶縁膜を用いれば、配線間の寄生容量を低減できるはずである。このような寄生容量を低減する方法として、一般的には低誘電率の酸化膜材料を開発して配線間容量を小さくすることが考えられるが、従来の酸化膜に対して格段に寄生容量を減らすことは困難である。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線間に空気層を形成することにより配線間の寄生容量を低減した半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決する手段】
本発明の半導体装置は、絶縁膜上に形成された第１の下層配線と、 前記絶縁膜上に形成された第２の下層配線と、 前記絶縁膜上に形成され、前記第１の下層配線と前記第２の下層配線との間に配置されたダミー配線と、 前記第１の下層配線上に第１の層間絶縁膜を介して形成された第１の上層配線と、 前記第２の下層配線上に第２の層間絶縁膜を介して形成された第２の上層配線と、 前記第１の上層配線及び前記第２の上層配線の上に形成されたパッシベーション膜と、前記パッシベーション膜下に形成された空気層と、を具備し、断面視において、前記ダミー配線側に位置する前記第１の下層配線の端を、第１の端とし、前記断面視において、前記ダミー配線側に位置する前記第２の下層配線の端を、第２の端とし、前記断面視において、前記ダミー配線側に位置する前記第１の上層配線の端を、第３の端とし、前記断面視において、前記ダミー配線側に位置する前記第２の上層配線の端を、第４の端とし、前記断面視において、前記第１の端と前記第２の端との距離は、前記第第３の端と前記第４の端との距離と比して長い。
【０００８】
本発明の半導体装置は、前記半導体装置において、前記ダミー配線と前記第１の下層配線との間隔は０．５μｍ以下であり、前記ダミー配線と前記第２の下層配線との間隔は０．５μｍ以下であり、前記第１の上層配線及び前記第２の上層配線は、前記第１の下層配線の底部から該第１の上層配線の上部までの高さと該第１の上層配線と該第２の上層配線の間隔との比が２以上となるように配置されていることを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、上述したような位置にダミー配線を配置し、上述したような位置に第１及び第２の上層配線を配置している。このため、パッシベーション膜を堆積した際にその下且つ第１、第２の上層配線の下に空気層を形成することができる。空気層は層間絶縁膜やパッシベーション膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の一実施の形態について説明する。
図１（ｃ）は、本発明の実施の形態による半導体装置を示す断面図である。
【００１１】
この半導体装置はシリコン酸化膜等からなる絶縁膜１を有している。この絶縁膜１上には第１及び第２の下層配線３ａ，３ｃが形成されている。絶縁膜１上における第１の下層配線３ａと第２の下層配線３ｃとの間にはダミー配線３ｂが形成されている。
【００１２】
このようにダミー配線３ｂを配置することにより、第１の下層配線３ａとダミー配線３ｂの間隔ｄ１が０．５μｍ以下とされ、第２の下層配線３ｃとダミー配線３ｂの間隔ｄ２が０．５μｍ以下とされる。つまり、ダミー配線３ｂは下層配線の相互の間隔が０．５μｍ以下とするために配置するものである。従って、下層配線の相互の間隔が０．５μｍ以下であれば、ダミー配線を配置する必要はない。ダミー配線は必用に応じて配置すれば良い。
【００１３】
第１及び第２の下層配線３ａ，３ｃの上にはシリコン酸化膜等からなる層間絶縁膜５が形成されており、この層間絶縁膜５上には第１及び第２の上層配線７ａ，７ｂが形成されている。第１及び第２の上層配線７ａ，７ｂを含む全面上にはシリコン窒化膜からなるパッシベーション膜９が形成されている。このパッシベーション膜９内には空気層６が形成されており、空気層６は上層配線７ａ，７ｂと下層配線３ａ，３ｃの相互間及び下層配線の相互間それぞれに位置している。
【００１４】
第１の上層配線７ａと第２の上層配線７ｂの間隔をＲとし、下層配線３ａ，３ｃの底部から上層配線７ａ，７ｂの上部までの高さをＡとした場合、Ａ／Ｒが２以上となるように、第１及び第２の上層配線７ａ，７ｂを配置している。
【００１５】
次に、上記半導体装置の製造方法について説明する。
図１（ａ）〜（ｃ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。
【００１６】
まず、図１（ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜等からなる絶縁膜１を形成し、この絶縁膜１上にＡｌ合金膜をスパッタ法により堆積する。次に、このＡｌ合金膜をパターニングすることにより、絶縁膜１上には第１、第２の下層配線３ａ，３ｃ及びダミー配線３ｂが形成される。ダミー配線３ｂは、第１の下層配線３ａと第２の下層配線３ｃとの間に配置されている。第１の下層配線３ａとダミー配線３ｂの間隔は０．５μｍ以下とされ、第２の下層配線３ｃとダミー配線３ｂの間隔は０．５μｍ以下とされる。ダミー配線３ｂは、後述する中空配線及びパッシベーション膜９のつきまわりを安定させるものである。
【００１７】
この後、第１、第２の下層配線３ａ，３ｃ、ダミー配線３ｂ及び絶縁膜１の上にシリコン酸化膜からなる層間絶縁膜５をＣＶＤ法により堆積する。次に、この層間絶縁膜５をＣＭＰ研磨により平坦化する。この後、層間絶縁膜５上にＡｌ合金膜をスパッタ法により堆積し、このＡｌ合金膜をパターニングすることにより、層間絶縁膜５上には第１及び第２の上層配線７ａ，７ｂが形成される。第１及び第２の上層配線７ａ，７ｂは、Ａ／Ｒが２以上となるような位置に配置される。
【００１８】
次に、図１（ｂ）に示すように、第１及び第２の上層配線７ａ，７ｂをマスクとして層間絶縁膜５をエッチバックする。これにより、上層配線７ａ，７ｂの下のみに層間絶縁膜５が残される。
【００１９】
この後、図１（ｃ）に示すように、第１及び第２の上層配線７ａ，７ｂを含む全面上にプラズマＣＶＤ法によりシリコン窒化膜からなるパッシベーション膜９を堆積する。この際、上述したように位置にダミー配線３ｂを配置し、Ａ／Ｒが２以上となるような位置に上層配線７ａ，７ｂを配置しているため、パッシベーション膜９の下は段差が厳しい状態となっており、その結果、パッシベーション膜９のつきまわりが悪くなり、パッシベーション膜９の下には空気層（ボイド）６が形成される。つまり、パッシベーション膜９の下における下層配線の相互間及び上層配線と下層配線の相互間には空気層６が形成され、中空配線となる。なお、パッシベーション膜９の膜厚は空気層６を塞ぐことができる程度の厚さとする。
【００２０】
ここで、パッシベーション膜９は被覆性の悪い窒化膜で形成することが好ましく、この際の堆積条件は比較的成膜速度の速い条件（つきまわりが悪くなる条件）とすることが好ましい。それにより、パッシベーション膜９に空気層６がより形成され易くなる。比較的成膜速度の速い条件とは、使用するＣＶＤ装置により異なるが、一般的には、使用ガスの流量を増やし、成膜時のＲＦパワーを上昇させ、温度を変化させること（温度を上げるか下げるかは装置によって異なる）である。
【００２１】
上記実施の形態によれば、上述したような位置にダミー配線３ｂを配置し、上述したような位置に上層配線７ａ，７ｂを配置している。このため、パッシベーション膜９を堆積した際に下層配線の相互間及び上層配線と下層配線の相互間に空気層６を形成することができる。空気層６は層間絶縁膜５やパッシベーション膜９に比べて比誘電率が非常に低いので、配線間の寄生容量を激減させることができる。これにより、素子の動作スピードの低下を抑制することができる。
【００２２】
つまり、真空中の誘電率をε０とし、配線間の層間絶縁膜の比誘電率をεとし、配線間の対向している面積をＳとし、配線間の距離をｄとすると、配線間の寄生容量Ｃは下記式（１）により求められる。
Ｃ＝（ε０×ε×Ｓ）／ｄ （１）
この式（１）から層間絶縁膜の誘電率を下げることにより、配線間の寄生容量を下げることができることが分かる。配線間に空気層６を形成することにより層間絶縁膜の比誘電率を従来のそれ（シリコン酸化膜からなる層間絶縁膜の比誘電率）に比べて低減することができる。具体的には、従来の層間絶縁膜として用いたシリコン酸化膜の比誘電率は４．０以上であるのに対し、本実施の形態による空気層６を備えた層間絶縁膜５の比誘電率は１．５以下である。従って、本実施の形態による層間絶縁膜の比誘電率は従来の層間絶縁膜のそれの半分以下とすることができる。よって、配線間の寄生容量を低減することができる。
【００２３】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、ダミー配線と第１の下層配線の間隔を０．５μｍ以下とし、ダミー配線と第２の下層配線の間隔を０．５μｍ以下とし、第１及び第２の上層配線を、第１の下層配線の底部から第１の上層配線の上部までの高さと第１の上層配線と第２の上層配線の間隔の比が２以上となるような位置に形成している。したがって、配線間に空気層を形成することができ、それにより配線間の寄生容量を低減した半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。
【図２】従来の半導体装置を示す断面図である。
【符号の説明】
１，１０１ 絶縁膜
３ａ 第１の下層配線
３ｂ ダミー配線
３ｃ 第２の下層配線
５，１０５ 層間絶縁膜
６ 空気層
７ａ 第１の上層配線
７ｂ 第２の上層配線
９ パッシベーション膜
１０３ａ〜１０３ｃ 下層配線
１０７ａ，１０７ｂ 上層配線
ｄ１ 第１の下層配線とダミー配線の間隔
ｄ２ 第２の下層配線とダミー配線の間隔
Ａ 下層配線の底部から上層配線の上部までの高さ
Ｒ 第１の上層配線と第２の上層配線の間隔
【発明の属する技術分野】
本発明は、配線を有する半導体装置及びその製造方法に関する。特には、配線間に空気層を形成することにより配線間の寄生容量を低減した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図２は、従来の半導体装置を示す断面図である。
まず、シリコン基板（図示せず）の上方に絶縁膜１０１を形成し、この絶縁膜１０１上にＡｌ合金膜をスパッタ法により堆積する。次に、このＡｌ合金膜をパターニングすることにより、絶縁膜１０１上には下層配線１０３ａ〜１０３ｃが形成される。
【０００３】
この後、下層配線１０３ａ〜１０３ｃ及び絶縁膜１０１の上にシリコン酸化膜からなる層間絶縁膜１０５をＣＶＤ（Chemical Vapor Deposition）法により堆積し、この層間絶縁膜１０５をＣＭＰ（Chemical Mechanical Polishing）研磨により平坦化する。次に、層間絶縁膜１０５上にＡｌ合金膜をスパッタ法により堆積し、このＡｌ合金膜をパターニングすることにより、層間絶縁膜１０５上には上層配線１０７ａ，１０７ｂが形成される。
【０００４】
【発明が解決しようとする課題】
近年、半導体素子や配線の微細化により、配線間の寄生容量が増加する傾向にある。具体的には、配線の微細化により、図２に示す下層配線１０３ａと下層配線１０３ｂの間の寄生容量、下層配線１０３ａと上層配線１０７ａの間の寄生容量、下層配線１０３ｂと上層配線１０７ａの間の寄生容量が大きくなっている。従って、配線間の寄生容量が素子の動作スピードに影響を与え、素子スピードの向上に対して配線間の寄生容量が無視出来なくなってきている。
【０００５】
上記従来の半導体装置ではシリコン酸化膜からなる層間絶縁膜１０５を用いているが、シリコン酸化膜より比誘電率の低い層間絶縁膜を用いれば、配線間の寄生容量を低減できるはずである。このような寄生容量を低減する方法として、一般的には低誘電率の酸化膜材料を開発して配線間容量を小さくすることが考えられるが、従来の酸化膜に対して格段に寄生容量を減らすことは困難である。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線間に空気層を形成することにより配線間の寄生容量を低減した半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決する手段】
本発明の半導体装置は、絶縁膜上に形成された第１の下層配線と、 前記絶縁膜上に形成された第２の下層配線と、 前記絶縁膜上に形成され、前記第１の下層配線と前記第２の下層配線との間に配置されたダミー配線と、 前記第１の下層配線上に第１の層間絶縁膜を介して形成された第１の上層配線と、 前記第２の下層配線上に第２の層間絶縁膜を介して形成された第２の上層配線と、 前記第１の上層配線及び前記第２の上層配線の上に形成されたパッシベーション膜と、前記パッシベーション膜下に形成された空気層と、を具備し、断面視において、前記ダミー配線側に位置する前記第１の下層配線の端を、第１の端とし、前記断面視において、前記ダミー配線側に位置する前記第２の下層配線の端を、第２の端とし、前記断面視において、前記ダミー配線側に位置する前記第１の上層配線の端を、第３の端とし、前記断面視において、前記ダミー配線側に位置する前記第２の上層配線の端を、第４の端とし、前記断面視において、前記第１の端と前記第２の端との距離は、前記第第３の端と前記第４の端との距離と比して長い。
【０００８】
本発明の半導体装置は、前記半導体装置において、前記ダミー配線と前記第１の下層配線との間隔は０．５μｍ以下であり、前記ダミー配線と前記第２の下層配線との間隔は０．５μｍ以下であり、前記第１の上層配線及び前記第２の上層配線は、前記第１の下層配線の底部から該第１の上層配線の上部までの高さと該第１の上層配線と該第２の上層配線の間隔との比が２以上となるように配置されていることを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、上述したような位置にダミー配線を配置し、上述したような位置に第１及び第２の上層配線を配置している。このため、パッシベーション膜を堆積した際にその下且つ第１、第２の上層配線の下に空気層を形成することができる。空気層は層間絶縁膜やパッシベーション膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の一実施の形態について説明する。
図１（ｃ）は、本発明の実施の形態による半導体装置を示す断面図である。
【００１１】
この半導体装置はシリコン酸化膜等からなる絶縁膜１を有している。この絶縁膜１上には第１及び第２の下層配線３ａ，３ｃが形成されている。絶縁膜１上における第１の下層配線３ａと第２の下層配線３ｃとの間にはダミー配線３ｂが形成されている。
【００１２】
このようにダミー配線３ｂを配置することにより、第１の下層配線３ａとダミー配線３ｂの間隔ｄ１が０．５μｍ以下とされ、第２の下層配線３ｃとダミー配線３ｂの間隔ｄ２が０．５μｍ以下とされる。つまり、ダミー配線３ｂは下層配線の相互の間隔が０．５μｍ以下とするために配置するものである。従って、下層配線の相互の間隔が０．５μｍ以下であれば、ダミー配線を配置する必要はない。ダミー配線は必用に応じて配置すれば良い。
【００１３】
第１及び第２の下層配線３ａ，３ｃの上にはシリコン酸化膜等からなる層間絶縁膜５が形成されており、この層間絶縁膜５上には第１及び第２の上層配線７ａ，７ｂが形成されている。第１及び第２の上層配線７ａ，７ｂを含む全面上にはシリコン窒化膜からなるパッシベーション膜９が形成されている。このパッシベーション膜９内には空気層６が形成されており、空気層６は上層配線７ａ，７ｂと下層配線３ａ，３ｃの相互間及び下層配線の相互間それぞれに位置している。
【００１４】
第１の上層配線７ａと第２の上層配線７ｂの間隔をＲとし、下層配線３ａ，３ｃの底部から上層配線７ａ，７ｂの上部までの高さをＡとした場合、Ａ／Ｒが２以上となるように、第１及び第２の上層配線７ａ，７ｂを配置している。
【００１５】
次に、上記半導体装置の製造方法について説明する。
図１（ａ）〜（ｃ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。
【００１６】
まず、図１（ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜等からなる絶縁膜１を形成し、この絶縁膜１上にＡｌ合金膜をスパッタ法により堆積する。次に、このＡｌ合金膜をパターニングすることにより、絶縁膜１上には第１、第２の下層配線３ａ，３ｃ及びダミー配線３ｂが形成される。ダミー配線３ｂは、第１の下層配線３ａと第２の下層配線３ｃとの間に配置されている。第１の下層配線３ａとダミー配線３ｂの間隔は０．５μｍ以下とされ、第２の下層配線３ｃとダミー配線３ｂの間隔は０．５μｍ以下とされる。ダミー配線３ｂは、後述する中空配線及びパッシベーション膜９のつきまわりを安定させるものである。
【００１７】
この後、第１、第２の下層配線３ａ，３ｃ、ダミー配線３ｂ及び絶縁膜１の上にシリコン酸化膜からなる層間絶縁膜５をＣＶＤ法により堆積する。次に、この層間絶縁膜５をＣＭＰ研磨により平坦化する。この後、層間絶縁膜５上にＡｌ合金膜をスパッタ法により堆積し、このＡｌ合金膜をパターニングすることにより、層間絶縁膜５上には第１及び第２の上層配線７ａ，７ｂが形成される。第１及び第２の上層配線７ａ，７ｂは、Ａ／Ｒが２以上となるような位置に配置される。
【００１８】
次に、図１（ｂ）に示すように、第１及び第２の上層配線７ａ，７ｂをマスクとして層間絶縁膜５をエッチバックする。これにより、上層配線７ａ，７ｂの下のみに層間絶縁膜５が残される。
【００１９】
この後、図１（ｃ）に示すように、第１及び第２の上層配線７ａ，７ｂを含む全面上にプラズマＣＶＤ法によりシリコン窒化膜からなるパッシベーション膜９を堆積する。この際、上述したように位置にダミー配線３ｂを配置し、Ａ／Ｒが２以上となるような位置に上層配線７ａ，７ｂを配置しているため、パッシベーション膜９の下は段差が厳しい状態となっており、その結果、パッシベーション膜９のつきまわりが悪くなり、パッシベーション膜９の下には空気層（ボイド）６が形成される。つまり、パッシベーション膜９の下における下層配線の相互間及び上層配線と下層配線の相互間には空気層６が形成され、中空配線となる。なお、パッシベーション膜９の膜厚は空気層６を塞ぐことができる程度の厚さとする。
【００２０】
ここで、パッシベーション膜９は被覆性の悪い窒化膜で形成することが好ましく、この際の堆積条件は比較的成膜速度の速い条件（つきまわりが悪くなる条件）とすることが好ましい。それにより、パッシベーション膜９に空気層６がより形成され易くなる。比較的成膜速度の速い条件とは、使用するＣＶＤ装置により異なるが、一般的には、使用ガスの流量を増やし、成膜時のＲＦパワーを上昇させ、温度を変化させること（温度を上げるか下げるかは装置によって異なる）である。
【００２１】
上記実施の形態によれば、上述したような位置にダミー配線３ｂを配置し、上述したような位置に上層配線７ａ，７ｂを配置している。このため、パッシベーション膜９を堆積した際に下層配線の相互間及び上層配線と下層配線の相互間に空気層６を形成することができる。空気層６は層間絶縁膜５やパッシベーション膜９に比べて比誘電率が非常に低いので、配線間の寄生容量を激減させることができる。これにより、素子の動作スピードの低下を抑制することができる。
【００２２】
つまり、真空中の誘電率をε０とし、配線間の層間絶縁膜の比誘電率をεとし、配線間の対向している面積をＳとし、配線間の距離をｄとすると、配線間の寄生容量Ｃは下記式（１）により求められる。
Ｃ＝（ε０×ε×Ｓ）／ｄ （１）
この式（１）から層間絶縁膜の誘電率を下げることにより、配線間の寄生容量を下げることができることが分かる。配線間に空気層６を形成することにより層間絶縁膜の比誘電率を従来のそれ（シリコン酸化膜からなる層間絶縁膜の比誘電率）に比べて低減することができる。具体的には、従来の層間絶縁膜として用いたシリコン酸化膜の比誘電率は４．０以上であるのに対し、本実施の形態による空気層６を備えた層間絶縁膜５の比誘電率は１．５以下である。従って、本実施の形態による層間絶縁膜の比誘電率は従来の層間絶縁膜のそれの半分以下とすることができる。よって、配線間の寄生容量を低減することができる。
【００２３】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、ダミー配線と第１の下層配線の間隔を０．５μｍ以下とし、ダミー配線と第２の下層配線の間隔を０．５μｍ以下とし、第１及び第２の上層配線を、第１の下層配線の底部から第１の上層配線の上部までの高さと第１の上層配線と第２の上層配線の間隔の比が２以上となるような位置に形成している。したがって、配線間に空気層を形成することができ、それにより配線間の寄生容量を低減した半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。
【図２】従来の半導体装置を示す断面図である。
【符号の説明】
１，１０１ 絶縁膜
３ａ 第１の下層配線
３ｂ ダミー配線
３ｃ 第２の下層配線
５，１０５ 層間絶縁膜
６ 空気層
７ａ 第１の上層配線
７ｂ 第２の上層配線
９ パッシベーション膜
１０３ａ〜１０３ｃ 下層配線
１０７ａ，１０７ｂ 上層配線
ｄ１ 第１の下層配線とダミー配線の間隔
ｄ２ 第２の下層配線とダミー配線の間隔
Ａ 下層配線の底部から上層配線の上部までの高さ
Ｒ 第１の上層配線と第２の上層配線の間隔
Claims (2)
- 絶縁膜上に形成された第１の下層配線と、
前記絶縁膜上に形成された第２の下層配線と、
前記絶縁膜上に形成され、前記第１の下層配線と前記第２の下層配線との間に配置されたダミー配線と、
前記第１の下層配線上に第１の層間絶縁膜を介して形成された第１の上層配線と、
前記第２の下層配線上に第２の層間絶縁膜を介して形成された第２の上層配線と、
前記第１の上層配線及び前記第２の上層配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜下に形成された空気層と、
を具備し、
断面視において、前記ダミー配線側に位置する前記第１の下層配線の端を、第１の端とし、
前記断面視において、前記ダミー配線側に位置する前記第２の下層配線の端を、第２の端とし、
前記断面視において、前記ダミー配線側に位置する前記第１の上層配線の端を、第３の端とし、
前記断面視において、前記ダミー配線側に位置する前記第２の上層配線の端を、第４の端とし、
前記断面視において、前記第１の端と前記第２の端との距離は、前記第第３の端と前記第４の端との距離と比して長いことを特徴とする半導体装置。 - 請求項１において、
前記ダミー配線と前記第１の下層配線との間隔は０．５μｍ以下であり、
前記ダミー配線と前記第２の下層配線との間隔は０．５μｍ以下であり、
前記第１の上層配線及び前記第２の上層配線は、前記第１の下層配線の底部から該第１の上層配線の上部までの高さと該第１の上層配線と該第２の上層配線の間隔との比が２以上となるように配置されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172083A JP4193335B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172083A JP4193335B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001351972A JP2001351972A (ja) | 2001-12-21 |
| JP4193335B2 true JP4193335B2 (ja) | 2008-12-10 |
Family
ID=18674540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000172083A Expired - Fee Related JP4193335B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4193335B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349145A (ja) | 1999-04-02 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4987452B2 (ja) | 2006-12-19 | 2012-07-25 | 株式会社東芝 | 半導体装置 |
| JP7500208B2 (ja) * | 2020-02-04 | 2024-06-17 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2000
- 2000-06-08 JP JP2000172083A patent/JP4193335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001351972A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI752253B (zh) | 包含通孔插塞的半導體裝置及其形成方法 | |
| JP3813424B2 (ja) | 半導体素子の配線構造の製造方法 | |
| US20060264027A1 (en) | Air gap interconnect structure and method thereof | |
| JP2973905B2 (ja) | 半導体装置の製造方法 | |
| US20090023263A1 (en) | Method to manufacture a thin film resistor | |
| JPH08181208A (ja) | 半導体装置及びその製造方法 | |
| JPH11260815A (ja) | 半導体装置の製造方法 | |
| KR100267408B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3631076B2 (ja) | 半導体装置の構造 | |
| JP4193335B2 (ja) | 半導体装置 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP5303139B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11111920A (ja) | 金属−金属容量の集積プロセス | |
| US6887766B2 (en) | Semiconductor device and method of fabricating the same | |
| US6103591A (en) | Semiconductor device with air gaps between interconnections and method of forming the same | |
| JP3235581B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001203329A (ja) | 半導体装置およびその製造方法 | |
| JP2009182203A (ja) | 半導体装置およびその製造方法 | |
| JP2001351971A (ja) | 半導体装置及びその製造方法 | |
| JP4492982B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JP4162944B2 (ja) | 半導体装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JP2812286B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |