JPH0696664A - 陰極装置の作製方法 - Google Patents
陰極装置の作製方法Info
- Publication number
- JPH0696664A JPH0696664A JP24668892A JP24668892A JPH0696664A JP H0696664 A JPH0696664 A JP H0696664A JP 24668892 A JP24668892 A JP 24668892A JP 24668892 A JP24668892 A JP 24668892A JP H0696664 A JPH0696664 A JP H0696664A
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter tip
- hole
- sacrificial layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 陰極装置の作製方法に関し、基板の大型化に
有利で且つインライン方式に対応可能な方法を提供す
る。 【構成】 ゲート開口部７に蒸着でエミッタティップを
形成する際に、犠牲層膜４をエッチング（図１）、選択
ＣＶＤ又はリフローを利用して形成する。
有利で且つインライン方式に対応可能な方法を提供す
る。 【構成】 ゲート開口部７に蒸着でエミッタティップを
形成する際に、犠牲層膜４をエッチング（図１）、選択
ＣＶＤ又はリフローを利用して形成する。
Description
【０００１】
【産業上の利用分野】本発明は、高速演算素子、薄型の
高輝度ディスプレーなどへの応用が期待される陰極装
置、すなわち半導体の微細加工技術を用いて作製される
微小電界放出陰極装置の作製方法に関する。
高輝度ディスプレーなどへの応用が期待される陰極装
置、すなわち半導体の微細加工技術を用いて作製される
微小電界放出陰極装置の作製方法に関する。
【０００２】このような陰極装置を構成する微小電界放
出陰極は、ミクロンオーダーの大きさであるため高密度
の集積化が可能であり、電子源としての性能を考えた場
合、熱陰極に比べて高効率、高輝度などの利点を有す
る。また、放出された電子は真空中を通過するので、固
体素子より高速で移動することができる。
出陰極は、ミクロンオーダーの大きさであるため高密度
の集積化が可能であり、電子源としての性能を考えた場
合、熱陰極に比べて高効率、高輝度などの利点を有す
る。また、放出された電子は真空中を通過するので、固
体素子より高速で移動することができる。
【０００３】
【従来の技術】微小電界放出陰極の構造例を図５に示
す。この図の陰極は、基板５１上のカソード電極５２の
上に形成された円錐状のエミッタティップ５３と、この
エミッタティップ５３を取囲む絶縁層５４上に形成され
た、電子引き出し用のゲート電極５５とから構成され
る。エミッタティップ５３とゲート電極５５との間に電
圧を印加すると、エミッタティップ５３の先端に大きな
電界がかかって電界放出が起きる。また、図６に示すよ
うに基板５１′の上の平面内にカソード電極５２′、エ
ミッタティップ５３′及びゲート電極５５′が配置され
た構造の微小電界放出陰極もある。
す。この図の陰極は、基板５１上のカソード電極５２の
上に形成された円錐状のエミッタティップ５３と、この
エミッタティップ５３を取囲む絶縁層５４上に形成され
た、電子引き出し用のゲート電極５５とから構成され
る。エミッタティップ５３とゲート電極５５との間に電
圧を印加すると、エミッタティップ５３の先端に大きな
電界がかかって電界放出が起きる。また、図６に示すよ
うに基板５１′の上の平面内にカソード電極５２′、エ
ミッタティップ５３′及びゲート電極５５′が配置され
た構造の微小電界放出陰極もある。
【０００４】図５の円錐状のエミッタティップの形成方
法には、大別して、エッチングによる方法（例えば、特
開平４−９４０３３号明細書、特願平３−７９４６４号
明細書等）と、蒸着によって凹部内に形成する方法（C.
A. Spindt, J. Appl. Phys.39（1968）p.3504) の二つ
がある。
法には、大別して、エッチングによる方法（例えば、特
開平４−９４０３３号明細書、特願平３−７９４６４号
明細書等）と、蒸着によって凹部内に形成する方法（C.
A. Spindt, J. Appl. Phys.39（1968）p.3504) の二つ
がある。
【０００５】後者の作製方法を図７に示す。この方法で
は、カソード電極層の役目も兼ねるシリコン等の導電性
基板６１上にＳｉＯ2 等の絶縁膜６２と、ゲート電極と
なる低抵抗のゲート膜６３を成膜する（図７（ａ））。
次に、フォトリソグラフィー技術等によってレジスト膜
６４にパターニングしたゲート開口部６５（図７
（ｂ））を、エッチングによりゲート膜６３、絶縁膜６
２に転写する（図７（ｃ））。
は、カソード電極層の役目も兼ねるシリコン等の導電性
基板６１上にＳｉＯ2 等の絶縁膜６２と、ゲート電極と
なる低抵抗のゲート膜６３を成膜する（図７（ａ））。
次に、フォトリソグラフィー技術等によってレジスト膜
６４にパターニングしたゲート開口部６５（図７
（ｂ））を、エッチングによりゲート膜６３、絶縁膜６
２に転写する（図７（ｃ））。
【０００６】次いで、ゲート膜６３の上とゲート開口部
６５の縁に後のリフトオフのための犠牲層６６を形成す
るため、基板６１を回転させながら斜め方向からアルミ
ナなどを蒸着する（図７（ｄ））。その後、エミッタテ
ィップを形成するため、モリブデンなどの陰極材料６７
を基板に対して垂直に蒸着する（図７（ｅ））。この
時、蒸着が進むにつれてゲート開口部が次第に狭まる結
果、ゲート開口部底面に円錐状のエミッタティップ６８
が形成される。最後に犠牲層６６をエッチングして、表
面の不要な膜を除去し、エミッタティップ６８を露出さ
せる（図７（ｆ））。
６５の縁に後のリフトオフのための犠牲層６６を形成す
るため、基板６１を回転させながら斜め方向からアルミ
ナなどを蒸着する（図７（ｄ））。その後、エミッタテ
ィップを形成するため、モリブデンなどの陰極材料６７
を基板に対して垂直に蒸着する（図７（ｅ））。この
時、蒸着が進むにつれてゲート開口部が次第に狭まる結
果、ゲート開口部底面に円錐状のエミッタティップ６８
が形成される。最後に犠牲層６６をエッチングして、表
面の不要な膜を除去し、エミッタティップ６８を露出さ
せる（図７（ｆ））。
【０００７】
【発明が解決しようとする課題】図７に示した蒸着によ
り円錐状のエミッタティップを形成する方法の犠牲層の
斜め蒸着において、犠牲層材料を所望するように付着さ
せるには基板面内の蒸着角の一様性を上げる必要があ
り、そのためには蒸着源と基板との間の距離を長くする
ことが必要である。従って、例えばより大型のディスプ
レーを製造する場合のように、基板をより大きくした場
合には、蒸着角の一様性を維持するために、蒸着機は平
面的にでなく三次元的に大型化する必要がある。
り円錐状のエミッタティップを形成する方法の犠牲層の
斜め蒸着において、犠牲層材料を所望するように付着さ
せるには基板面内の蒸着角の一様性を上げる必要があ
り、そのためには蒸着源と基板との間の距離を長くする
ことが必要である。従って、例えばより大型のディスプ
レーを製造する場合のように、基板をより大きくした場
合には、蒸着角の一様性を維持するために、蒸着機は平
面的にでなく三次元的に大型化する必要がある。
【０００８】また、犠牲層の形成のために用いられる蒸
着機は、処理すべき基板を搭載するホルダーを回転させ
るため、基板を搬送しながら処理するインライン方式に
対応させるのが困難である。
着機は、処理すべき基板を搭載するホルダーを回転させ
るため、基板を搬送しながら処理するインライン方式に
対応させるのが困難である。
【０００９】本発明の目的は、基板の大型化に有利であ
り、且つインライン方式の生産に対応可能な陰極装置の
作製方法を提供することである。
り、且つインライン方式の生産に対応可能な陰極装置の
作製方法を提供することである。
【００１０】
【課題を解決するための手段】この目的を達成するため
の、本発明の第一の方法は、カソード電極層上の絶縁膜
とゲート膜とに形成した孔内に形成された円錐状エミッ
タティップの電界放出陰極を有する陰極装置を作製する
方法であって、ゲート膜上のエミッタティップ形成用の
孔に張り出した犠牲層を形成した処理基板全面へエミッ
タティップ材料を付着させることにより該孔内にエミッ
タティップを形成し、該犠牲層の除去により付着した余
分なエミッタティップ材料をリフトオフさせてエミッタ
ティップを露出させる方法において、カソード電極層上
に絶縁膜、ゲート膜及び犠牲層膜を順に成膜し、そして
犠牲層膜に孔を形成し、次いでこの犠牲層膜をマスクと
して、該犠牲層膜の孔に対してアンダーカットするよう
にゲート膜及び絶縁膜を異方性エッチングしてエミッタ
ティップ用の孔を形成することを特徴とする。
の、本発明の第一の方法は、カソード電極層上の絶縁膜
とゲート膜とに形成した孔内に形成された円錐状エミッ
タティップの電界放出陰極を有する陰極装置を作製する
方法であって、ゲート膜上のエミッタティップ形成用の
孔に張り出した犠牲層を形成した処理基板全面へエミッ
タティップ材料を付着させることにより該孔内にエミッ
タティップを形成し、該犠牲層の除去により付着した余
分なエミッタティップ材料をリフトオフさせてエミッタ
ティップを露出させる方法において、カソード電極層上
に絶縁膜、ゲート膜及び犠牲層膜を順に成膜し、そして
犠牲層膜に孔を形成し、次いでこの犠牲層膜をマスクと
して、該犠牲層膜の孔に対してアンダーカットするよう
にゲート膜及び絶縁膜を異方性エッチングしてエミッタ
ティップ用の孔を形成することを特徴とする。
【００１１】本発明の第二の方法は、カソード電極層上
の絶縁膜とゲート膜とに形成した孔内に形成された円錐
状エミッタティップの電界放出陰極を有する陰極装置を
作製する方法であって、ゲート膜上のエミッタティップ
形成用の孔に張り出した犠牲層を形成した処理基板全面
へエミッタティップ材料を付着させることにより該孔内
にエミッタティップを形成し、該犠牲層の除去により付
着した余分なエミッタティップ材料をリフトオフさせて
エミッタティップを露出させる方法において、カソード
電極層上に絶縁膜及びゲート膜を順に成膜し、そしてゲ
ート膜に孔を形成し、選択化学気相成長（選択ＣＶＤ）
により該ゲート膜上のみに犠牲層膜を成膜し、次いでゲ
ート膜の孔の下の絶縁膜をエッチングしてエミッタティ
ップ用の孔を形成することを特徴とする。
の絶縁膜とゲート膜とに形成した孔内に形成された円錐
状エミッタティップの電界放出陰極を有する陰極装置を
作製する方法であって、ゲート膜上のエミッタティップ
形成用の孔に張り出した犠牲層を形成した処理基板全面
へエミッタティップ材料を付着させることにより該孔内
にエミッタティップを形成し、該犠牲層の除去により付
着した余分なエミッタティップ材料をリフトオフさせて
エミッタティップを露出させる方法において、カソード
電極層上に絶縁膜及びゲート膜を順に成膜し、そしてゲ
ート膜に孔を形成し、選択化学気相成長（選択ＣＶＤ）
により該ゲート膜上のみに犠牲層膜を成膜し、次いでゲ
ート膜の孔の下の絶縁膜をエッチングしてエミッタティ
ップ用の孔を形成することを特徴とする。
【００１２】この、選択ＣＶＤにより犠牲層膜を形成す
る方法では、ゲート膜に孔を形成後、この孔の下の絶縁
膜に孔を形成してから選択ＣＶＤによりゲート膜上のみ
に犠牲層膜を成膜してもよい。
る方法では、ゲート膜に孔を形成後、この孔の下の絶縁
膜に孔を形成してから選択ＣＶＤによりゲート膜上のみ
に犠牲層膜を成膜してもよい。
【００１３】本発明の第三の方法は、カソード電極層上
の絶縁膜とゲート膜とに形成した孔内に形成された円錐
状エミッタティップの電界放出陰極を有する陰極装置を
作製する方法であって、ゲート膜上のエミッタティップ
形成用の孔に張り出した犠牲層を形成した処理基板全面
へエミッタティップ材料を付着させることにより該孔内
にエミッタティップを形成し、該犠牲層の除去により付
着した余分なエミッタティップ材料をリフトオフさせて
エミッタティップを露出させる方法において、カソード
電極層上に絶縁膜、ゲート膜及び犠牲層膜を順に成膜
し、次いでこれらの膜に上から順に孔を形成し、そして
犠牲層膜をリフローさせてゲート膜の開口部の縁を犠牲
層材料で被覆してエミッタティップ用の孔を形成するこ
とを特徴とする。
の絶縁膜とゲート膜とに形成した孔内に形成された円錐
状エミッタティップの電界放出陰極を有する陰極装置を
作製する方法であって、ゲート膜上のエミッタティップ
形成用の孔に張り出した犠牲層を形成した処理基板全面
へエミッタティップ材料を付着させることにより該孔内
にエミッタティップを形成し、該犠牲層の除去により付
着した余分なエミッタティップ材料をリフトオフさせて
エミッタティップを露出させる方法において、カソード
電極層上に絶縁膜、ゲート膜及び犠牲層膜を順に成膜
し、次いでこれらの膜に上から順に孔を形成し、そして
犠牲層膜をリフローさせてゲート膜の開口部の縁を犠牲
層材料で被覆してエミッタティップ用の孔を形成するこ
とを特徴とする。
【００１４】
【作用】本発明の方法においては、エミッタティップ形
成用の孔へ張り出した犠牲層を、絶縁膜及びゲート膜を
アンダーカットして異方性エッチングすることにより、
あるいはゲート膜上のみに犠牲層膜を付着させることに
より、あるいはゲート膜上に予め形成した犠牲層材料を
リフローさせることにより形成する。犠牲層を形成する
ために利用するこれらの手段は、そのための処理装置の
基板厚み方向の寸法は処理すべき基板の大型化にほとん
ど依存しないため、基板の大型化に対応するのを容易に
する。更に、これらの手段はインライン方式の生産への
対応を可能にする。
成用の孔へ張り出した犠牲層を、絶縁膜及びゲート膜を
アンダーカットして異方性エッチングすることにより、
あるいはゲート膜上のみに犠牲層膜を付着させることに
より、あるいはゲート膜上に予め形成した犠牲層材料を
リフローさせることにより形成する。犠牲層を形成する
ために利用するこれらの手段は、そのための処理装置の
基板厚み方向の寸法は処理すべき基板の大型化にほとん
ど依存しないため、基板の大型化に対応するのを容易に
する。更に、これらの手段はインライン方式の生産への
対応を可能にする。
【００１５】
【実施例】次に、実施例により本発明を更に説明する。
以下に掲げる実施例は、例示のみを目的とするものであ
って、本発明の限定を目的とするものでないことは言う
までもない。
以下に掲げる実施例は、例示のみを目的とするものであ
って、本発明の限定を目的とするものでないことは言う
までもない。
【００１６】実施例１ 異方性エッチングを利用する本発明の第一の方法を説明
する。
する。
【００１７】図１（ａ）に示すように、カソード電極層
を兼ねるシリコン基板１の上に、絶縁層２（厚さ１μm
）、ゲート膜３（厚さ０．２μm ）、そして犠牲層膜
４（厚さ０．３μm ）を順次成膜する。シリコン基板の
ような導電性基板のほかに、カソード電極層として働く
金属膜を上面に成膜したガラス基板を用いてもよい。ま
た、絶縁膜２、ゲート膜３、及び犠牲層膜４の材料は、
それぞれ二酸化シリコン、モリブデン、アルミニウムで
ある。
を兼ねるシリコン基板１の上に、絶縁層２（厚さ１μm
）、ゲート膜３（厚さ０．２μm ）、そして犠牲層膜
４（厚さ０．３μm ）を順次成膜する。シリコン基板の
ような導電性基板のほかに、カソード電極層として働く
金属膜を上面に成膜したガラス基板を用いてもよい。ま
た、絶縁膜２、ゲート膜３、及び犠牲層膜４の材料は、
それぞれ二酸化シリコン、モリブデン、アルミニウムで
ある。
【００１８】次に、犠牲層膜４上に形成したレジスト膜
５に、ゲート開口部に対応する直径１μm の円形パター
ン６を形成する（図１（ｂ））。次いで、レジスト膜５
をマスクにして犠牲層膜４をエッチングする（図１
（ｃ））。犠牲層膜４のエッチング後、レジスト膜５は
除去して差支えない。
５に、ゲート開口部に対応する直径１μm の円形パター
ン６を形成する（図１（ｂ））。次いで、レジスト膜５
をマスクにして犠牲層膜４をエッチングする（図１
（ｃ））。犠牲層膜４のエッチング後、レジスト膜５は
除去して差支えない。
【００１９】続いて、レジスト膜５の円形パターン６を
転写したアルミニウムの犠牲層膜４をマスクにして、Ｃ
Ｆ4 ガスをエッチングガスとする反応性イオンエッチン
グにより、モリブデンのゲート膜３、そして二酸化シリ
コンの絶縁膜２に円形孔７を形成する（図１（ｄ））。
ゲート膜３のエッチング時のガス圧力は１０mTorr 、絶
縁膜２のエッチング時のガス圧力は１００mTorr であ
る。
転写したアルミニウムの犠牲層膜４をマスクにして、Ｃ
Ｆ4 ガスをエッチングガスとする反応性イオンエッチン
グにより、モリブデンのゲート膜３、そして二酸化シリ
コンの絶縁膜２に円形孔７を形成する（図１（ｄ））。
ゲート膜３のエッチング時のガス圧力は１０mTorr 、絶
縁膜２のエッチング時のガス圧力は１００mTorr であ
る。
【００２０】周知の通り、アルミニウムはＣＦ4 系のガ
スを用いた反応性イオンエッチングではエッチングされ
ず、マスクとして働く。この際に、ガス圧力などの条件
を適当に選ぶことによって、マスクのアルミニウムの下
のモリブデンと二酸化シリコンをアンダーカットするこ
とができる。
スを用いた反応性イオンエッチングではエッチングされ
ず、マスクとして働く。この際に、ガス圧力などの条件
を適当に選ぶことによって、マスクのアルミニウムの下
のモリブデンと二酸化シリコンをアンダーカットするこ
とができる。
【００２１】エミッタティップ形成用の円形孔７の形成
後は、先に説明した従来の、蒸着によるエミッタティッ
プ形成工程（図７（ｅ））とリフトオフ工程（図７
（ｆ））に従って、エミッタティップを形成する。
後は、先に説明した従来の、蒸着によるエミッタティッ
プ形成工程（図７（ｅ））とリフトオフ工程（図７
（ｆ））に従って、エミッタティップを形成する。
【００２２】実施例２ この例では、選択ＣＶＤ法を利用する本発明の第二の方
法により陰極装置を作製する。
法により陰極装置を作製する。
【００２３】図２（ａ）に示すように、モリブデンのカ
ソード電極層１１の上に、厚さ１μm のＳｉＯ2 の絶縁
膜１２と、厚さ０．２μm のシリコンのゲート膜１３を
順次成膜する。
ソード電極層１１の上に、厚さ１μm のＳｉＯ2 の絶縁
膜１２と、厚さ０．２μm のシリコンのゲート膜１３を
順次成膜する。
【００２４】次に、ゲート膜１３上に形成したレジスト
膜１４に、ゲート開口部に対応する直径１μm の円形パ
ターン１５を形成する（図２（ｂ））。続いて、レジス
ト膜１４をマスクにしてゲート膜１３をエッチングし、
そしてレジスト膜を除去する（図２（ｃ））。
膜１４に、ゲート開口部に対応する直径１μm の円形パ
ターン１５を形成する（図２（ｂ））。続いて、レジス
ト膜１４をマスクにしてゲート膜１３をエッチングし、
そしてレジスト膜を除去する（図２（ｃ））。
【００２５】次いで、トリイソブチルアルミニウム（Ｔ
ＩＢＡ）を原料ガスとし、圧力０．５Torr、基板温度２
５０℃で減圧ＣＶＤ操作を行って、シリコンのゲート膜
１３上のみに犠牲層となるアルミニウム膜１６を堆積さ
せる（図２（ｄ））。続いて、アルミニウムの犠牲層膜
１６をマスクとしてＳｉＯ2 の絶縁膜１２を反応性イオ
ンエッチングでエッチングして、円形孔１７を形成する
（図２（ｅ））。
ＩＢＡ）を原料ガスとし、圧力０．５Torr、基板温度２
５０℃で減圧ＣＶＤ操作を行って、シリコンのゲート膜
１３上のみに犠牲層となるアルミニウム膜１６を堆積さ
せる（図２（ｄ））。続いて、アルミニウムの犠牲層膜
１６をマスクとしてＳｉＯ2 の絶縁膜１２を反応性イオ
ンエッチングでエッチングして、円形孔１７を形成する
（図２（ｅ））。
【００２６】その後、先に説明したように蒸着によりエ
ミッタティップを形成し、リフトオフ工程を実施して、
微小電界放出陰極を完成する。
ミッタティップを形成し、リフトオフ工程を実施して、
微小電界放出陰極を完成する。
【００２７】実施例３ この例は、ゲート膜と絶縁膜を連続的にエッチングして
から、選択ＣＶＤでゲート膜だけを犠牲層材料で被覆す
るものである。
から、選択ＣＶＤでゲート膜だけを犠牲層材料で被覆す
るものである。
【００２８】実施例２と同様に、モリブデンのカソード
電極層２１上にＳｉＯ2 の絶縁膜２２とシリコンのゲー
ト膜２３を順次形成し（図３（ａ））、ゲート膜２３上
に成膜したレジスト膜２４をパターニングして、ゲート
開口部に対応する円形パターン２５を形成（図３
（ｂ））した後に、これをマスクとしてゲート膜２３と
絶縁膜２２を連続的にエッチングして、円形孔２６を形
成する（図３（ｃ））。続いて、実施例２と同様のやり
方で、シリコンのゲート膜２３上のみに犠牲層となるア
ルミニウム膜２７を堆積させる（図３（ｄ））。
電極層２１上にＳｉＯ2 の絶縁膜２２とシリコンのゲー
ト膜２３を順次形成し（図３（ａ））、ゲート膜２３上
に成膜したレジスト膜２４をパターニングして、ゲート
開口部に対応する円形パターン２５を形成（図３
（ｂ））した後に、これをマスクとしてゲート膜２３と
絶縁膜２２を連続的にエッチングして、円形孔２６を形
成する（図３（ｃ））。続いて、実施例２と同様のやり
方で、シリコンのゲート膜２３上のみに犠牲層となるア
ルミニウム膜２７を堆積させる（図３（ｄ））。
【００２９】実施例４ リフローを用いて所定の犠牲層を形成する本発明の第三
の方法を説明する。
の方法を説明する。
【００３０】図４（ａ）に示すように、モリブデンのカ
ソード電極層３１の上に、厚さ１μm のＳｉＯ2 の絶縁
膜３２、厚さ０．２μm のシリコンのゲート膜３３、そ
して厚さ０．４μm のボロシリケートガラス（ＢＰＳ
Ｇ）の犠牲層膜３４を順次成膜する。
ソード電極層３１の上に、厚さ１μm のＳｉＯ2 の絶縁
膜３２、厚さ０．２μm のシリコンのゲート膜３３、そ
して厚さ０．４μm のボロシリケートガラス（ＢＰＳ
Ｇ）の犠牲層膜３４を順次成膜する。
【００３１】次に、犠牲層膜３４上に形成したレジスト
膜３５に、ゲート開口部に対応する直径１μm の円形パ
ターン３６を形成し（図４（ｂ））、そしてレジスト膜
３５をマスクとして犠牲層膜３４、ゲート膜３３、絶縁
膜３２をエッチングして、円形孔３７を形成する（図４
（ｃ））。
膜３５に、ゲート開口部に対応する直径１μm の円形パ
ターン３６を形成し（図４（ｂ））、そしてレジスト膜
３５をマスクとして犠牲層膜３４、ゲート膜３３、絶縁
膜３２をエッチングして、円形孔３７を形成する（図４
（ｃ））。
【００３２】次いで、ＢＰＳＧの犠牲膜材料を９００℃
で２０分間ファーネスアニールしてリフローさせ、ゲー
ト膜３３の円形開口部の縁をＢＰＳＧで覆う（図４
（ｄ））。犠牲膜材料としてもっと低温で軟化する物質
を選べば、リフロー工程の低温化が可能である。例え
ば、円形パターン３６を形成するのに用いたレジストを
犠牲層に利用すれば、１７０℃で３０分程度のリフロー
で所定の犠牲層を作ることができるだけでなく、成膜工
程を一つ減らすことができる（この場合には、後のエミ
ッタティップ材料の付着工程の際に、犠牲層が不利な影
響を被るほどの高温にさらされないような対策を講じる
ことが必要かもしれない）。
で２０分間ファーネスアニールしてリフローさせ、ゲー
ト膜３３の円形開口部の縁をＢＰＳＧで覆う（図４
（ｄ））。犠牲膜材料としてもっと低温で軟化する物質
を選べば、リフロー工程の低温化が可能である。例え
ば、円形パターン３６を形成するのに用いたレジストを
犠牲層に利用すれば、１７０℃で３０分程度のリフロー
で所定の犠牲層を作ることができるだけでなく、成膜工
程を一つ減らすことができる（この場合には、後のエミ
ッタティップ材料の付着工程の際に、犠牲層が不利な影
響を被るほどの高温にさらされないような対策を講じる
ことが必要かもしれない）。
【００３３】この後のエミッタティップの形成と犠牲層
のリフトオフは、従来通りである。
のリフトオフは、従来通りである。
【００３４】これらの例では、ゲート開口部の形状を円
形としたが、ゲート開口部の形状は、ほかにも長方形な
ど様々な形状が考えられる。
形としたが、ゲート開口部の形状は、ほかにも長方形な
ど様々な形状が考えられる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
犠牲層を斜め蒸着の技術によらずに形成することができ
るため、処理すべき基板が大型化しても、斜め蒸着技術
を利用する従来の方法に比べて容易に対応することが可
能である。更に、本発明の方法は、インライン方式に適
応できない斜め蒸着機を用いる必要がなく、犠牲層をイ
ンライン方式で形成することが可能である。
犠牲層を斜め蒸着の技術によらずに形成することができ
るため、処理すべき基板が大型化しても、斜め蒸着技術
を利用する従来の方法に比べて容易に対応することが可
能である。更に、本発明の方法は、インライン方式に適
応できない斜め蒸着機を用いる必要がなく、犠牲層をイ
ンライン方式で形成することが可能である。
【図１】実施例１のエミッタティップ用円形孔を形成す
るまでの工程を模式的に説明する図であって、（ａ）は
各膜の成膜、（ｂ）は円形レジストパターンの形成、
（ｃ）は犠牲層膜のエッチング、そして（ｄ）は円形孔
の形成を示す図である。
るまでの工程を模式的に説明する図であって、（ａ）は
各膜の成膜、（ｂ）は円形レジストパターンの形成、
（ｃ）は犠牲層膜のエッチング、そして（ｄ）は円形孔
の形成を示す図である。
【図２】実施例２のエミッタティップ用円形孔を形成す
るまでの工程を模式的に説明する図であって、（ａ）は
各膜の成膜、（ｂ）は円形レジストパターンの形成、
（ｃ）はゲート膜のエッチング、（ｄ）は犠牲層膜の形
成、そして（ｅ）は円形孔の形成を示す図である。
るまでの工程を模式的に説明する図であって、（ａ）は
各膜の成膜、（ｂ）は円形レジストパターンの形成、
（ｃ）はゲート膜のエッチング、（ｄ）は犠牲層膜の形
成、そして（ｅ）は円形孔の形成を示す図である。
【図３】実施例３の犠牲層膜の堆積までの工程を模式的
に説明する図であって、（ａ）は各膜の成膜、（ｂ）は
円形レジストパターンの形成、（ｃ）は円形孔の形成、
そして（ｄ）は犠牲層膜の形成を示す図である。
に説明する図であって、（ａ）は各膜の成膜、（ｂ）は
円形レジストパターンの形成、（ｃ）は円形孔の形成、
そして（ｄ）は犠牲層膜の形成を示す図である。
【図４】実施例４の犠牲層のリフローまでの工程を模式
的に説明する図であって、（ａ）は各膜の成膜、（ｂ）
は円形レジストパターンの形成、（ｃ）は円形孔の形
成、そして（ｄ）は犠牲層のリフローを示す図である。
的に説明する図であって、（ａ）は各膜の成膜、（ｂ）
は円形レジストパターンの形成、（ｃ）は円形孔の形
成、そして（ｄ）は犠牲層のリフローを示す図である。
【図５】垂直型の微小電界放出陰極の構造を例示する模
式断面図である。
式断面図である。
【図６】プレーナ型の微小電界放出陰極の構造を例示す
る模式斜視断面図である。
る模式斜視断面図である。
【図７】エミッタティップを蒸着法で形成する方法を模
式的に説明する図であって、（ａ）は各膜の成膜、
（ｂ）はゲート開口部の成膜、（ｃ）はゲート開口部の
転写、（ｄ）は犠牲層の形成、（ｅ）は陰極材料の蒸
着、（ｆ）はエミッタティップの露出を示す図である。
式的に説明する図であって、（ａ）は各膜の成膜、
（ｂ）はゲート開口部の成膜、（ｃ）はゲート開口部の
転写、（ｄ）は犠牲層の形成、（ｅ）は陰極材料の蒸
着、（ｆ）はエミッタティップの露出を示す図である。
１，１１，２１，３１…カソード電極層 ２，１２，２２，３２…絶縁膜 ３，１３，２３，３３…ゲート膜 ４，１６，２７，３４…犠牲層膜 ７，１７，２６，３７…孔
Claims (4)
- 【請求項１】 カソード電極層上の絶縁膜とゲート膜と
に形成した孔内に形成された円錐状エミッタティップの
電界放出陰極を有する陰極装置を作製する方法であっ
て、ゲート膜上のエミッタティップ形成用の孔に張り出
した犠牲層を形成した処理基板全面へエミッタティップ
材料を付着させることにより該孔内にエミッタティップ
を形成し、該犠牲層の除去により付着した余分なエミッ
タティップ材料をリフトオフさせてエミッタティップを
露出させる方法において、カソード電極層（１）上に絶
縁膜（２）、ゲート膜（３）及び犠牲層膜（４）を順に
成膜し、そして犠牲層膜（４）に孔を形成し、次いでこ
の犠牲層膜（４）をマスクとして、該犠牲層膜（４）の
孔に対してアンダーカットするようにゲート膜（３）及
び絶縁膜（２）を異方性エッチングしてエミッタティッ
プ用の孔（７）を形成することを特徴とする陰極装置の
作製方法。 - 【請求項２】 カソード電極層上の絶縁膜とゲート膜と
に形成した孔内に形成された円錐状エミッタティップの
電界放出陰極を有する陰極装置を作製する方法であっ
て、ゲート膜上のエミッタティップ形成用の孔に張り出
した犠牲層を形成した処理基板全面へエミッタティップ
材料を付着させることにより該孔内にエミッタティップ
を形成し、該犠牲層の除去により付着した余分なエミッ
タティップ材料をリフトオフさせてエミッタティップを
露出させる方法において、カソード電極層（１１）上に
絶縁膜（１２）及びゲート膜（１３）を順に成膜し、そ
してゲート膜（１３）に孔を形成し、選択化学気相成長
により該ゲート膜（１３）上のみに犠牲層膜（１６）を
成膜し、次いでゲート膜（１３）の孔の下の絶縁膜（１
２）をエッチングしてエミッタティップ用の孔（１７）
を形成することを特徴とする陰極装置の作製方法。 - 【請求項３】 ゲート膜（２３）に孔を形成後、この孔
の下の絶縁膜（２２）に孔を形成してから選択化学気相
成長によりゲート膜（２３）上のみに犠牲層膜（２７）
を成膜することを特徴とする、請求項２記載の方法。 - 【請求項４】 カソード電極層上の絶縁膜とゲート膜と
に形成した孔内に形成された円錐状エミッタティップの
電界放出陰極を有する陰極装置を作製する方法であっ
て、ゲート膜上のエミッタティップ形成用の孔に張り出
した犠牲層を形成した処理基板全面へエミッタティップ
材料を付着させることにより該孔内にエミッタティップ
を形成し、該犠牲層の除去により付着した余分なエミッ
タティップ材料をリフトオフさせてエミッタティップを
露出させる方法において、カソード電極層（３１）上に
絶縁膜（３２）、ゲート膜（３３）及び犠牲層膜（３
４）を順に成膜し、次いでこれらの膜に上から順に孔
（３７）を形成し、そして犠牲層膜（３４）をリフロー
させてゲート膜（３３）の開口部の縁を犠牲層材料で被
覆してエミッタティップ用の孔を形成することを特徴と
する陰極装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24668892A JPH0696664A (ja) | 1992-09-16 | 1992-09-16 | 陰極装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24668892A JPH0696664A (ja) | 1992-09-16 | 1992-09-16 | 陰極装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696664A true JPH0696664A (ja) | 1994-04-08 |
Family
ID=17152151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24668892A Withdrawn JPH0696664A (ja) | 1992-09-16 | 1992-09-16 | 陰極装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696664A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724280A1 (en) * | 1995-01-30 | 1996-07-31 | Nec Corporation | Method of fabricating a field-emission cold cathode |
-
1992
- 1992-09-16 JP JP24668892A patent/JPH0696664A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724280A1 (en) * | 1995-01-30 | 1996-07-31 | Nec Corporation | Method of fabricating a field-emission cold cathode |
| US5787337A (en) * | 1995-01-30 | 1998-07-28 | Nec Corporation | Method of fabricating a field-emission cold cathode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381232B2 (en) | Techniques for manipulating patterned features using ions | |
| US5749762A (en) | Field emission cold cathode and method for production thereof | |
| JPH04314371A (ja) | 自己整列されたアノードを有するプレーナ・バキューム・マイクロエレクトロニック・デバイスを形成するための方法 | |
| JP3139375B2 (ja) | 電界放射冷陰極の製造方法 | |
| JPH0696664A (ja) | 陰極装置の作製方法 | |
| KR0183483B1 (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
| JPH0594765A (ja) | パターニング方法 | |
| JPH06131970A (ja) | 微小真空素子の製造方法 | |
| JP3819800B2 (ja) | 電界放出素子とその製造方法 | |
| JPH0927266A (ja) | 電界放射型電子源及びその製造方法 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| JPH0117253B2 (ja) | ||
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH10172420A (ja) | 電界電子放出素子の製造方法 | |
| JPH05343514A (ja) | 第１材料層に狭い溝を形成する方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JPH10149762A (ja) | 電界電子放出素子の製造方法 | |
| KR100329370B1 (ko) | 전계방출소자 제조 방법 | |
| JPH0487135A (ja) | 電子放出素子およびその製造方法 | |
| JPH04282530A (ja) | パターニング方法 | |
| JP2000173448A (ja) | 電界放射冷陰極の製造方法 | |
| JPH05151887A (ja) | 微小真空素子の作成方法 | |
| JPH06325691A (ja) | 微小真空素子の作製方法 | |
| JPH09219146A (ja) | 電界放出型冷陰極の製造方法 | |
| JPH05136174A (ja) | ゲート電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |