JPH10149762A

JPH10149762A - 電界電子放出素子の製造方法

Info

Publication number: JPH10149762A
Application number: JP30793096A
Authority: JP
Inventors: Yukihiro Kondo; 行広近藤; Hideyoshi Kimura; 秀吉木村; Jun Matsuura; 潤松浦
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1996-11-19
Filing date: 1996-11-19
Publication date: 1998-06-02

Abstract

(57)【要約】【課題】製造プロセスにおける歩留まりや再現性を左
右するリフトオフプロセスにおいて、再現性や歩留まり
を向上させることのできる電界電子放出素子の製造方法
を提供すること。【解決手段】絶縁基板１上にストップ層２を蒸着し、
ストップ層２の上にベース電極３となるベース層４を蒸
着によって形成し、ベース層４の上に抵抗層５、エミッ
タ層６、シリコン層１２、剥離層７を順次スパッタリン
グにより蒸着させて形成する。次に、剥離層７の上にエ
ミッタ形状のフォトレジストパターン形成し、このフォ
トレジストパターンを用いて反応性イオンエッチングに
より剥離層７、シリコン層１２、エミッタ層６、抵抗層
５をパターンニングすると、窪み１３が形成される。こ
の窪み１３が蒸着工程時に、剥離層７の開口部を確保す
るので、剥離層７をリフトオフする時のエッチャントの
浸入を容易にし、均一で速やかなリフトオフを行うこと
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、平板形表示装置な
どにおいて電子源として用いられる電界電子放出素子の
製造方法に関するものである。

【０００２】

【従来の技術】最近、平板形表示装置などの電子源とし
て電界放出型の電子放出素子が研究開発されている。平
板形表示装置では、面積の比較的大きい発光面に対して
電子線を均一に照射することが要求されるので、この種
の用途に用いる電子放出素子では、多数の電界放射型の
陰極をアレイ状に配列することにより、冷陰極アレイと
して形成することが提案されている（Technical Digest
of IVMC 91, Nagahama1991, p.50（社）日本電子工業
振興協会、真空マイクロエレクトロニクス調査報告書
Ｉ，1992年３月, p.35〜39等参照）。

【０００３】図５は、かかる従来の電界電子放出素子を
示すもので、図５（ａ）は電子放出素子の平面図、図５
（ｂ）は図５（ａ）におけるＡ−Ａ線断面図であり、１
は平板状のガラスからなる絶縁基板、２はイオンエッチ
ングの際のストップ層、３はクロムからなるベース電
極、５はシリコンからなる抵抗層、６はタングステンか
らなるエミッタ、１０は二酸化珪素からなる絶縁層、１
１はクロムからなるゲート電極である。なお、図中、９
はエミッタ６とゲート電極１１と間に形成される空隙で
ある。

【０００４】このような構成の電界電子放出素子は、以
下のようにして製造される。まず、図６（ａ）に示すよ
うに、ガラス板からなる絶縁基板１の上面に、アルミナ
（Ａｌ₂Ｏ₃）からなるイオンエッチングのストップ層
２を電子ビーム蒸着により形成し、続いてストップ層２
の上に、クロム（Ｃｒ）を用いてベース電極３となるベ
ース層４を電子ビーム蒸着によって形成し、さらに、ベ
ース層４の上に抵抗層５であるシリコン（Ｓｉ）層、エ
ミッタ層６であるタングステン（Ｗ）層、剥離層７であ
るアルミニウム（Ａｌ）層を順次スパッタリングにより
蒸着させて形成する。

【０００５】次に、図６（ｂ）に示すように、アルミニ
ウム層７まで形成した基板１に、スピンコーティングに
よってフォトレジストを塗布し、マスクを密着させて露
光することにより、エミッタの形（ここでは星形）をし
たフォトレジストパターン８形成する。そして、このフ
ォトレジストパターン８を用いて、反応性イオンエッチ
ング（ＲＩＥ）により剥離層７であるアルミニウム層の
エッチングを行う（図６（ｃ）参照）。次に、剥離層７
をマスクとして反応性イオンエッチング（ＲＩＥ）によ
り、エミッタ層６であるタングステン層、抵抗層５であ
るシリコン層をパターンニングする。

【０００６】エミッタ層６であるタングステン層、抵抗
層５であるシリコン層を反応性イオンエッチングする際
に、条件を調整して等方性エッチングの傾向を持たせる
ことによって、剥離層７であるアルミニウム層をエミッ
タ層６であるタングステン層に比べてオーバーハングさ
せて、つまり、エミッタ層６と抵抗層５を剥離層７より
も小さく形成し、断面が略きのこ状に形成する（図６
（ｄ）参照）。この剥離層７とエミッタ層６との大きさ
の差の部分が、素子におけるエミッタ層６と電子引き出
し層であるゲート電極１１との微小の空隙９を形成する
（図５参照）。

【０００７】次に、図６（ｅ）に示すように、その絶縁
基板１の上側から絶縁層１０となる二酸化珪素（ＳｉＯ
₂）、および電子引き出し層であるゲート電極１１とな
るクロム層を電子ビーム蒸着させ、最後に、剥離層７で
あるアルミニウム層を溶解除去（リフトオフ）すること
により、電子放出素子を製造している（図６（ｆ）参
照）。

【０００８】

【発明が解決しようとする課題】ところで、電界放出型
の電極は、マイクロ波真空管や薄型の表示装置などのい
わゆる真空マイクロエレクトロニクスデバイスの電子放
出エミッタとして必要不可欠の構成要素である。

【０００９】電界電子放出素子のエミッタの特性を支配
する要因は、従来よりファウラーノルドハイムの式に当
てはまると言われており、パラメータとしては、エミッ
タの材質（エミッタ表面の仕事関数）、先端形状、エミ
ッタ・ゲート間の距離、温度などに影響され、真空に放
出される電子の電流密度は、次式で表される。

【００１０】ｊ＝ＡＦ²／φ・EXP(−Ｂφ^3/2／Ｆ) Ｆ＝βＶＡ，Ｂは定数、βは電圧を電界に変換する定数で電極の
先端形状に依存する。ここで、φは電極の仕事関数、Ｂ
は温度に依存した定数である。

【００１１】このエミッタが比較的低い印加電圧でエミ
ッションを可能としているのは、エミッタの先端形状を
先鋭化したことと、エミッタ・ゲート間の距離をミクロ
ンオーダーまで微小化したことが大きい寄与している。
従って、目的とするエミッタ特性を得るためには、半導
体プロセス技術で培われた薄膜微細加工技術によって達
成しうる微細構造が必要である。

【００１２】しかしながら、上記従来の製造プロセスで
は、反応性イオンエッチング（ＲＩＥ）後に剥離層７で
あるアルミニウム層の上に形成された二酸化珪素層１
０’とクロム層１１’は、図７に拡大して示すような形
状になる。つまり、剥離層７と共にリフトオフされる二
酸化珪素層１０’の下端縁Ｒは、エミッタ層となるタン
グステン層６の上面に接触することになる。従って、リ
フトオフプロセスにおいて、均一で速やかなリフトオフ
を行うことができないという問題があった。

【００１３】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、製造プロセスに
おける歩留まりや再現性を左右するリフトオフプロセス
において、再現性や歩留まりを向上させることのできる
電界電子放出素子の製造方法を提供することにある。

【００１４】

【課題を解決するための手段】上記課題を解決するため
本発明は、電界電子放出素子の製造において、絶縁基板
上に形成されたベース電極となるベース層の上に、抵抗
層、エミッタ層、エミッタ層よりエッチングレートの速
い層および剥離層を順次スパッタリングにより蒸着させ
て形成し、その後、エミッタ形状のフォトレジストパタ
ーンを用いて、反応性イオンエッチングにより前記剥離
層、エミッタ層よりエッチングレートの速い層、エミッ
タ層、抵抗層をパターンニングし、しかる後、絶縁層と
ゲート電極となるゲート層とを蒸着し、最後に、前記剥
離層をリフトオフしたことを特徴とするものである。

【００１５】

【発明の実施の形態】図２は本発明に係る製造プロセス
の一工程を示し、前記図６（ａ）に示す工程に対応する
もので、拡大して示してある。

【００１６】以下、本発明に係る製造プロセスを図１お
よび図２を参照して、簡単に説明する。まず、前記従来
例と同様に、絶縁基板１の上面にイオンエッチングのス
トップ層２として、アルミナ（Ａｌ₂Ｏ₃）を電子ビー
ム蒸着法によって２０００オングストローム程度蒸着す
る。次に、ストップ層２の上に、クロム（Ｃｒ）を用い
てベース電極３（エミッタへの供給電極）となるベース
層４を蒸着によって形成する。なお、このベース電極３
のパターンは、必要に応じて蒸着時のメタルマスクでも
よいし、製膜後のエッチングでもよい。

【００１７】そして更に、ベース層４の上に抵抗層５で
あるシリコン（Ｓｉ）層、エミッタ層６であるタングス
テン（Ｗ）層、シリコン（Ｓｉ）層１２、剥離層７であ
るアルミニウム（Ａｌ）層を順次スパッタリングにより
蒸着させて形成する。前記従来例と異なる点は、タング
ステン層６の上に更にシリコン層１２を積層した点であ
る。

【００１８】次に、従来例と同様に、アルミニウム層７
まで形成した基板１にフォトレジストを塗布し、マスク
を密着させて露光することにより、エミッタの形をした
フォトレジストパターン形成し、このフォトレジストパ
ターンを用いて、反応性イオンエッチング（ＲＩＥ）に
より剥離層７であるアルミニウム層、シリコン層１２、
エミッタ層６であるタングステン層、抵抗層５であるシ
リコン層をパターンニングする。

【００１９】ここで、図３及び図４に示すように、シリ
コン（Ｓｉ）はタングステン（Ｗ）に比べエッチングレ
ートが速く、ドライエッチングの際、図１に示すような
窪み１３を形成する。この窪み１３が次工程の蒸着工程
（絶縁層１０となる二酸化珪素層１０’とゲート電極１
１となるクロム層１１’の蒸着工程）時に、剥離層７で
あるアルミニウム層の開口部を確保する。この開口部
が、剥離層７であるアルミニウム層を溶解除去（リフト
オフ）する時のエッチャントの浸入を容易にし、均一で
速やかなリフトオフを行うことができる。なお、本発明
に係るシリコン層１２は、リフトオフ終了時にはエミッ
タ６の上部に残るので、エミッタ６を保護する働きも同
時に備えている。また、絶縁層１０は、Ａｌ₂Ｏ₃／Ｓ
ｉＯ₂／Ａｌ₂Ｏ₃のような多層構造でもよい。

【００２０】なお、本発明は、上記実施形態に限定され
るものでないことは言うまでもないことであり、特に、
シリコンなどの材料を限定するものではない。

【００２１】

【発明の効果】本発明は上記のように、エミッタ層より
エッチングレートの速い層を剥離層の下に介在させたこ
とにより、剥離層をリフトオフする時のエッチャントの
浸入を容易にし、均一で速やかなリフトオフを行うこと
ができる。従って、本発明によれば、製造プロセスにお
ける歩留まりや再現性を左右するリフトオフプロセスに
おいて、再現性や歩留まりを向上させることのできる電
界電子放出素子の製造方法を提供できる。

【図面の簡単な説明】

【図１】本発明に係る製造プロセスの一工程を示す拡大
断面図で、剥離層をリフトオフする前の状態を示すもの
である。

【図２】本発明に係る製造プロセスの一工程を示す拡大
断面図で、エッチング前の状態を示すものである。

【図３】シリコン（Ｓｉ）のエッチングレートを示すグ
ラフである。

【図４】タングステン（Ｗ）のエッチングレートを示す
グラフである。

【図５】従来の電界電子放出素子を示すもので、図５
（ａ）は電子放出素子の平面図、図５（ｂ）は図５
（ａ）におけるＡ−Ａ線断面図である。

【図６】従来の電界電子放出素子の製造工程を示す断面
図である。

【図７】従来の製造プロセスの一工程を示す拡大断面図
で、エッチング前の状態を示すものである。

【符号の説明】

１絶縁基板２ストップ層３ベース電極４ベース層５抵抗層６エミッタ（エミッタ層）７剥離層８フォトレジストパターン９空隙１０絶縁層１１ゲート電極（ゲート層）１２エミッタ層よりエッチングレートの速い層（シリ
コン層）１３窪み

Claims

【特許請求の範囲】

【請求項１】絶縁基板と、その絶縁基板上に形成され
たベース電極と、そのベース電極上に形成され、エッジ
部分から電子を放出するエミッタと、そのエミッタの外
側に所定の間隔を隔てて形成された絶縁層と、その絶縁
層の上部に形成され、電子を引き出すためのゲート電極
とを備えた電界電子放出素子の製造において、前記絶縁基板上に形成された前記ベース電極となるベー
ス層の上に、抵抗層、エミッタ層、エミッタ層よりエッ
チングレートの速い層および剥離層を順次スパッタリン
グにより蒸着させて形成し、その後、エミッタ形状のフ
ォトレジストパターンを用いて、反応性イオンエッチン
グにより前記剥離層、エミッタ層よりエッチングレート
の速い層、エミッタ層、抵抗層をパターンニングし、し
かる後、絶縁層とゲート電極となるゲート層とを蒸着
し、最後に、前記剥離層を溶解除去（リフトオフ）した
ことを特徴とする電界電子放出素子の製造方法。
【請求項２】前記エミッタ層はタングステンで形成さ
れ、前記エミッタ層よりエッチングレートの速い層はシ
リコンで形成されたものであることを特徴とする請求項
１記載の電界電子放出素子の製造方法。